JP4704679B2 - 半導体素子のアンダーバンプ金属 - Google Patents

半導体素子のアンダーバンプ金属 Download PDF

Info

Publication number
JP4704679B2
JP4704679B2 JP2003514622A JP2003514622A JP4704679B2 JP 4704679 B2 JP4704679 B2 JP 4704679B2 JP 2003514622 A JP2003514622 A JP 2003514622A JP 2003514622 A JP2003514622 A JP 2003514622A JP 4704679 B2 JP4704679 B2 JP 4704679B2
Authority
JP
Japan
Prior art keywords
copper
layer
tin
nickel
chromium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003514622A
Other languages
English (en)
Other versions
JP2005513759A (ja
Inventor
イー． グリアー、スチュアート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2005513759A publication Critical patent/JP2005513759A/ja
Application granted granted Critical
Publication of JP4704679B2 publication Critical patent/JP4704679B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01016—Sulfur [S]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体素子及びその形成方法に関し、特に、半導体素子及び、Ｃｏｎｔｒｏｌｌｅｄ Ｃｏｌｌａｐｓｅ Ｃｈｉｐ Ｃｏｎｎｅｃｔｉｏｎ（Ｃ４）バンプを有する半導体素子の形成方法に関する。
Ｃｏｎｔｒｏｌｌｅｄ Ｃｏｌｌａｐｓｅ Ｃｈｉｐ Ｃｏｎｎｅｃｔｉｏｎ（Ｃ４）相互接続（フリップチップ・バンプ）技術は、マニュアルで行うワイヤボンディングの改変であり、半導体チップのボンドパッド上に、はんだバンプとアンダーバンプ金属（ＵＢＭ）構造を形成する。はんだバンプはワイヤの代わりに使用され、チップの回路と、チップをパッケージングするために使用される基板等の外部の電源と、を接続する。ＵＢＭは、Ｃ４構造においては、Ｃ４はんだバンプと半導体チップとの間の接着や障壁保護等の、重要な機能を有する。
従来の高鉛Ｃ４はんだバンプ（９７％の鉛と３％の錫からなる、はんだバンプ）は、ボンドパッドの上に順に、クロム、クロム-銅、銅、および金の層を形成した後、金の層の
上にＣ４はんだバンプが形成された構造からなる、ＵＢＭ集積を使用する。次に、リフローのための加熱工程が使用されて、Ｃ４バンプ構造が形成される。その際金層は、下部の銅層の酸化防止の役割をする；銅層はＣ４バンプの主要濡れ面として機能する；クロム-
銅層は、次のリフロー工程の際に銅と合金（Ｃｕ３Ｓｎ）とが成長する核生成層として機能することによって、金属間の接着を促進する；クロム層は、下部の半導体チップ面への障壁と接着促進との機能をする。
バンプが形成されるリフロー工程やその後の高温工程において、過剰の錫が、はんだバンプや他の源からクロム−銅層に移動すると問題である。クロム−銅層における過剰の錫は、Ｃ４バンプ構造の信頼性に関して問題になる。過剰の錫がＣｕ３Ｓｎ核生成層と反応して、銅−錫合金のＣｕ６Ｓｎ５が形成される。Ｃｕ６Ｓｎ５合金は、はんだ中にクロム−銅層を剥離させる（即ち、バンプ内に溶け込む）傾向にあり、その結果、クロムとはんだとの境界面が銅不足になるので、望ましくない。そのようなクロムとはんだとの境界面は、Ｃｕ３Ｓｎ核生成層に較べて、はんだバンプとの物理的接着が弱くなるので問題であり、Ｃ４バンプ構造において好ましくない電気的接触不良を生じ得る。
米国特許明細書第０９／４１１，２６６号
従来の高鉛はんだＣ４バンプのリフロー工程は一般に、Ｃｕ６Ｓｎ５合金を形成する問題が発生するような時間と温度とを使用しない（従来の高鉛はんだは約３２０℃で溶融する）。しかしながら、溶剤の改変、半導体チップのサイズの増大、チップの複雑さの増大、及びバンプ数の増大等によって、良好で高信頼性のバンプリフロー工程を保証するためには、リフロー時間を長くする、及び／又は温度を上げる必要がある。時間を長くする及び／又は温度を上げると、ＵＢＭの段階的領域へ大量の錫が移動する。更に、高鉛はんだを代替するために研究されている多くの合金材料は、半導体産業で従来使用されている高鉛はんだよりも錫濃度が著しく高い。更に、バンプやチップが接続しているボードからのクラッディング（ボード側面クラッディング）等の他の錫源もＣｕ６Ｓｎ５合金の問題点である。ボード側面が比較的低融点のクラッディングや高錫含有量クラッディングを使用した場合、溶融状態のクラッディングからの錫は、やはりＵＢＭをアタックし得る。従って、過剰錫のこの２つの潜在的源によって、従来のＵＢＭはＣｕ６Ｓｎ５合金の形成を完
全には防止しない。
本発明を添付図によって例示するが、添付図は本発明を限定しない。同様の参照は同様な部品を示す。
図中の部品は、簡単化と明確化のために、必ずしもスケール通りには図示されていない。例えば、本発明の実施例の理解を容易にするために、幾つかの部品や図の寸法は、他の部品に比べて誇張して示されている。
本発明の一実施例によると、半導体素子のＵＢＭは半導体のボンドパッドの上に形成される。そのＵＢＭは、クロム、銅、および、ニッケルの段階的領域からなり、その段階的領域中のニッケルの存在によって、錫が、はんだバンプや他の錫源から転換して、剥離し易い銅−錫合金になるのが防止される。
本発明の実施例を、添付図を参照して詳細に説明する。図１は、半導体素子１０の一部の断面図を示す。半導体素子１０は、半導体素子基板１００、フィールド分離領域１０２、および半導体素子基板１００中に形成されたドーピング領域１０４、を含む。ゲート誘電体層１０６は、半導体素子基板１００の一部を覆い、ゲート電極１１０はゲート誘電体層１０６を覆う。スペーサ１０８はゲート電極１１０の隣接する側壁に形成される。第１のレベル間誘電体層（１ＬＤ）１１６はゲート電極１１０を覆って形成される。次に、１ＬＤ層１１６はパターニングされて、接着／障壁層１１２と接触用充填材料１１４とで満たされた、接触用開口が形成される。接着／障壁層１１２は通常は耐熱金属か耐熱金属窒化物、或いは、耐熱金属とその窒化物との組合せである。接触用充填材料１１４は通常はタングステン、ポリシリコン、等からなる。接着／障壁層１１２と接触用充填材料１１４との成膜後、基板は研磨されて、接着／障壁層１１２と接触用充填材料１１４との、接触開口内に含まれない部分が除去さて、それによって、図１に示すような導電プラグ１１１が形成される。
第１レベルの相互接続１２０は、ＩＬＤ層１１６と導電プラグ１１１との上に形成される。第１レベルの相互接続１２０は通常、銅、アルミニウム等の導電材料を使用して形成される。第１レベルの相互接続１２０は通常、従来のトレンチと研磨システム、又は、従来のパターニングとエッチングとの組合せを使用して形成される。第１レベルの相互接続１２０が銅を使用して形成された場合、銅の隣接する物質中への移動を減ずるために、障壁（不図示）は第１レベルの相互接続１２０を囲んで形成され得る。
第２のＩＬＤ１１８は、第１のＩＬＤ１１６と第１レベルの相互接続１２０との上に形成される。導電性の接着／障壁膜１２２と銅充填材料１２４とを含み得る第２の相互接続１２６は、第２のＩＬＤ１１８内で形成される。接着／障壁膜１２２は通常は耐熱金属か耐熱金属窒化物、或いは、耐熱金属又はその窒化物との組合せである。銅充填材料１２４は通常、銅または銅合金である。具体的な一実施例において、銅含有量は少なくとも９０原子％である。銅は、接着、電気的マイグレーション、或いは他の相互接続の特性を改善するために、マグネシウム、硫黄、炭素等とで合金化され得る。この実施例では、相互接続１２６は二重はめ込み相互接続で示されているが、相互接続１２６は、別例として、単一はめ込み相互接続、又は、リソグラフィでパターニングとエッチングされた相互接続、との組合せ、又は、アルミニウムやアルミニウム合金等の別の材料を使用した、導電プラグとしても形成され得る。接着／障壁膜１２２と銅充填材料１２４とを成膜した後、基板は研磨されて、接着／障壁層１２２と銅充填材料１２４との、二重はめ込み開口内に含まれない部分が除去さて、図１に示すような二重はめ込み相互接続１２６が形成される。本発明の一実施例によると、二重はめ込み相互接続１２６の最上層の露出面は、半導体素子
のためのボンドパッド１２８を形成する。
図２は、本発明の限定されない実施例を示す。その実施例は、遷移金属層２０６とパターニングされたフォトレジスト層２０４とが、ＩＬＤ１１８とボンドパッド１２８との上に形成されている。一実施例によると、遷移金属層２０６は導電膜２００と２０２を使用して形成され、膜２００は、クロムまたはクロム合金の膜からなり、導電膜２０２は、導電膜２００を覆う、アルミニウムまたはアルミニウム保護膜からなる。導電膜２０２と保護膜とは通常、従来の物理蒸着（ＰＶＤ）法を使用して成膜される。遷移金属を使用する利点は、ボンドパッド１２８と次に形成されるＣ４バンプ構造との間の、接着と障壁保護とを向上させることであり。後述する。遷移金属の使用に関する詳細は、題名が「アルミニウム保護膜を使用した銅相互接続の形成法」である、米国特許明細書第０９／４１１，２６６号に示されている。
図３は、図２に更に、遷移金属層２０６がエッチングされて、ボンドパッド１２８上に遷移金属構造３１２が形成された断面図を示す。遷移金属構造３１２が形成された後、遷移金属構造３１２とＩＬＤ１１８との上に、パッシベーション層３００が形成される。パッシベーション層３００は通常、プラズマ促進窒化物（ＰＥＮ）、シリコンの窒素酸化物（ＳｉＯＮ）又はその組合せ等の誘電体を使用して成形される。次に、パッシベーション層３００はリソグラフィでパターニングとエッチングされて、遷移金属構造３１２の一部を露出する開口を形成する。場合によれば、パッシベーション層３００の上にポリイミド（ダイ被覆）層３０２が形成される。ポリイミド層はリソグラフィでパターニングされてエッチング（又は現像）されて、パッシベーション層３００中に形成された開口と遷移金属構造３１２の露出された部分を露出する、ダイ被覆開口を形成する。
図４に示したように、半導体素子のアンダーバンプ金属（ＵＢＭ）４１４が、ダイ被覆開口３０４内に形成され、導電バンプ４１０がＵＢＭ４１４上に形成される。図中で、ＵＢＭ４１４は、遷移金属構造３１２に隣接して形成されているが、これは本発明の実施例において必要条件ではない。ＵＢＭ４１４は、ボンドパッド１２８（或いは他の介在構造）上に直接形成されてもよい。本発明の具体的な一実施例において、ＵＢＭ４１４は、接着膜４０２、段階的領域４０４、および酸化防止層４０６を含む膜の組合せからなる。
本発明の具体的な一実施例によると、ＵＢＭの形成前に、絶縁体パッド（ダイ被覆開口）を含む半導体基板表面は場合によると、先ず、イオン洗浄または研磨等の従来の逆スパッタ照射工程を使用して洗浄される。次に、基板表面を準備した後、通常はクロムの層である接着膜４０２を、パターニングされたバンプマスク（不図示）を介して、開口絶縁パッド上に成膜する。次に、実施例においては、約５０重量％（ｗｔ％）のクロム、２５ｗｔ％の銅および２５ｗｔ％のニッケルからなる、混合段階的領域４０４が成膜される。その際、クロム、銅、ニッケルの分布比は、段階的領域全体で比較的に均一である。次に、酸化防止金層４０６が段階的領域４０４の上に形成される。
クロムの使用に加えて、チタン、タングステン、チタン／タングステン、および他の同様な耐熱金属や耐熱金属の組合せも、接着層４０２や段階的領域中の部品成分として使用可能である。更に、本実施例は、約５０重量％（ｗｔ％）のクロム、２５ｗｔ％の銅および２５ｗｔ％のニッケルからなる段階的領域４０４を開示しているが、合金形成の程度、接着強度の改善、剥離の低減、温度変化に対するロバスト性等の、特定の膜特性を得るためには、これらの部品組成のパーセンテージは変化する。これについては後述する。
金層４０６の形成後、錫含有はんだバンプ４１０を、パターニングされたバンプマスクを介してＵＢＭ上に成膜する。それによって、図４に示したのと同様の、リフロー前Ｃ４バンプ構造を形成する。バンプ４１０とＵＢＭ４１４とは通常、別々の処理チャンバ中で
の別々の成膜工程で成膜されるが、本発明ではそれは必ずしも必要ではない。最後に、はんだバンプ４１０の成膜後、金属マスクが除去され、はんだバンプ４１０はＵＢＭ上にリフローされ、それによって、図５に示すように、Ｃ４バンプ５０２が形成される。
クロム層４０２は通常、５０〜５００ナノメータ（ｎｍ）厚で成膜される；段階的領域４０４は約１００〜３００ｎｍ厚で成膜され、金層は約８０〜１４０ｎｍ厚で成膜される。段階的領域４０４は、クロム／ニッケル／銅の単一のスパッタリング・ターゲット、又は、クロム、ニッケル、銅の個別のスパッタリング・ターゲット、或いは、その組合せ、を使用して形成されてもよい。特定の用途に対応して、接着強度、障壁の品位、信頼性等の特定の特性を得るために、クロム、ニッケル、銅のパーセント組成は調整され得る。
別例において、パターニングされたバンプマスクを使用する替わりに、ＵＢＭ層（クロム層４０２、段階的領域層４０４、及び、金層４０６）を、基板表面の全面に順次成膜してもよい。次に、はんだバンプを、メタルマスクを介して、下部の基板ボンドパッドに対応するＵＢＭの部分に局部的に成膜する。はんだバンプは、電解メッキ、物理蒸着、或いは、適当な金属混合物からなるスクリーニング・ペーストによっても成膜され得る。実施例において、はんだバンプは、ＵＢＭの露出部分を除去する際の保護マスクとして機能する。ＵＢＭの露出部分は、従来の化学エッチングや物理エッチングを使用して除去される。エッチング工程は、バンプのリフローの前か後に行われる。
開示された段階的領域４０４は、導電バンプ４１０と導電ボンドパッド１２８との間の金属間接着を改善する。なぜならば、段階的領域中のニッケルの存在によってＣｕ５Ｓｎ６合金の形成が阻止される。ニッケルは、バンプリフロー（又は、他の高温）処理の際の過剰錫に関して、銅と競合して、Ｃｕ６Ｓｎ合金の形成を抑え、代わりに、Ｎｉ３Ｓｎ４，Ｎｉ３Ｓｎ２、Ｎｉ３Ｓｎ等のＮｉ−Ｓｎ合金を形成する。開示された段階的領域４０４は、クロムと銅のみを含有する段階的領域よりも著しく遅い速度で、過剰錫を錫含有合金に転換する。ニッケルと錫との合金が遅い速度で形成されると、ニッケルと錫との合金がＣｕ３Ｓｎ合金の周囲で二次のニッケルと錫との合金を形成することによって、Ｃｕ５Ｓｎ６合金の形成が阻止される、という安定化機能を果す。溶融錫の存在下で、ニッケルと錫との合金は、錫と銅との合金よりも約１００倍遅く形成される。しかしながら、銅が存在すると、銅／錫の核形成サイトの局部的高速成長とアンカー効果を起すので、段階的領域中に銅が残る利点もある。
開示されたＵＢＭ構造４１４によって、従来の、高速でＣｕ５Ｓｎ６合金に転換してバルクのはんだ中に溶解することが観察される、厚い銅の濡れ層の必要性が除去される。従って、本発明において、段階的領域４０４は、はんだバンプの主要濡れ面として機能する。更に、開示されたＵＢＭは、例えば、約９７％鉛と３％錫からなるはんだ材料、から殆ど１００％錫からなるはんだ材料までの、高鉛から高錫までの範囲の組成を有する種々の鉛／錫はんだ合金と同時に、共晶の６３％錫／３７％鉛はんだ、９６.５％錫／３.５％銀はんだ、９９.３％錫／０.７％銅はんだ、９５％錫／５％アンチモンはんだ、９６.３％
アンチモン／３％銀／０.７％銅はんだ等の種々のはんだバンプ金属を組み合わせた、標
準プラットフォームを提供する。半導体工業が、共晶の錫／鉛はんだから離れて、クラッドとしては、より高温タイプの錫ベースはんだに移行し、バンプとしては、より低温の錫ベースはんだに移行するので、これは特に重要な考えである。
前述の実施例は、段階的領域４０４全体で、組成の濃度比が均一に分布する実施例を開示した。段階的領域４０４全体で、銅とニッケルとの相対量が連続なので、銅と錫との混合物は、段階的領域４０４の表面で、高速形成（銅／錫）と低速形成（ニッケル／錫）の合金の緩衝混合物になる。別例において、対応する合金の形成に利用可能な銅及び／或いはニッケルの量をより正確に制御するために、銅とニッケルとの比濃度が、段階的領域４
０４全体で傾斜している。例えば初期に、段階的領域４０４と導電バンプ５０２との間で、低濃度の銅と高濃度のニッケルからなる合金の組合せを希望する場合は、段階的領域の最上面でのニッケル濃度を、銅濃度よりも高くし得る。それに対して、銅／錫合金の量を増やしたい場合は、段階的領域４０４中の銅の相対量を増やし得る。
チップ製造や実際の使用の際の、Ｃ４バンプ構造の露出時間や温度の予測や制御は困難なので、開示されたＵＢＭは、従来のＵＢＭよりも、その後の温度露出に対して、よりロバストでなければならない。この広い温度許容度は、高温に長く露出させることによるニッケル／錫合金の形成後に、初期の高温露出において銅／錫合金（Ｃｕ３Ｓｎ）を促進する接着を先ず形成することを優先する、ＵＢＭの組合せによる。従来技術とは違って、温度を広げても、追加の高温処理によって、段階的領域は競合するニッケルと錫の合金（Ｎｉ３Ｓｎ４，Ｎｉ３Ｓｎ２，Ｎｉ３Ｓｎ）を形成するので、Ｃｕ６Ｓｎ５合金の形成に対して逆の結果にはならない。これらの追加の高温工程の例は、例えば、バンプ再処理、バーンイン処理等である。
その工程のこの時点で、バンプ５０２のリフロー後、ほぼ完成した半導体素子１０が、図５に示されるように作製される。この半導体素子１０は、次に、フリップチップやボール・グリッド・アレー・パッケージ等のパッケージング基板のクラッドに接続される。図示してはいないが、他のレベルの相互接続も必要に応じて形成される。同様に、他の相互接続が、ゲート電極１１０やドーピング領域１０４にもなされ得る。追加の相互接続が形成されるときは、それらは、第２のＩＬＤ層１１８、第１の導電プラグ１１１、第１レベルの相互接続１２０、或いは、第２レベルの相互接続１２６の形成や成膜のために使用したのと同様な工程を使用して形成され得る。
前述に加えて、ここで説明した実施例は、複数の追加の理由で利点がある。前述の通り、開示されたＵＢＭは、段階的領域の上の厚い銅のはんだ可能層が不要になるので、量産の面からも有利である。これは、材料コストを低減し、処理工程を削減し、誤処理の可能性を低減する。開示されたＵＢＭの段階的領域は、異材料の使用、新しい工程の開発、或いは新しい処理装置の購入等をせずに、容易に既存の工程の流れに統合される。更に、開示されたＵＢＭは、鉛、銀、銅、アンチモン等の他の錫含有バンプはんだ材料の主組成とも適合する。
前述の明細書において、具体的な実施例を参照して本発明を説明した。しかしながら、請求項で述べたような本発明の範囲から逸脱せずに、種々の改変や変形がなされ得る。従って、明細書や図は説明のためであって、限定のためではない。すべての改変は本発明の範囲内に含まれる。特定の実施例に関して、利点、優位性、および問題解決法を述べた。しかしながら、利点、優位性、および問題解決法、及び、利点、優位性、および問題解決法がより深まるすべての要素は、請求項の臨界的な必要な、或いは本質的な特徴としては構築されてはいない。
半導体基板上に相互接続レベルと最後のボンドパッドを形成した後の半導体素子の断面図。 基板上に遷移金属層を形成し、遷移金属層をレジストを用いてパターニングした後の、図１に示した基板の断面図。 半導体基板上にパッシベーションとポリイミド層を形成した後の、図２に示した断面図。 半導体基板上にアンダーバンプ金属とはんだバンプを成膜した後の、図３に示した断面図。 リフローとＣ４バンプを形成した後の、図４の断面図。

Claims (4)

  1. 半導体素子と錫含有はんだバンプとの間に形成されるアンダーバンプ金属（４１４）の、銅、クロム、及びニッケルを含有する段階的領域層（４０４）であって、銅とニッケルとの濃度比が同段階的領域層（４０４）全体で傾斜しており、かつ、前記銅、クロム、及びニッケルを含有する同段階的領域層（４０４）の最上面でのニッケルの含有濃度が銅の含有濃度より高い半導体素子のアンダーバンプ金属（４１４）。
  2. 前記銅、クロム、及びニッケルを含有する段階的領域層（４０４）の厚さが約１００〜３００ナノメータである請求項１に記載の半導体素子のアンダーバンプ金属（４１４）。
  3. 前記銅、クロム、及びニッケルを含有する段階的領域層（４０４）の下部の接着層（４０２）と、
    前記銅、クロム、及びニッケルを含有する段階的領域層（４０４）の上部の酸化防止層（４０６）と、
    から更になる請求項１に記載の半導体素子のアンダーバンプ金属（４１４）。
  4. 前記接着層（４０２）が更に耐熱金属含有層であること、
    前記酸化防止層（４０６）が更に金層からなることと、
    からなる請求項３に記載の半導体素子のアンダーバンプ金属（４１４）。
JP2003514622A 2001-07-14 2002-06-11 半導体素子のアンダーバンプ金属 Expired - Fee Related JP4704679B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/905,756 US6689680B2 (en) 2001-07-14 2001-07-14 Semiconductor device and method of formation
US09/905,756 2001-07-14
PCT/US2002/018476 WO2003009379A2 (en) 2001-07-14 2002-06-11 Semiconductive device and method of formation

Publications (2)

Publication Number Publication Date
JP2005513759A JP2005513759A (ja) 2005-05-12
JP4704679B2 true JP4704679B2 (ja) 2011-06-15

Family

ID=25421410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003514622A Expired - Fee Related JP4704679B2 (ja) 2001-07-14 2002-06-11 半導体素子のアンダーバンプ金属

Country Status (6)

Country Link
US (2) US6689680B2 (ja)
EP (1) EP1410439A2 (ja)
JP (1) JP4704679B2 (ja)
CN (1) CN1328789C (ja)
TW (1) TWI225270B (ja)
WO (1) WO2003009379A2 (ja)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4656275B2 (ja) * 2001-01-15 2011-03-23 日本電気株式会社 半導体装置の製造方法
JP4416373B2 (ja) * 2002-03-08 2010-02-17 株式会社日立製作所 電子機器
TW558809B (en) * 2002-06-19 2003-10-21 Univ Nat Central Flip chip package and process of making the same
KR100476301B1 (ko) * 2002-07-27 2005-03-15 한국과학기술원 전기도금법에 의한 반도체 소자의 플립칩 접속용 ｕｂｍ의형성방법
US6927346B2 (en) * 2002-12-20 2005-08-09 Intel Corporation Surface mount technology to via-in-pad interconnections
TW591780B (en) * 2003-03-21 2004-06-11 Univ Nat Central Flip chip Au bump structure and method of manufacturing the same
TWI225280B (en) * 2003-06-30 2004-12-11 Advanced Semiconductor Eng Bumping process
TWI223884B (en) * 2003-06-30 2004-11-11 Advanced Semiconductor Eng Under bump metallurgy structure
US7367116B2 (en) * 2003-07-16 2008-05-06 Matsushita Electric Industrial Co., Ltd. Multi-layer printed circuit board, and method for fabricating the same
US6995073B2 (en) * 2003-07-16 2006-02-07 Intel Corporation Air gap integration
US7276801B2 (en) * 2003-09-22 2007-10-02 Intel Corporation Designs and methods for conductive bumps
US6933171B2 (en) * 2003-10-21 2005-08-23 Intel Corporation Large bumps for optical flip chips
US20050186690A1 (en) * 2004-02-25 2005-08-25 Megic Corporation Method for improving semiconductor wafer test accuracy
US7064446B2 (en) * 2004-03-29 2006-06-20 Intel Corporation Under bump metallization layer to enable use of high tin content solder bumps
JP4327657B2 (ja) * 2004-05-20 2009-09-09 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP4327656B2 (ja) * 2004-05-20 2009-09-09 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2005347622A (ja) 2004-06-04 2005-12-15 Seiko Epson Corp 半導体装置、回路基板及び電子機器
JP2005347623A (ja) * 2004-06-04 2005-12-15 Seiko Epson Corp 半導体装置の製造方法
US7223695B2 (en) 2004-09-30 2007-05-29 Intel Corporation Methods to deposit metal alloy barrier layers
US20060205200A1 (en) * 2005-03-08 2006-09-14 Dominick Richiuso Low capacitance solder bump interface structure
CN100428414C (zh) * 2005-04-15 2008-10-22 中芯国际集成电路制造(上海)有限公司 形成低应力多层金属化结构和无铅焊料端电极的方法
KR100647483B1 (ko) * 2005-08-19 2006-11-23 삼성전자주식회사 반도체 패키지의 배선 구조물 및 이의 제조 방법, 이를이용한 웨이퍼 레벨 패키지 및 이의 제조 방법
US8319343B2 (en) * 2005-09-21 2012-11-27 Agere Systems Llc Routing under bond pad for the replacement of an interconnect layer
US7952206B2 (en) * 2005-09-27 2011-05-31 Agere Systems Inc. Solder bump structure for flip chip semiconductor devices and method of manufacture therefore
US8552560B2 (en) * 2005-11-18 2013-10-08 Lsi Corporation Alternate pad structures/passivation inegration schemes to reduce or eliminate IMC cracking in post wire bonded dies during Cu/Low-K BEOL processing
US7684205B2 (en) * 2006-02-22 2010-03-23 General Dynamics Advanced Information Systems, Inc. System and method of using a compliant lead interposer
JP5050384B2 (ja) * 2006-03-31 2012-10-17 富士通セミコンダクター株式会社 半導体装置およびその製造方法
JP4354469B2 (ja) * 2006-08-11 2009-10-28 シャープ株式会社 半導体装置および半導体装置の製造方法
US7682959B2 (en) * 2007-03-21 2010-03-23 Stats Chippac, Ltd. Method of forming solder bump on high topography plated Cu
US7888257B2 (en) * 2007-10-10 2011-02-15 Agere Systems Inc. Integrated circuit package including wire bonds
EP2195837A1 (en) * 2007-10-31 2010-06-16 Agere Systems Inc. Bond pad support structure for semiconductor device
US20090134016A1 (en) * 2007-11-28 2009-05-28 International Business Machines Corporation Underbump metallurgy employing sputter-deposited nickel titanium copper alloy
US7807572B2 (en) * 2008-01-04 2010-10-05 Freescale Semiconductor, Inc. Micropad formation for a semiconductor
US7868453B2 (en) * 2008-02-15 2011-01-11 International Business Machines Corporation Solder interconnect pads with current spreading layers
CN101630667A (zh) * 2008-07-15 2010-01-20 中芯国际集成电路制造(上海)有限公司 形成具有铜互连的导电凸块的方法和系统
US8003512B2 (en) * 2009-02-03 2011-08-23 International Business Machines Corporation Structure of UBM and solder bumps and methods of fabrication
JP5658442B2 (ja) * 2009-06-02 2015-01-28 株式会社東芝 電子部品とその製造方法
US8378485B2 (en) * 2009-07-13 2013-02-19 Lsi Corporation Solder interconnect by addition of copper
US20110121438A1 (en) 2009-11-23 2011-05-26 Xilinx, Inc. Extended under-bump metal layer for blocking alpha particles in a semiconductor device
US20110210443A1 (en) * 2010-02-26 2011-09-01 Xilinx, Inc. Semiconductor device having bucket-shaped under-bump metallization and method of forming same
US8587119B2 (en) * 2010-04-16 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive feature for semiconductor substrate and method of manufacture
JP2012064899A (ja) * 2010-09-17 2012-03-29 Toshiba Corp 半導体装置およびその製造方法
US8492892B2 (en) 2010-12-08 2013-07-23 International Business Machines Corporation Solder bump connections
US8835301B2 (en) 2011-02-28 2014-09-16 Stats Chippac, Ltd. Semiconductor device and method of forming bump structure with insulating buffer layer to reduce stress on semiconductor wafer
US20130249387A1 (en) * 2012-03-20 2013-09-26 Chia-Fen Hsin Light-emitting diodes, packages, and methods of making
US8765593B2 (en) 2012-08-08 2014-07-01 International Business Machines Corporation Controlled collapse chip connection (C4) structure and methods of forming
US9773732B2 (en) 2013-03-06 2017-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for packaging pad structure
US9349636B2 (en) * 2013-09-26 2016-05-24 Intel Corporation Interconnect wires including relatively low resistivity cores
KR102311677B1 (ko) * 2014-08-13 2021-10-12 삼성전자주식회사 반도체소자 및 그 제조방법
KR20170068095A (ko) * 2015-12-09 2017-06-19 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US11189538B2 (en) * 2018-09-28 2021-11-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with polyimide packaging and manufacturing method
US20230361062A1 (en) * 2022-05-06 2023-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04196323A (ja) * 1990-11-28 1992-07-16 Oki Electric Ind Co Ltd バンプ電極部の構造およびその形成方法
JPH07106332A (ja) * 1993-10-08 1995-04-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH1098044A (ja) * 1996-09-19 1998-04-14 Toshiba Corp 半導体装置、回路配線基板及び半導体装置実装構造体
JP2000188305A (ja) * 1998-12-22 2000-07-04 Sanyo Electric Co Ltd 半導体装置およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6188284A (ja) * 1984-10-08 1986-05-06 Ricoh Co Ltd 画像形成装置におけるトナ−終了検知方法
US5270253A (en) * 1986-01-27 1993-12-14 Mitsubishi Denki Kabushiki Kaisha Method of producing semiconductor device
US4827326A (en) * 1987-11-02 1989-05-02 Motorola, Inc. Integrated circuit having polyimide/metal passivation layer and method of manufacture using metal lift-off
JP3167813B2 (ja) 1992-12-18 2001-05-21 株式会社日立製作所 半導体集積回路装置およびその製造方法
US5376584A (en) * 1992-12-31 1994-12-27 International Business Machines Corporation Process of making pad structure for solder ball limiting metallurgy having reduced edge stress
US5470787A (en) 1994-05-02 1995-11-28 Motorola, Inc. Semiconductor device solder bump having intrinsic potential for forming an extended eutectic region and method for making and using the same
KR100470386B1 (ko) * 1998-12-26 2005-05-19 주식회사 하이닉스반도체 멀티-칩패키지
US6320263B1 (en) * 1999-02-18 2001-11-20 Advanced Micro Devices, Inc. Semiconductor metalization barrier and manufacturing method therefor
US6348399B1 (en) * 2000-07-06 2002-02-19 Advanced Semiconductor Engineering, Inc. Method of making chip scale package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04196323A (ja) * 1990-11-28 1992-07-16 Oki Electric Ind Co Ltd バンプ電極部の構造およびその形成方法
JPH07106332A (ja) * 1993-10-08 1995-04-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH1098044A (ja) * 1996-09-19 1998-04-14 Toshiba Corp 半導体装置、回路配線基板及び半導体装置実装構造体
JP2000188305A (ja) * 1998-12-22 2000-07-04 Sanyo Electric Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN1328789C (zh) 2007-07-25
EP1410439A2 (en) 2004-04-21
US20040094837A1 (en) 2004-05-20
WO2003009379A2 (en) 2003-01-30
CN1561544A (zh) 2005-01-05
US20030013290A1 (en) 2003-01-16
TWI225270B (en) 2004-12-11
JP2005513759A (ja) 2005-05-12
WO2003009379A3 (en) 2003-07-31
US6689680B2 (en) 2004-02-10

Similar Documents

Publication Publication Date Title
JP4704679B2 (ja) 半導体素子のアンダーバンプ金属
US10290600B2 (en) Dummy flip chip bumps for reducing stress
US10163837B2 (en) Cu pillar bump with L-shaped non-metal sidewall protection structure
TWI459523B (zh) 封裝裝置、積體電路元件及其製作方法
US6417089B1 (en) Method of forming solder bumps with reduced undercutting of under bump metallurgy (UBM)
US9685372B2 (en) Method of forming Cu pillar bump with non-metal sidewall spacer and metal top cap
TWI419279B (zh) 積體電路元件
US20080251927A1 (en) Electromigration-Resistant Flip-Chip Solder Joints
US9093314B2 (en) Copper bump structures having sidewall protection layers
US6548898B2 (en) External connection terminal and semiconductor device
JP6572673B2 (ja) 電子装置及び電子装置の製造方法
JP2001351940A (ja) Ｉｃチップにおいて銅相互接続配線
US8227334B2 (en) Doping minor elements into metal bumps
CN102194760A (zh) 半导体结构及形成半导体装置的方法
CN107431000A (zh) 其上具有钴互连层及焊料的金属接合垫
US7341949B2 (en) Process for forming lead-free bump on electronic component
TWI419285B (zh) 基板上的凸塊結構與其形成方法
CN103367243A (zh) 通过氧化形成浅通孔
TWI483366B (zh) 凸塊結構與封裝結構
JP2008078482A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20050412

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050610

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110310

R150 Certificate of patent or registration of utility model

Ref document number: 4704679

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees