CN1779965A - 金属内连线结构及其制造方法 - Google Patents

金属内连线结构及其制造方法 Download PDF

Info

Publication number
CN1779965A
CN1779965A CNA200510113921XA CN200510113921A CN1779965A CN 1779965 A CN1779965 A CN 1779965A CN A200510113921X A CNA200510113921X A CN A200510113921XA CN 200510113921 A CN200510113921 A CN 200510113921A CN 1779965 A CN1779965 A CN 1779965A
Authority
CN
China
Prior art keywords
conductive features
groove
dielectric layer
metal interconnecting
interconnecting structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200510113921XA
Other languages
English (en)
Other versions
CN100382305C (zh
Inventor
刘重希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1779965A publication Critical patent/CN1779965A/zh
Application granted granted Critical
Publication of CN100382305C publication Critical patent/CN100382305C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816Aspects relating to the layout of the pattern or to the size of vias or trenches
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226Via connections in a multilevel interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329Insulating materials
    • H01L23/53295Stacked insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种金属内连线结构及其制造方法。两方法可达成其较佳的圆形化轮廓。对于两种方法,是形成一沟槽且导电材料是填入沟槽中。应用蚀刻阻挡层的方法包括形成一蚀刻阻挡层于一层间介电层下。在蚀刻层间介电层的一沟槽之后,是蚀刻阻挡层,以圆形化沟槽边角。化学方法包括在蚀刻沟槽时,改变蚀刻化学物。上述的两种方法可分别使用,或是合并使用。一贯孔结构包括两铜导线且是形成一内连线贯孔。通过使用蚀刻阻挡层方法或是改变蚀刻化学物的方法,可以形成大体上圆形化的边角。本发明是应用在相近足以导致介电膜时间相依介电崩溃的导电特征。本发明当具有较高曲率半径的边角,电场较不集中,且可减少其对于周围介电层的应力。

Description

金属内连线结构及其制造方法
技术领域
本发明是有关于一种半导体元件和其制造方法,特别是有关半导体元件的铜镶嵌结构和其制造方法。
背景技术
传统的集成电路是包括多个由金属线间隔所分隔的金属线图案,和多个内连线,例如总线线路(bus line)、位元线、字元线和逻辑内连接线。一般来说,垂直间隔的金属化层的金属图案是经由贯孔电性连接。金属线是形成在沟槽形状的开口中,其通常是在基底上以平行的方式排列。根据现行技术的此半导体元件可包括五层或是更多层的金属化层,以满足元件特性和微型化的需求。
一种形成金属线或是贯孔的现有方法是为“镶嵌法”。通常,此制程包括在层间介电层中形成开口或是贯孔,而层间介电层是垂直分隔金属化层。贯孔通常是采用现有的微影和蚀刻技术所形成。在贯孔形成之后,其是填入铜或是铜合金。通常,层间介电层上剩余的金属材料是采用化学机械研磨法(chemicalmechanical pulish,CMP)移除。
当两个金属线间存在势能差,两者间是存在电场。然而,高电场会导致电的迁移(electro migration)的现象。因此,在长时间运作后,可能在介电层所分隔的金属线上形成突出物,导致金属线间的短路,而形成介电膜时间相依介电崩溃(time dependentdielectric breakdown,TDDB)。金属线间的电场强度是为决定TDDB的因素之一,并且电场越高,TDDB越容易发生。
贯孔和其周围的特征通常会影响TDDB。图1是揭示一范例。贯孔2是连接到金属线4,且两者是施加高电压。金属线6是接地,其电压是为0V。电场分布是以箭头7所标示。因为边角8通常具有尖锐的形状,其电场是为最强的。图2是揭示一突出物10是因为图1的高电场发生。一般来说,金属线在剖面方向上是为矩形的结构,其突出物10相对于水平的A-A’线是大约为45°。包括从金属线迁移出的金属材料的突出物10是从金属线6形成,且朝向最强的电场延伸。在长运作时间后,突出物10是延伸至贯孔2或是金属线4。当突出物接触到贯孔2或是金属线4,会导致金属线的短路和电路的失效。
对于铜制程,TDDB的问题是更严重。铜是较现有使用的金属(例如钨)更容易迁移。铜制程通常是用在0.13μm或是线宽更小的制程,而铜特征间的电场是为更强。另外,铜一般搭配低介电材料作为金属间介电层,而低介电材料通常为低密度或孔洞结构,也因此更容易导致TDDB。
此外,尖锐的边角亦会导致应力(stress)的问题。尖锐的边角8在围绕的介电层中会导致高应力,并且会导致保护层中的破裂。
为使电场较不集中在边角及减少应力,边角需要圆形化。一般来说,当沟槽形成之后,其底部的角落总是具有特定的曲率角度。然而,自然形成的边角的曲率半径并不能满足减少电场和应力集中的需求。此外,以现有制程形成圆形化的边角会导致其它问题。举例来说,在相同的制程条件下,窄宽度的金属线一般较宽宽度的金属线有较大的曲率半径。因此,在宽宽度的金属线较容易发生TDDB。然而,因为微负载效应(micro-loading effect),窄宽度金属线是较宽宽度的金属线为薄,也因此其具有较高片电阻。因此,减少金属线的宽度以形成圆形化的边角是不可行的。
发明内容
为解决上述问题,本发明提供一种金属内连线结构,包括一第一导电特征和一第二导电特征于一基底上方,其中第二导电特征具有至少一底部圆形化边角,底部圆形化边角具有大体上圆形化部分,部分的水平宽度大体上大于第二导电特征总宽度的1/5,且部分的垂直高度大体上大于第二导电特征总高度的1/4。
本发明所述的金属内连线结构,该圆形化边角的该圆形部分的水平宽度大体上大于第二导电特征总宽度的1/4。
本发明所述的金属内连线结构,该第一导电特征和该第二导电特征是位于同一导电层,且该第一导电特征和该第二导电特征的间距大体上小于0.15μm。
本发明所述的金属内连线结构,该第一导电特征更包括一第三导电特征位于该第一导电特征下,且连接该第一导电特征。
本发明所述的金属内连线结构,该第一导电特征是在该第二导电特征之下的层,其中该第一导电特征和该第二导电特征之间距大体上小于0.3μm。
本发明所述的金属内连线结构,该第一导电特征和该第二导电特征是为铜组成。
本发明所述的金属内连线结构,更包括一低介电层位于该第一导电特征和该第二导电特征之间。
本发明所述的金属内连线结构,该低介电层是选自下列族群:氮、碳、氢、氧、氟、上述的结合、多孔材料和掺杂硅的材料。
本发明所述的金属内连线结构,更包括一蚀刻阻挡层位于该第一导电特征或该第二导电特征的一部分之下。
本发明提供一种金属内连线结构的制造方法。首先,形成第一层间介电层于基底上。形成第一沟槽,于第一层间介电层中。其后,在第一沟槽中填入导电材料,以形成第一导线。形成第一贯孔蚀刻阻挡层于第一层间介电层和第一导线上方。接下来,形成贯孔层间介电层于贯孔蚀刻阻挡层上。形成沟槽蚀刻阻挡层于贯孔层间介电层上。后续,蚀刻贯孔开口,穿过沟槽层间介电层、沟槽蚀刻阻挡层、贯孔层间介电层,且停止在贯孔蚀刻阻挡层上。接着,蚀刻第二沟槽,穿过沟槽层间介电层,且停止在沟槽蚀刻阻挡层上。蚀刻沟槽蚀刻阻挡层,以在第二沟槽形成大体上圆形的底部边角。其后,蚀刻暴露的贯孔蚀刻阻挡层,其中第二沟槽具有至少一底部圆形化边角,底部圆形化边角具有大体上圆形化部分,部分的水平宽度大体上大于第二导电特征总宽度的1/5,且部分的垂直高度大体上大于第二导电特征总高度的1/4。最后,在贯孔和第二沟槽中填入导电材料。
本发明所述的金属内连线结构的制造方法,更包括下列步骤:形成一第一蚀刻阻挡层,于该基底和该第一层间介电层间;及蚀刻该第一蚀刻阻挡层,以将该第一沟槽形成圆形化底部边角。
本发明所述的金属内连线结构的制造方法,该第一沟槽是经由包括下列的蚀刻化学物蚀刻:CF4、CHF3、Ar和O2,且其中该蚀刻化学物包括氧含量大体上介于1%~10%、碳含量大体上介于1%~10%、氢含量大体上介于1%~10%,该第二沟槽是经由包括下列的蚀刻化学物蚀刻:CF4、CHF3、Ar和O2,且其中该蚀刻化学物包括氧含量大体上介于1%~10%、碳含量大体上介于1%~10%、氢含量大体上介于1%~10%。
本发明所述的金属内连线结构的制造方法,该第一沟槽的蚀刻化学物包括氧含量大体上介于5%、碳含量大体上介于5%、氢含量大体上介于5%,该第二沟槽的蚀刻化学物的包括氧含量大体上介于5%、碳含量大体上介于5%、氢含量大体上介于5%。
本发明提供一种金属内连线结构的制造方法。首先,形成第一导电特征和第二导电特征于基底上方,其中第二导电特征具有至少底部圆形化边角。底部圆形化边角具有大体上圆形化部分,部分的水平宽度大体上大于第二导电特征总宽度的1/5,且部分的垂直高度大体上大于第二导电特征总高度的1/4。第二导电特征是通过形成一沟槽和在沟槽中填入导电材料形成,其中沟槽是经由包括下列的蚀刻化学物蚀刻:CF4、CHF3、Ar和O2。蚀刻化学物的包括氧含量大体上介于1%~10%、碳含量大体上介于1%~10%、氢含量大体上介于1%~10%。
本发明所述金属内连线结构及其制造方法,可通过蚀刻阻挡层或是改变蚀刻化学的方法,以形成大约圆形化的边角。当具有较高曲率半径的边角,电场较不集中,且可减少其对于周围介电层的应力。
附图说明
图1是揭示一现有技术金属内连线的范例;
图2是揭示一突出物是因为图1的高电场发生;
图3是揭示一具有圆轮廓的金属线的剖面图;
图4至图6揭示导线底层形成的剖面图;
图7是绘示一蚀刻阻挡层形成在铜导线上;
图8是揭示一贯孔开口的形成;
图9揭示沟槽开口的形成;
图10揭示在开口中阻障层和导线的形成;
图11揭示一本发明较佳实施例的应用的金属内连线剖面图;
图12揭示另一本发明较佳实施例的应用的金属内连线剖面图。
具体实施方式
以下将以实施例详细说明作为本发明的参考,且范例是伴随着图示说明之。在图示或描述中,相似或相同的部分是使用相同的图号。在图示中,实施例的形状或是厚度可扩大,以简化或是方便标示。图示中元件的部分将以描述说明之。可了解的是,未绘示或描述的元件,可以具有各种本领域技术人员所知的形式。此外,当叙述一层是位于一基底或是另一层上时,此层可直接位于基底或是另一层上,或是其间亦可以有中介层。以下的实施例仅为揭示本发明的实施和使用方法,其并不用以限定本发明。
本发明的较佳实施例揭示圆形化导线底部边角的方法。图3揭示一具有圆轮廓的金属线的剖面图。点12和21间是为金属线剖面的顶部。
在点12和14间的侧壁是大约的直线(其可能因蚀刻的影响具有一点弧度)。在点14和16间的区域是为圆边角区15。在点16和18间的底线是大约垂直。可比较圆区域15的长度x,金属线边角圆形化起始点间的横向距离(亦即切点14至切点16间的横向长度)X量侧其剖面的圆形轮廓。当x等于X/2时,圆形化是达到最大值。相对于X的x越小,则边角圆形化的程度则越少。剖面圆形轮廓亦可以通过比较圆形边角的高度y和金属线的总高度Y量测。可了解的是,圆形边角可具有大体上非均匀的曲率半径。根据上述,边角的圆形化可以边角的平均曲率半径表示之。
以下以一公式定义边角的圆形化。若一边角的圆形轮廓符合下列条件,则其可以视为大约的圆形:
X 3 ≥ x ≥ X 5 (方程式1)
y ≥ Y 4 (方程式2)
且更佳为
X 3 ≥ x ≥ X 4 (方程式3)
通过本发明的较佳实施例,可达成符合方程式1~3的圆形化的边角。
根据本发明的较佳实施例,有两个方法可以达成上述的圆形轮廓。在两个方法中,是形成一沟槽且导电材料是填入沟槽中。采用蚀刻阻挡层(ESL)的方法是可包括形成一蚀刻阻挡层于层间介电层(ILD)下。在于层间介电层中蚀刻出一沟槽之后,是更进一步蚀刻蚀刻阻挡层,以圆形化沟槽的边角。采用化学的方法是包括在蚀刻沟槽时,改变蚀刻物的化学性质,以使沟槽的边角圆形化。两方法的详细描述将在下面的段落详细的讨论。
图4至图10是为实施本发明较佳实施例中间阶段的剖面图。形成连接两铜导线的贯孔。两个铜导线都可能导致介电膜时间相依介电崩溃(time dependent dielectric breakdown,TDDB)。在本发明的一实施例中,较下层的导线可采用任何的导电材料形成。虽然本发明的较佳实施例是采用铜作为导线,其亦可以采用其它导电材料,例如掺杂半导体、金属或合金。导线和铜导线在本发明中可交互的使用之。
图4至图6揭示导线底层的形成。图4揭示蚀刻阻挡层22和层间介电层24的形成。在一采用蚀刻阻挡层的较佳实施例的方法中,一蚀刻阻挡层22是形成在基底材料20上。基底材料20可以是任何非导电材料。形成蚀刻阻挡层22包括两个目的。第一,其可以减少微负载效应且可以提供整个晶片上更均匀的沟槽深度。第二,蚀刻阻挡层22产生一可帮助沟槽边角圆形化的聚合物。较佳者,蚀刻阻挡层22包括SiC、SiO2或其它含碳及含氧材料。蚀刻阻挡层22的较佳厚度大约为200埃~2000埃,且更佳为约400埃。蚀刻阻挡层22的k值较佳为介于约3~8之间。在其它实施例,当采用化学方法圆形化可不形成蚀刻阻挡层22。
一层间介电层24是形成在蚀刻阻挡层22上。层间介电层24较佳包括介电常数低于约3.3的材料,且包含氮、碳、氢、氧、氟和上述的组合。层间介电层24较佳是由例如化学气相沉积法、旋转涂布法、原子层沉积法、等离子化学气相沉积法或是其它熟知的沉积技术。层间介电层24的厚度是定义之后形成的导线的厚度,其较佳小于约0.3μm。
图5揭示一通过非等相性蚀刻层间介电层24的一沟槽26。蚀刻是在蚀刻阻挡层22停止。在一较佳实施例中,沟槽的宽度W1是小于0.15μm。沟槽26的边角28可通过化学方法圆形化。当蚀刻层间介电层24时,蚀刻气体较佳为例如CF4、CHF3、Ar和O2。在此较佳实施例中,蚀刻物的含氧的范围较佳约为1%~10%,且更佳约为5%。碳含量的范围较佳约为约1%~10%,且更佳约为5%。氢含量的范围较佳约为约1%~10%,且更佳约为5%。在一实施范例中,蚀刻化学物是为5%氧、5%氢和5%碳,如此可形成大约圆形化的边角。形成圆形化的边角具有圆形的轮廓,其轮廓是为:x约为导线宽度X的1/4,y约为导线高度Y的1/4。上述提及的百分比均为原子百分比。
之后,蚀刻蚀刻阻挡层22。蚀刻阻挡层22产生一可帮助沟槽边角圆形化的聚合物。一般来说,在蚀刻制程中聚合物是被移除。然而,仍然有剩余的聚合物残留在沟槽26的侧壁和底部上,尤其是底部边角28。因此,由于聚合物的保护,对于边角28的蚀刻是较沟槽中其它部位为少。
图6揭示形成在沟槽26中的扩散阻障层30和导线32。扩散阻障层30较佳是由包括钛、氮化钛、氮化钽或其它的材料所组成。导线32较佳为铜或是铜合金。接下来,将以铜代表导线32。铜32的形成一般先沉积一薄的种子铜或铜合金层。之后,通过电镀以填满沟槽26。后续,进行一化学平坦化制程,以研磨铜沟槽26的表面。
通常是采用双镶嵌制程以形成贯孔和上层的铜导线。图7是绘示一贯孔蚀刻阻挡层34形成在铜导线32上。贯孔蚀刻阻挡层34较佳是包括碳、氢和氧的介电材料。一贯孔层间介电层36是形成在提供铜导线32间的绝缘的蚀刻阻挡层34上,且之后是形成上层铜导线。形成一沟槽蚀刻阻挡层38、一沟槽层间介电层40和一硬式掩膜42,如图7所示。沟槽蚀刻阻挡层38可采用和蚀刻阻挡层22相类似的方法和材料所形成。形成贯孔层间介电层36和沟槽层间介电层40的方法是为熟习知的技术。沟槽层间介电层40的厚度是定义顶部金属线的厚度,且较佳是小于约0.3μm。
图8是揭示一贯孔开口44的形成。一光致抗蚀剂材料(未绘示)是在表面硬式掩膜42上方形成和图形化。使用一非等向性蚀刻(较佳使用含氟的蚀刻气体)切穿表面硬式掩膜42且向下蚀刻穿过沟槽层间介电层40、沟槽蚀刻阻挡层38、贯孔层间介电层36,且停留在贯孔蚀刻阻挡层34,因此形成一贯孔开口44。贯孔蚀刻阻挡层34是保护其下的下层铜导线32,以防止被蚀刻。
图9揭示沟槽开口46的形成。使用一非等向性蚀刻切穿表面应式掩膜42且向下蚀刻穿过沟槽层间介电层40,且停留在沟槽蚀刻阻挡层38,因此形成一沟槽开口46。是使用沟槽开口46,且填满沟槽开口,以形成下层铜导线。填满沟槽开口较佳使用W2且线宽小于约0.15μm。
在较佳实施例中,使用蚀刻阻挡层的方法,沟槽蚀刻阻挡层38是从沟槽开口46蚀刻。如前所述,蚀刻沟槽蚀刻阻挡层38产生一可保护边角39的聚合物,如此边角39可大约的圆形化。在其它实施例中,化学方法是较佳周以蚀刻沟槽层间介电层40。在一更佳的实施例中,蚀刻阻挡层的方法和化学方法是合并使用。贯孔蚀刻阻挡层34是被蚀刻。因为贯孔蚀刻阻挡层34相对于层间介电层36、40是相当薄,制程控制和停止点的侦测皆是较准确的控制,因此限制过度蚀刻穿过其下的下层铜导线32的可能性。
图10揭示在开口44、46中一阻障层48和一导线50的形成。阻障层46较佳是由钛、氮化钛、钽、氮化钽和其它材料所组成。阻障层48是防止材料扩散至层间介电层36、40中。阻障层48的厚度较佳是介于20埃~300埃,且较佳是大约100埃。贯孔开口44和沟槽开口46剩下的空间是填入导电材料,其较佳为铜或铜合金。进行一化学机械研磨平坦化制程以平坦化表面。
通过上述的较佳实施例导线可具有大约圆形化的底部边角。也因此,圆形化的底部边角的导线愈有较少的因为导线邻近效应所产生的突出物。图11揭示一本发明较佳实施例的应用。一第一贯孔结构包括一在层M中的铜导线60、一贯孔62和层(M+1)中的铜导线64。一突出物68可形成在铜导线60的边角70,导致介电膜时间相依介电崩溃TDDB。突出物68可形成在铜导线60和铜导线74之间,或是铜导线60和贯孔72之间,其是依电场的分布决定。当水平距离D 1是小于约0.15μm,和/或垂直距离Dv是小于约0.3μm,一大约圆形化且具有方程式1~3所定义的底部角落70是为较佳的。
图12揭示其它较佳实施例的应用。一第一贯孔结构包括一贯孔82和铜导线80、84。一第二贯孔结构包括一贯孔94和铜导线92、96。两个贯孔结构都是位于同一层中。一突出物88可形成在铜导线80的边角86,导致介电膜时间相依介电崩溃TDDB。当水平距离D1小于约0.15μm,一大约圆形化且具有方程式1~3所定义的底部角落86是为较佳的。
在现有的集成电路中,可能会有8~9层金属层。第1金属层(M1)通常是最底下的且其尺寸是为最小的。第2~9层金属层的金属线特征是具有较大尺寸且间距较远。然而,随着集成电路尺寸的微缩,第2~9层金属层的金属线特征亦缩小,如此可能发生介电膜时间相依介电崩溃TDDB。因此,金属层第2层是需要圆形化的底部角落,且在较高层的水平距离D1是小于约0.15μm,和/或垂直距离Dv是小于约0.3μm,是需要一大约圆形化的底部角落。
本发明的较佳实施例可通过蚀刻阻挡层或是改变蚀刻化学的方法,以形成大约圆形化的边角。当具有较高曲率半径的边角,电场较不集中,且可减少其对于周围介电层的应力。
以上所述仅为本发明较佳实施例,然其并非用以限定本发明的范围,任何熟悉本项技术的人员,在不脱离本发明的精神和范围内,可在此基础上做进一步的改进和变化,因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下:
2:贯孔
4:金属线
6:金属线
7:箭头
8:边角
10:突出物
12、14:点
16、21:点
16、18:点
15:圆边角区
20:基底材料
22:蚀刻阻挡层
24:层间介电层
26:沟槽
28:边角
30:扩散阻障层
32:导线
34:蚀刻阻挡层
36:贯孔层间介电层
38:沟槽蚀刻阻挡层
39:边角
40:沟槽层间介电层
42:硬式掩膜
44:贯孔开口
46:沟槽开口
48:阻障层
50:导线
60:铜导线
62:贯孔
64:铜导线
68:突出物
70:边角
72:贯孔
74:铜导线
82:贯孔
80:铜导线
84:铜导线
86:边角
88:突出物
92:铜导线
94:贯孔
96:铜导线
D1:水平距离
DV:垂直距离

Claims (14)

1.一种金属内连线结构,其特征在于,包括一第一导电特征和一第二导电特征于一基底上方,其中该第二导电特征具有至少一底部圆形化边角,该底部圆形化边角具有圆形化部分,该部分的水平宽度大于第二导电特征总宽度的1/5,且该部分的垂直高度大于第二导电特征总高度的1/4。
2.根据权利要求1所述的金属内连线结构,其特征在于,该圆形化边角的该圆形部分的水平宽度大于第二导电特征总宽度的1/4。
3.根据权利要求1所述的金属内连线结构,其特征在于,该第一导电特征和该第二导电特征是位于同一导电层,且该第一导电特征和该第二导电特征的间距小于0.15μm。
4.根据权利要求3所述的金属内连线结构,其特征在于,该第一导电特征更包括一第三导电特征位于该第一导电特征下,且连接该第一导电特征。
5.根据权利要求1所述的金属内连线结构,其特征在于,该第一导电特征是在该第二导电特征之下的层,其中该第一导电特征和该第二导电特征之间距小于0.3μm。
6.根据权利要求1所述的金属内连线结构,其特征在于,该第一导电特征和该第二导电特征是为铜组成。
7.根据权利要求1所述的金属内连线结构,其特征在于,更包括一低介电层位于该第一导电特征和该第二导电特征之间。
8.根据权利要求7所述的金属内连线结构,其特征在于,该低介电层是选自下列族群:氮、碳、氢、氧、氟、上述的结合、多孔材料和掺杂硅的材料。
9.根据权利要求1所述的金属内连线结构,其特征在于,更包括一蚀刻阻挡层位于该第一导电特征或该第二导电特征的一部分之下。
10.一种金属内连线结构的制造方法,其特征在于,所述金属内连线结构的制造方法包括:
形成一第一层间介电层,于一基底上;
形成一第一沟槽,于该第一层间介电层中;
在该第一沟槽中填入导电材料,以形成一第一导线;
形成一贯孔蚀刻阻挡层于该第一层间介电层和该第一导线上方;
形成一贯孔层间介电层于该贯孔蚀刻阻挡层上;
形成一沟槽蚀刻阻挡层于该贯孔层间介电层上;
形成一沟槽层间介电层于该沟槽蚀刻阻挡层上;
蚀刻一贯孔开口,穿过该沟槽层间介电层、沟槽蚀刻阻挡层、贯孔层间介电层,且停止在该贯孔蚀刻阻挡层上;
蚀刻一第二沟槽,穿过该沟槽层间介电层,且停止在该沟槽蚀刻阻挡层上;
蚀刻该沟槽蚀刻阻挡层,以在该第二沟槽形成一圆形的底部边角;
蚀刻该暴露的贯孔蚀刻阻挡层;
其中第二沟槽具有至少一底部圆形化边角,该底部圆形化边角具有圆形化部分,该部分的水平宽度大于第二导电特征总宽度的1/5,且该部分的垂直高度大于第二导电特征总高度的1/4;及
在该贯孔和该第二沟槽中填入导电材料。
11.根据权利要求10所述的金属内连线结构的制造方法,其特征在于,更包括下列步骤:
形成一第一蚀刻阻挡层,于该基底和该第一层间介电层间;及
蚀刻该第一蚀刻阻挡层,以将该第一沟槽形成圆形化底部边角。
12.根据权利要求10所述的金属内连线结构的制造方法,其特征在于,该第一沟槽是经由包括下列的蚀刻化学物蚀刻:CF4、CHF3、Ar和O2,且其中该蚀刻化学物包括氧含量介于1%~10%、碳含量介于1%~10%、氢含量介于1%~10%,该第二沟槽是经由包括下列的蚀刻化学物蚀刻:CF4、CHF3、Ar和O2,且其中该蚀刻化学物包括氧含量介于1%~10%、碳含量介于1%~10%、氢含量介于1%~10%。
13.根据权利要求12所述的金属内连线结构的制造方法,其特征在于,该第一沟槽的蚀刻化学物包括氧含量介于5%、碳含量介于5%、氢含量介于5%,该第二沟槽的蚀刻化学物的包括氧含量介于5%、碳含量介于5%、氢含量介于5%。
14.一种金属内连线结构的制造方法,其特征在于,所述金属内连线结构的制造方法包括:
形成一第一导电特征和一第二导电特征于一基底上方,其中该第二导电特征具有至少一底部圆形化边角,该底部圆形化边角具有圆形化部分,该部分的水平宽度大于第二导电特征总宽度的1/5,且该部分的垂直高度大于第二导电特征总高度的1/4;
其中该第二导电特征是通过形成一沟槽和在该沟槽中填入导电材料形成;及
其中该沟槽是经由包括下列的蚀刻化学物蚀刻:CF4、CHF3、Ar和O2,且其中该蚀刻化学物包括氧含量介于1%~10%、碳含量介于1%~10%、氢含量介于1%~10%。
CNB200510113921XA 2004-10-12 2005-10-12 金属内连线结构及其制造方法 Active CN100382305C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/963,268 US7125791B2 (en) 2004-10-12 2004-10-12 Advanced copper damascene structure
US10/963,268 2004-10-12

Publications (2)

Publication Number Publication Date
CN1779965A true CN1779965A (zh) 2006-05-31
CN100382305C CN100382305C (zh) 2008-04-16

Family

ID=36144450

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200510113921XA Active CN100382305C (zh) 2004-10-12 2005-10-12 金属内连线结构及其制造方法

Country Status (4)

Country Link
US (1) US7125791B2 (zh)
CN (1) CN100382305C (zh)
SG (1) SG121927A1 (zh)
TW (1) TWI261347B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7843057B2 (en) * 2005-11-17 2010-11-30 Intel Corporation Method of making a fiber reinforced printed circuit board panel and a fiber reinforced panel made according to the method
DE102007046851B4 (de) * 2007-09-29 2019-01-10 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Halbleiterstruktur mit einem elektrisch leitfähigen Strukturelement und Verfahren zum Ausbilden einer Halbleiterstruktur
US20090117731A1 (en) * 2007-11-01 2009-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor interconnection structure and method for making the same
US20120319237A1 (en) * 2011-06-20 2012-12-20 International Business Machines Corporation Corner-rounded structures and methods of manufacture
US8575022B2 (en) 2011-11-28 2013-11-05 International Business Machines Corporation Top corner rounding of damascene wire for insulator crack suppression
US10083904B2 (en) * 2016-01-12 2018-09-25 Globalfoundries Inc. Metholodogy for profile control and capacitance reduction

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5746884A (en) * 1996-08-13 1998-05-05 Advanced Micro Devices, Inc. Fluted via formation for superior metal step coverage
CN1187032A (zh) * 1996-12-18 1998-07-08 西门子公司 加工集成电路布线的方法
US5939335A (en) * 1998-01-06 1999-08-17 International Business Machines Corporation Method for reducing stress in the metallization of an integrated circuit
US6143666A (en) * 1998-03-30 2000-11-07 Vanguard International Seminconductor Company Plasma surface treatment method for forming patterned TEOS based silicon oxide layer with reliable via and interconnection formed therethrough
US6235643B1 (en) * 1999-08-10 2001-05-22 Applied Materials, Inc. Method for etching a trench having rounded top and bottom corners in a silicon substrate
US6274483B1 (en) * 2000-01-18 2001-08-14 Taiwan Semiconductor Manufacturing Company Method to improve metal line adhesion by trench corner shape modification
US6689684B1 (en) * 2001-02-15 2004-02-10 Advanced Micro Devices, Inc. Cu damascene interconnections using barrier/capping layer
US6586842B1 (en) * 2001-02-28 2003-07-01 Advanced Micro Devices, Inc. Dual damascene integration scheme for preventing copper contamination of dielectric layer
JP4250006B2 (ja) * 2002-06-06 2009-04-08 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
KR100545202B1 (ko) * 2003-10-06 2006-01-24 동부아남반도체 주식회사 캐패시터 제조 방법

Also Published As

Publication number Publication date
SG121927A1 (en) 2006-05-26
US20060076682A1 (en) 2006-04-13
TW200612537A (en) 2006-04-16
CN100382305C (zh) 2008-04-16
US7125791B2 (en) 2006-10-24
TWI261347B (en) 2006-09-01

Similar Documents

Publication Publication Date Title
CN1309070C (zh) 半导体器件及其制造方法
CN100346468C (zh) 半导体器件及其制造方法
CN100346466C (zh) 半导体器件及其制造方法
CN2793923Y (zh) 半导体元件
CN1770432A (zh) 密封环结构、半导体晶圆与降低切割引起应力影响的方法
CN1428840A (zh) 半导体器件及其制造方法
CN1930685A (zh) 半导体器件的制作方法及其制作的半导体器件
CN1261461A (zh) 半导体集成电路装置及其制造方法
CN1967800A (zh) 半导体集成电路器件的制造方法
CN1601735A (zh) 半导体器件及其制造方法
CN100339973C (zh) 半导体装置的制造方法
CN1779965A (zh) 金属内连线结构及其制造方法
CN1790702A (zh) 改进的hdp氮化物基ild盖层
CN1127131C (zh) 用以覆盖半导体器件上的孔的基层结构及其形成方法
CN1614764A (zh) 半导体器件的制造方法
CN1551353A (zh) 包括金属互连和金属电阻器的半导体器件及其制造方法
CN1245750C (zh) 使用无氮介电蚀刻停止层的半导体元件及其工艺
CN1941310A (zh) 使用化学机械抛光工艺制作自对准接触焊盘的方法
CN1601741A (zh) 半导体器件及其制造方法
CN1134835C (zh) 半导体器件及其制造方法
CN1423328A (zh) 多层布线结构的半导体器件及其制造方法
CN1507055A (zh) 集成电路电容器
CN1873963A (zh) 半导体装置及其制造方法
CN100341135C (zh) 半导体装置
CN1959955A (zh) 形成与半导体晶片上的布线层相关联的电隔离的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant