CN1770432A - 密封环结构、半导体晶圆与降低切割引起应力影响的方法 - Google Patents

密封环结构、半导体晶圆与降低切割引起应力影响的方法 Download PDF

Info

Publication number
CN1770432A
CN1770432A CNA2005101026762A CN200510102676A CN1770432A CN 1770432 A CN1770432 A CN 1770432A CN A2005101026762 A CNA2005101026762 A CN A2005101026762A CN 200510102676 A CN200510102676 A CN 200510102676A CN 1770432 A CN1770432 A CN 1770432A
Authority
CN
China
Prior art keywords
ring structure
plug
seal ring
sealing ring
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101026762A
Other languages
English (en)
Other versions
CN100401501C (zh
Inventor
姚志翔
黄泰钧
纪冠守
郑志成
梁明硕
万文恺
夏劲秋
梁孟松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1770432A publication Critical patent/CN1770432A/zh
Application granted granted Critical
Publication of CN100401501C publication Critical patent/CN100401501C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B28D5/0011—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing with preliminary treatment, e.g. weakening by scoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)

Abstract

本发明提供一种密封环结构、半导体晶圆与降低切割引起应力影响的方法，所述密封环结构，适用于保护一集成电路晶片的一核心电路区，包括：一金属化层，其具有一桥接次层以及一插栓次层；一桥接物，位于该桥接次层内介于该集成电路晶片的一周边边缘与该核心电路区间的一既定位置；以及一插栓，位于该插栓次层内且大体对准于该桥接物，其中该插栓具有大体相同于该桥接物的宽度的一宽度。本发明所述的密封环结构、半导体晶圆与降低切割引起应力影响的方法，可限制与阻止来自集成电路晶片的边缘处的裂痕的推进。

Description

密封环结构、半导体晶圆与降低切割引起应力影响的方法
技术领域
本发明是有关于半导体集成电路晶片的设计，且特别是有关于一种密封环结构(sealing ring structure)，其具有够坚固的物理强度，可限制以及阻止形成于集成电路晶片的边角与边缘处的裂痕的推进。
背景技术
集成电路晶片是于圆形单晶体晶圆上依照矩形阵列型态所制作而成。大多数的晶圆是由硅所形成。晶片可通过画线(scribing)、破裂(breaking)、应力破裂(stress breaking)或最常使用的断锯(sawing)等方式完成分割。分隔线是对准经选定的晶体轴向，使得晶片的分离可依照顺序以及既定方式进行。然而，此分隔程序仍无可避免地造成了非刻意形成的应力裂痕。如此破裂情形最多发生于接近集成电路晶片的具有两垂直的分割线交会的边角处。如此的破裂亦沿着晶体轴向而推进。由于晶体方向大多是顺应于晶片制作，上述非故意形成的裂痕往往开始于垂直于晶片边缘处。
于裂痕的尖端处聚集了使得裂痕推进的破裂能量。于任何材料中，此为极危险且不期望出现的情形。当然，如此裂痕情形可无预感地推进至晶片的核心电路而毁坏其内的硅结构、介电层、金属导线层以及其他结构。如此的裂痕情形亦成为了毁坏性污染物的导入路径。
当晶片为金属、陶瓷或塑胶封装材料所包覆时，便产生了可导致裂痕形成的更多应力。一但裂痕开始形成，裂痕的推进将相同于起因于晶片分离时所产生裂痕的推进。
当通过任何方式分离集成电路晶片时，其皆有可能自其边缘处形成微小裂痕，尤其是接近边角处。封装物的包覆亦可能造成裂痕的形成。居于自然天性，裂痕会继续堆进。朝向集成电路的核心电路推进的裂痕可能造成其毁坏。故通常于核心电路制作时，同时于晶片上介于核心电路以及其边缘制作有结构性的密封环(seal ring)。密封环的主要目的在于限制任何裂痕侵入于极重要的内部核心电路。此外，密封环亦可避免水气渗入、如含酸、碱的化学伤害或污染物的扩散。随着集成电路晶片的各时代技术的临界尺寸继续缩小趋势，本征应力的分布与程度随之增加，而此裂痕的问题便更为明显。为了限制与阻止此裂痕情形，便于其制作时便沿着集成电路晶片的主动面设置了采用结合表面以及多层介电层与金属图案的密封环结构。各个新时代技术需要新的密封环设计与制作方法。如此，密封环的设计变的更为复杂与关键。
于当今多层次金属组装物内，通常采用镶嵌或双镶嵌方法以制造密封环结构。各个金属化层是由两个次层(sublevel)构成。较低的次层的设置是于一核心电路区内通过蚀刻形成的介层洞填入插栓所形成。较上方的次层则为于经蚀刻形成的沟槽开口内填入桥接物所形成，并透过插栓与下方金属导电或半导体结构相连结。于如此类型的密封环中，其整体结构并不足以抵抗裂痕的侵入，且特别地是在于即为脆弱的插栓次层处。
因此，于现有密封环结构内的插栓需较佳地的设计，以更限制与阻止来自集成电路晶片的边缘处的裂痕的推进。
发明内容
有鉴于此，本发明的主要目的就是提供一种密封环结构，适用于保护集成电路晶片的核心电路区。
本发明提供一种密封环结构，包括：一金属化膜层，其具有一桥接次层以及一插栓次层；一桥接物，位于该桥接次层内介于该集成电路晶片的一周边边缘与该核心电路区间的一既定位置；以及一插栓，位于该插栓次层内且大体对准于该桥接物，其中该插栓具有大体相同于该桥接物的宽度的一宽度。
本发明所述的密封环结构，该至少一插栓的宽度大体大于形成于该核心电路区内的插栓的宽度。
本发明所述的密封环结构，该至少一插栓的宽度介于0.4～12微米。
本发明所述的密封环结构，该至少一插栓的宽度介于0.4～4微米。
本发明所述的密封环结构，该至少一插栓的宽度介于0.4～1微米。
本发明所述的密封环结构，该金属化层包含一介电材料。
本发明所述的密封环结构，该介电材料具有少于3.0的介电常数。
本发明所述的密封环结构，该介电材料为一含氮、含氧或含碳的材料。
本发明所述的密封环结构，更包括一第一阻障层，位于该介电材料的下方。
本发明所述的密封环结构，该第一阻障层包含一含氮、含氧或含碳的材料。
本发明所述的密封环结构，更包括一第二阻障材料，覆盖于该介电材料上。
本发明所述的密封环结构，该第二阻障层包含一含氮、含碳的材料。
本发明所述的密封环结构，该桥接物是由含铜材料所制成。
本发明所述的密封环结构，该至少一插栓包括多个插栓，位于该插栓次层上，其中该些插栓的总宽度大于该桥接物的宽度50％以上。
本发明所述的密封环结构，该些插栓的宽度大体大于形成于该核心电路区内的插栓的宽度。
本发明另提供一种密封环结构，适用于保护集成电路晶片的核心电路区，包括：一第一组的一或多个密封环线路，位于该集成电路晶片的一边角与该核心电路区的一边角区间；以及一第二组的一或多个密封环线路，位于该集成电路晶片的一边缘与该核心电路区的一边缘区间，其中各密封环线路分别包括一金属化膜层，其包括：一桥接次层与一插栓次层；一桥接物。位于该桥接次层内介于该集成电路晶片的一周边边缘与该核心电路区间的一既定位置；以及至少一插栓，位于该插栓次层内，该至少一插栓的总宽度大于该桥接物的宽度50％以上。
本发明所述的密封环结构，该第一组的一或多个密封环线路包括至少两密封环线路。
本发明所述的密封环结构，该第二组的一或多个密封环线路包括至少一密封环线路。
本发明所述的密封环结构，该第一组的一或多个密封环线路包括非电性连结于该第一组的一或多个密封环线路的剩余密封环的一密封环线路。
本发明所述的密封环结构，该第一组的一或多个密封环线路包括非电性连结于该第二组的一或多个密封环线路的一密封环线路。
本发明还提供一种半导体晶圆，包括：包括一半导体基底；至少一主动区，位于半导体基底内；以及一或多个电路，位于该主动区内的一降低切割引起应力的结构；一切割道，用以切割该主动区，沿该主动区设置；至少一密封环结构，环绕该主动区；以及至少一浅沟槽隔离物，位于该密封环结构与该切割道间的该半导体基底内。其中，密封环结构可为前述的密封环结构。
本发明所述的半导体晶圆，该密封环结构为一连续环状物，环绕该主动区。
本发明所述的半导体晶圆，该密封环结构具有约大于10微米的一宽度。
本发明所述的半导体晶圆，该主动区为一膜层堆叠结构，该膜层堆叠结构包括一或多个导电膜层，是经由多个介层接触物形成连结，其中于该一或多个导电膜层之间设置有介电材料。
本发明所述的半导体晶圆，该密封环结构经由一或多个连结于该半导体基底的接触物而接地。
本发明所述的半导体晶圆，该浅沟槽隔离物是为填入有至少一介电材料的沟槽。
本发明所述的半导体晶圆，该浅沟槽隔离物具有至少3000埃的深度。
本发明所述的半导体晶圆，更包括一隔离沟槽，设置于该密封环结构与该切割道间的基底上。
本发明所述的半导体晶圆，该隔离沟槽是设置于该浅沟槽隔离物之上。
本发明另还提供一种降低切割引起应力的方法，适用于位于一半导体基底的一主动区的一电路当沿着一切割道切割该主动区时，包括下列步骤：形成环绕该主动区的一密封环结构；以及蚀刻去除一部分该半导体基底，以于该密封环结构与该切割道间的该半导体基底内形成一浅沟槽隔离物。其中，密封环结构可应用前述的密封环结构。
本发明所述的降低切割引起应力影响的方法，更包括于该密封环结构与该切割道的基底上形成一隔离沟槽的步骤。
本发明所述的密封环结构、半导体晶圆与降低切割引起应力影响的方法，可限制与阻止来自集成电路晶片的边缘处的裂痕的推进。
附图说明
图1A至图1C显示了自集成电路晶片的边缘进入其内部区域的裂痕；
图2示出了现有密封环结构的一剖面情形；
图3A至图3C为一系列剖面图，用以显示了依据本发明的不同实施例中的具有多层金属化层的密封环结构；
图4A至图4D显示了用依据本发明的不同实施例中的密封环的布局设计；
图5A显示了于依据本发明另一实施例，于晶圆切割或分割程序时应用多种元件设计以降低切割晶片所引起损害的CM0S制程的剖面情形；
图5B显示了如图5A中的晶片区域的俯视情形。
具体实施方式
为了让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图示，作详细说明如下：
本发明揭露了一种密封环结构，其具有坚固的物理强度且包含多层的金属化层，可较佳地限制与阻止裂痕的推进。上述密封环结构是介于一核心电路与一集成电路晶片的边缘间的一区域内并具有一厚实结构。此结构是为由上层桥接物与下层桥接物所形成的堆叠。可提供较大的质量与强度以改善对于裂痕入侵的阻抗。
一般集成电路晶片可能遭遇的故障情形为自集成电路晶片边缘的应力裂痕的产生与推进。如此的故障可通过图1A中于一晶片内的部分放大剖面情形100所图示的裂痕前进情形所造成。于晶片的分离或封装时，可能由于外部应力而产生于一初始的微裂痕102。此裂痕推进并跨过晶片以及晶片内的介电层104。当推进的裂痕遭遇例如铜导线106的一金属导线时，裂痕可能同时沿金属导线旁边横向地前进，如应力裂痕108，而其亦可能直接跨过金属线而推进，如裂痕110。自应力裂痕108处，起始的微裂痕102可能依照其原始方向堆进，如裂痕112。如此将因而产生更多的应力裂痕与直接裂痕。
图1B显示了一晶片的部分放大剖面114，其包括了一起始的微裂痕116。即使此起始的微裂痕116并未推进至金属导线118处，集中于推进裂痕的尖锐尖端处的应力将于金属导线118的旁处形成一应力裂痕120。
图1C显示了一晶片的部分放大剖面122，其包括了一起始的微裂痕124。即使此起始的微裂痕124并未推进至金属导线126处，集中于推进裂痕的尖锐尖端处的应力将于金属导线126的旁处形成一直接裂痕128。
当如此的裂痕推进至集成电路晶片的核心电路时，电路功能将会故障。位于晶片边缘以及内部核心电路区之间的密封环即为标准的保护用导线。此密封环通常包括可与核心电路内的标准金属结构同时制作而成的金属结构。
当元件尺寸逐渐缩小时，则通常采用镶嵌或双镶嵌结构以制作密封环。如化学机械研磨与回蚀刻的全面平坦化技术则于各金属层处提供了适用于成功微影的平坦表现与浅聚焦深度。于一平常的镶嵌结构内，各金属化层是为一双层结构。位于下方的次层(sublevel)是于第一介电层内经蚀刻形成的介层洞内填入金属插栓与阻障层内所组成。此下方次层是为一第二介电层所覆盖。于一实施例中，下方次层是为一蚀刻停止层以及第二介电层所覆盖。而于第二介电层组成的上方次层内蚀刻形成一沟槽。于一实施例中，此沟槽是于具有第二介电层以及蚀刻停止层的次层中蚀刻形成。沟槽填入有通过任何技术形成的金属，以形成金属的第二次层。
通过研磨至介电层处以除去多余金属，仅留下填入于沟槽内的金属。于沟槽内的金属则形成了插栓间的桥接物且连结于跨过其下的部分金属线。沟槽蚀刻与介层洞蚀刻的施行顺序可互为颠倒，以允许一单一金属沉积。所使用的金属则可包括如铝、钨或铜的材料。
图2显示了现有的作为密封环的镶嵌结构，其易受到如图1A至图1C图所显示的往前推进的微裂痕伤害。剖面200显示了一完整的多层金属化膜层的堆叠情形。垂直方向的晶片边缘202是于晶片制作或分割时制作形成。区域204图示了用于核心电路的金属化结构，于各金属化层214中，其插栓次层208中形成有六个插栓206，而各桥接次层212内则形成有一桥接物210。区域216则图示了用于密封环的金属化结构，于各金属化层214中，其插栓次层208中形成有两插栓218，而于各桥接次层212则形成有一桥接物220。于插栓次层208内的插栓218则为介电结构222所隔离。于密封环的金属化结构内的各金属化层可包括位于插栓次层的两个以上的插栓以及位于各桥接次层内的一桥接物。于插栓次层内两个以上的插栓是为一介电层所隔离。密封环的金属化结构亦可于各金属层的桥接次层中包括多于一个的桥接物。举例来说，在此用于核心区域204以及密封环216的金属化层214是通过插栓次层208以及桥接次层212所组成。于密封环中，于插栓次层208中的插栓218最有可能遭受微裂痕的推进伤害。于插栓次层中，插栓218是最有可能遭受推进的微裂痕的伤害。插栓218的宽度是较窄且相对地较介电层的宽度为窄。插栓218的宽度较密封环内的桥接次层212内的桥接物220的宽度为窄。由于介电层具有对于推进的微裂痕的较低阻抗能力，因此，其较位于上方与下方金属层的桥接物220表现出极少的粘着强度。因此，插栓次层208对于裂痕侵入的阻抗相对为低。
本发明的一实施例则提供了一种较可靠的密封环结构。当插栓次层内的插栓扩展至一宽度大体类似于插栓次层内的介电结构宽度时，便可制作出一物理强度坚硬的密封环。因此，于插栓次层内的插栓总宽度扩展至接近位于桥接物次层内的桥接物宽度的50％。图3A至图3C则显示了本发明的多个实施例，其中相同标号代表类似的结构元件。图3A显示了整个多层金属化结构的堆叠情形的剖面322，其包括物理强度坚固的密封环结构324。垂直的晶片边缘302是于晶片制作或分割时制作形成。区域304图示了用于核心电路的金属化结构，其于各金属化层314中，其插栓次层308中形成有六个插栓306，而各桥接次层312内则形成有一桥接物310。具有坚固物理强度的密封环结构324则图示为，于各金属化层314中的插栓次层308中形成有三插栓326，于各桥接次层312则形成有一桥接物320。插栓326为介电结构328所隔离。插栓326的宽度大体相似于介电结构328的宽度。因此，于插栓次层308内的插栓326总宽度已多于桥接次层312内的桥接物320的宽度的50％。较佳地，于如图3B所示的另一实施例中，于插栓次层308内的插栓326的总宽度大体相同于位于桥接次层312内桥接物320的宽度。依据密封环的设计，于插栓次层内的插栓数目可相同或相异于桥接次层内桥接物的数量。如图3A所示，于各金属化层314中，三个插栓326对应了一桥接物320。
图3B显示了另一实施例，其中于插栓次层308内的一插栓326是对应于位于桥接次层312内一桥接物320。桥接物以及插栓的数量可视插栓的宽度而变化，以针对裂痕的推进而最佳化密封环强度。于另一实施例中，此物理强物坚硬的密封环结构可包含一个以上的金属化区域，如图3C所示，其中两金属化区域322-1以及322-2组成了更为坚固的密封环结构。于另一实施例中，此物理强度坚硬的密封环的金属化结构可于桥接次层内形成一个以上桥接物，以表现出一较坚固的密封环结构。
前述密封环的示范制程将于下文中叙述。应用于核心电路304以及密封环结构324内的金属化层314可同时形成。插栓326的介层洞与下层的桥接物320的沟槽是于同时形成。接着于介层洞以及下层沟槽内沉积金属材料。于插栓次层308内的下层的插栓326大体对准于位于桥接次层312内的桥接物320。于一实施例中，可于桥接物次层312以及下层的插栓次层308内形成一蚀刻停止层(未显示于图3A)。
介电结构328可包括低介电常数介电材料，其通常具有低于约3.0的介电常数。此些低介电常数介电材料可为含氮、含碳、含硅或含氧的材料。低介电常数介电材料可亦为一孔洞材料或一经掺杂的材料，例如经掺杂的硅玻璃。此介电结构可通过如化学气相沉积、低压化学气相沉积、等离子加强型化学气相沉积、高密度等离子以及旋涂程序所形成。下方的阻障层、上方的阻障层以及蚀刻停止层则可包含氮、碳、硅、氧或其组合。下方的阻障层、上方的阻障层以及蚀刻停止层可通过化学气相沉积、低压化学气相沉积、等离子加强型化学气相沉积、高密度等离子或旋涂程序所形成。于插栓次层内插栓宽度大于0.4微米且较佳地介于0.4～12微米。于一实施例中，插栓的宽度介于0.4～4微米。而于另一实施例中，插栓的宽度介于0.4～1微米。
当于区域304内的核心电路区内蚀刻形成为插栓306所填入的介层洞时，为较下层桥接物310所填入的较下层沟槽亦同时蚀刻形成于密封环结构324内，然而其制程开口不同。无论使用干或湿蚀刻，蚀刻率将依据于各开口内接受蚀刻的露出区域多寡而改变，并亦依据邻近区域内如图案密度的制程容许度而有所不同。如此造成了环绕于蚀刻反应区的反应物的缺乏。换句话说，蚀刻率是为图案密度的函数且可以随着金属宽度上升而上升然后饱和接着随着金属宽度达到一既定值后下降的一曲线表示。由于插栓306以及较下层桥接物310的宽度不同，故如回蚀刻以及化学机械研磨的制程对于图案密度极为敏感，需要经过调整以达到较佳的平坦化表面的制作。
为了调和插栓306与低层桥接物310宽度上的差异，便针对此些图案密度相关制程推出了许多不同的制程调整方案。于一化学机械研磨程序中，可通过细小图案密度内选择性的设置假图案(dummy pattern)，以避免上部沟槽金属区的蚀刻以及部分插栓的蚀刻，亦有助于图案化的图案密度调整。如此，于如回蚀刻以及化学机械研磨的程序中，前述的密封环结构324内的较下层桥接物320便适用于核心电路304内的插栓306。
由密封环结构324的位于下层插栓326的上桥接物320所组成的金属化膜层的堆叠结构较现有结构具有显著较多的上表面区域与下表面区域，且因此其于邻近膜层间具有较佳的依附性。于多层金属化的集成电路晶片的如此金属化堆叠结构提供了对于裂缝侵入的较强阻抗。于相同空间中，如图3A至图3C中所示的密封环结构324具有较图2的区域216中所示的现有密封环结构为厚实。可因而避免了裂痕侵入至核心电路以及集成电路，并有助于改善其可靠度。
图4A至图4D则显示了依据本发明的多个实施例的密封环的布局设计。
请参照图4A，密封环的所有金属线宽为10微米。区域402内显示了四个加入有笔直边缘线路的不同边角设计。线路404显示了位于边角为一对角线。而线路406显示了位于边角的一双重对角线。线路408则显示了位于边角的一三重对角线。线路410则显示了位于边角的一双重对角线，其平行于另一双重线路以结合作为位于边角处的隔离环。
请参照图4B，密封环的所有金属线宽为10微米。区域412内显示了四个加入有笔直边缘线路的不同边角设计，其分别具有一垂直的笔直边缘线路以及水平的边缘线路。线路414显示了位于边角为一长对角线。而线路416显示了位于边角的一双重长对角线。线路418则显示了位于边角的一三重长对角线。线路420则显示了位于边角的一较短的双重长对角线。
请参照图4C，密封环的所有金属线宽为10微米。区域422内显示了四个加入有笔直边缘线路的不同边角设计，其分别具有一垂直的笔直边缘线路以及水平的边缘线路。线路424组成了位于边角为一分隔的双重保护环，其具有较短对角线边角片段。而线路426组成了位于边角的一分隔的双重保护环具有较长的边角片段。线路428则组成了位于边角的一双重分隔保护环，其平行于作为边角的隔离环的另一连结的双重线路。线路430则形成了一单一密封环，其于边角处平行于作为边角的隔离环的另一连结的双重线路。
请参照图4D，区域432内显示了四个具有不同金属线宽的不同边角设计，其分别具有一垂直的笔直边缘线路以及结合的一对角线边角。于每一例中，平行于对角线的线路于其边角以三角形型态连结于笔直线边缘线路以及另一对角线。线路434为4微米宽，线路436为6微米宽，线路438为8微米宽，而线路440为10微米宽。图4A至图4D显示了保护环的不同排列。线路数量越多与越厚，所提供的保护越强大。再者，边角区通常为应力集中区域，故其特别需要较坚固的保护环设计通过较多以及较厚保护环线路以避免形成微裂痕的推进。因此，具有较多保护环线路或较厚保护环厚度的保护环的布局设计即为本发明的较佳实施例。此外，于边角的插栓次层内较于水平以及垂直边缘处内形成较多以及较宽宽度的插栓亦为本发明的较佳实施例。
另外，以下通过图5A与图5B等图式，以显示本发明的密封环结构于半导体晶片制程上的一实施例，其中图5A是显示于晶圆切割或分割程序时应用多种元件设计以降低切割晶片所引起损害的晶片剖面情形，而图5B则显示了如图5A中的晶片区域的俯视情形。
请参照图5A，显示了一晶片的剖面情形500。在此，所使用的元件设计是为密封环502与浅沟槽隔离物506。密封环502是形成于构成一堆叠结构504的金属层上并/或环绕之，此些金属层组成了主动区的主要电路。密封环502具有约等于或大于10微米的宽度。浅沟槽隔离物506则设置于堆叠结构504外的硅基底508内。浅沟槽隔离物506是为如二氧化硅的介电材质所填满。浅沟槽隔离物506的深度较佳地不大于3000埃。此外，为达到上述目的，可采用一个以上的浅沟槽隔离物。于密封环502之外的区域可为任何不为密封环502所环绕的区域。用于降低因晶片切割所导致损坏的另一元件则为隔离沟槽510，其是选择性地向下蚀刻于堆叠结构504的外区域并通过该区域的硅基底508表面。
形成浅沟槽隔离物506的制程包括对于硅基底508的蚀刻。浅沟槽隔离物506通常通过形成沉积氧化物于硅基底中的蚀刻沟槽所形成。于本实施例中的浅沟槽隔离物506是作为停止于晶片的切割或破裂程序时因晶片切割所产生可能通过硅基底508并抵达电路区的裂痕的前进。基于这个理由，浅沟槽隔离物506必须形成于密封环502与主要电路区之外。密封环502是用为阻挡污染物进入包括导电与不导电材料所组成的晶片电路的堆叠结构504内。密封环502可为环绕于晶片的主动区外的连续且具有窄接触带的一环状物(亦即环绕于堆叠结构504)。
于堆叠结构504内的切割道(未图示于图5A中)通常环绕于整个晶片且仅包含纯硅而不包括任何主动电路。污染物可能横向地漏出至紧邻于切割道的露出氧化层。因此，环绕于堆叠结构504的密封环502可阻隔任何移动的离子。密封环502相似于堆叠结构504的结构，其包括设置于不同膜层的氧化物中的金属连结膜层并通过介层接触物所连结。为了制造上的方便，密封环502是设计为与堆叠结构504具有相同的高度。密封环502可避免污染物横向地进入露出紧邻于切割道的氧化层。为了达到阻绝所有横向移动的移动离子，如此将使密封环502成为连续环状物而不为任何空隙所间断变的艰难。当密封环502仅作为限制污染免于抵达于堆叠结构504内的电路而无其他功能时，密封环502将透过一基底接触物512接地，例如为一P型扩散区。本领域技术人员当能理解密封环502与堆叠结构504内的电路享用了相同接地。于制造时，于堆叠结构504中的晶片的金属层与于密封环502内的金属层是同时形成。密封环502亦包括一污染阻障物结构，其是通过一保护外罩而达成，保护外罩在此并未显示，其是直接地位于露出于包括堆叠结构504的硅顶面或晶片的表面、密封环502的表面与浅沟槽隔离物506的表面。保护外罩是的设计主要自堆叠结构504的表面伸展至切割道以作为对于任何于晶圆切割或分离程序所形成移动离子的另一阻障物，以避免移动离子抵达紧邻切割道的氧化物层以及接触堆叠结构504。值得注意的，向下覆盖的保护外罩应覆盖具有较低高度的切割道，以利于刀片的切割。由于切割道并不包含任何主动线路，因此向下覆盖的保护外罩将使得产生自切割或分离程序晶圆中的移动离子于穿过密封环502并到达晶片的主动区之前，已为保护外罩所先行阻止。密封环502亦有效地避免所有透过于硅基底508上材料介面的裂痕推进行为。
为了进一步地避免起因于晶圆的切割或分离程序所诱发的裂痕的推进，隔离沟槽510可于晶圆阶段时由上至下从堆叠结构504的表面形成至硅基底508表面。隔离沟槽510可于切割或分割程序时，降低施加于堆叠结构504内电路的应力。类似于浅沟槽隔离物506，沟槽510亦须设置于密封环502与主要电路区域之外。另外，可使用阻障物514作为其可最终的选择性元件，用以较佳地切割或分割晶圆。阻障物514则可视为一晶片切割导引结构。由于采用密封环502与沟槽510的使用，以及裂痕推进至于硅基底508表面则为浅沟槽隔离物506所阻绝，于切割或分离程序施加于切割道的应力因而不会影响堆叠结构504。
值得注意的，本方法的使用亦可降低于封装程序中于电路内裂痕的推进。本领域技术人员当能理解本制程方法可通过既有机台达成，而无须采用新制程或额外的制程。
图5B显示了如图5A所示的晶片区域500的一俯视情形516。区块518是显示了核心电路所在之处，其亦显示了图5A中的堆叠结构504。于区域518内的核心电路是为密封环502所环绕。密封环502设计为与堆叠结构504的金属层、介层接触物以及介电层具有相同高度，因而有助于防止污染物抵达区域518内的核心电路。如图5B所示，密封环的宽度并不宽广，仅占一小部分切割道宽度。为了保护晶片免于晶片切割时所导致的裂痕推进通过硅基底的情形，便于密封环外侧的硅基底表面下形成环状的浅沟槽隔离物506。为了于晶片切割程序时降低施加于堆叠结构504上的应力，可选择性地蚀刻于密封环502的外部边缘至切割道520的外部边缘间的硅基底以形成隔离沟槽510。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下：
102、116、124：微裂痕
106：铜导线
108：应力裂痕
110、112：裂痕
118：金属导线
128：直接裂痕
202：晶片边缘
204、216、304、324：晶片上的区域
206、218、306、326：插栓
212、312：桥接物次层
208、308：插栓次层
210、220、310、320：桥接物
222、328：介电结构
214、314：金属化层
200、322、322-1、322-2：多层金属堆叠的剖面情形
324：密封环结构
404、406、408、410、414、416、418、420、424、426、428、430、434、436、438、440：线路
402、412、422、432：边角区
500：晶片的剖面结构
502：密封环
504：堆叠结构
506：浅沟槽隔离物
508：硅基底
510：隔离沟槽
512：基底接触物
514：阻障物
516：晶片的俯视情形
518：核心电路区
520：切割道

Claims (31)

1.一种密封环结构，适用于保护一集成电路晶片的一核心电路区，其特征在于所述密封环结构包括：
一金属化层，其具有一桥接次层以及一插栓次层；
一桥接物，位于该桥接次层内介于该集成电路晶片的一周边边缘与该核心电路区间的一既定位置；以及
至少一插栓，位于该插栓次层且对准于该桥接物，其中该至少一插栓具有相同于该桥接物的宽度的一宽度。
2.根据权利要求1所述的密封环结构，其特征在于：该至少一插栓的宽度大于形成于该核心电路区内的插栓的宽度。
3.根据权利要求1所述的密封环结构，其特征在于：该至少一插栓的宽度介于0.4～12微米。
4.根据权利要求1所述的密封环结构，其特征在于：该至少一插栓的宽度介于0.4～4微米。
5.根据权利要求1所述的密封环结构，其特征在于：该至少一插栓的宽度介于0.4～1微米。
6.根据权利要求1所述的密封环结构，其特征在于：该金属化层包含一介电材料。
7.根据权利要求6所述的密封环结构，其特征在于：该介电材料具有少于3.0的介电常数。
8.根据权利要求6所述的密封环结构，其特征在于：该介电材料为一含氮、含氧或含碳的材料。
9.根据权利要求6所述的密封环结构，其特征在于：更包括一第一阻障层，位于该介电材料的下方。
10.根据权利要求9所述的密封环结构，其特征在于：该第一阻障层包含一含氮、含氧或含碳的材料。
11.根据权利要求9所述的密封环结构，其特征在于：更包括一第二阻障材料，覆盖于该介电材料上。
12.根据权利要求11所述的密封环结构，其特征在于：该第二阻障层包含一含氮、含碳的材料。
13.根据权利要求1所述的密封环结构，其特征在于：该桥接物是由含铜材料所制成。
14.根据权利要求1所述的密封环结构，其特征在于：该至少一插栓包括多个插栓，位于该插栓次层上，其中该插栓的总宽度大于该桥接物的宽度50％以上。
15.根据权利要求14所述的密封环结构，其特征在于：该插栓的宽度大于形成于该核心电路区内的插栓的宽度。
16.一种密封环结构，适用于保护一集成电路晶片的一核心电路区免于裂痕的推进，其特征在于所述密封环结构包括：
一第一组的一或多个密封环线路，位于该集成电路晶片的一边角以及该核心电路区的一边角区；以及
一第二组的一或多个密封环线路，位于该集成电路晶片的一边缘以及该核心电路区的一边缘区，其中各密封环线路分别包括一金属化层，其包括：
一桥接次层与一插栓次层；
一桥接物，位于该桥接次层内介于该集成电路晶片的一周边边缘与该核心电路区间的一既定位置；以及
至少一插栓，位于该插栓次层上，该至少一插栓的总宽度大于该桥接物的宽度50％以上。
17.根据权利要求16所述的密封环结构，其特征在于：该第一组的一或多个密封环线路包括至少两密封环线路。
18.根据权利要求16所述的密封环结构，其特征在于：该第二组的一或多个密封环线路包括至少一密封环线路。
19.根据权利要求16所述的密封环结构，其特征在于：该第一组的一或多个密封环线路包括非电性连结于该第一组的一或多个密封环线路的剩余密封环的一密封环线路。
20.根据权利要求16所述的密封环结构，其特征在于：该第一组的一或多个密封环线路包括非电性连结于该第二组的一或多个密封环线路的一密封环线路。
21.一种半导体晶圆，其特征在于所述半导体晶圆包括：
一降低切割引起应力的结构，包括：
一半导体基底；
至少一主动区，位于半导体基底内；以及
一或多个电路，位于该主动区内；
一切割道，用以切割该主动区，沿该主动区设置；
至少一密封环结构，环绕该主动区；以及
至少一浅沟槽隔离物，位于该密封环结构与该切割道间的该半导体基底内。
22.根据权利要求21所述的半导体晶圆，其特征在于：该密封环结构为一连续环状物，环绕该主动区。
23.根据权利要求21所述的半导体晶圆，其特征在于：该密封环结构具有大于10微米的一宽度。
24.根据权利要求21所述的半导体晶圆，其特征在于：该主动区为一膜层堆叠结构，该膜层堆叠结构包括一或多个导电膜层，是经由多个介层接触物形成连结，其中于该一或多个导电膜层之间设置有介电材料。
25.根据权利要求21所述的半导体晶圆，其特征在于：该密封环结构经由一或多个连结于该半导体基底的接触物而接地。
26.根据权利要求21所述的半导体晶圆，其特征在于：该浅沟槽隔离物是为填入有至少一介电材料的沟槽。
27.根据权利要求21所述的半导体晶圆，其特征在于：该浅沟槽隔离物具有至少3000埃的深度。
28.根据权利要求21所述的半导体晶圆，其特征在于：更包括一隔离沟槽，设置于该密封环结构与该切割道间的基底上。
29.根据权利要求27所述的半导体晶圆，其特征在于：该隔离沟槽是设置于该浅沟槽隔离物之上。
30.一种降低切割引起应力影响的方法，适用于位于一半导体基底的一主动区的一电路，当沿着一切割道切割该主动区时，其特征在于所述降低切割引起应力影响的方法包括下列步骤：
形成环绕该主动区的一密封环结构；以及
蚀刻去除一部分该半导体基底，以于该密封环结构与该切割道间的该半导体基底内形成一浅沟槽隔离物。
31.根据权利要求30所述的降低切割引起应力影响的方法，其特征在于：更包括于该密封环结构与该切割道的基底上形成一隔离沟槽的步骤。
CNB2005101026762A 2004-09-13 2005-09-13 密封环结构、半导体晶圆与降低切割引起应力影响的方法 Active CN100401501C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/940,504 2004-09-13
US10/940,504 US7777338B2 (en) 2004-09-13 2004-09-13 Seal ring structure for integrated circuit chips
US11/196,184 2005-08-03

Publications (2)

Publication Number Publication Date
CN1770432A true CN1770432A (zh) 2006-05-10
CN100401501C CN100401501C (zh) 2008-07-09

Family

ID=36033019

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101026762A Active CN100401501C (zh) 2004-09-13 2005-09-13 密封环结构、半导体晶圆与降低切割引起应力影响的方法

Country Status (2)

Country Link
US (2) US7777338B2 (zh)
CN (1) CN100401501C (zh)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7646078B2 (en) 2007-01-17 2010-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Die saw crack stopper
US7906836B2 (en) 2008-11-14 2011-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Heat spreader structures in scribe lines
US7952167B2 (en) 2007-04-27 2011-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe line layout design
CN102194799A (zh) * 2007-08-21 2011-09-21 美国博通公司 单元集合中的单元及其制造方法
US8125052B2 (en) 2007-05-14 2012-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structure with improved cracking protection
CN102543869A (zh) * 2010-11-23 2012-07-04 英飞凌科技股份有限公司 分割线中的材料结构和分离芯片的方法
CN102593137A (zh) * 2011-01-06 2012-07-18 全视科技有限公司 用于背面照明图像传感器的密封环支撑件
CN102779792A (zh) * 2011-05-13 2012-11-14 格罗方德半导体公司 用于集成电路装置的晶粒密封件
US8334582B2 (en) 2008-06-26 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Protective seal ring for preventing die-saw induced stress
US8368180B2 (en) 2009-02-18 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe line metal structure
US8624346B2 (en) 2005-10-11 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Exclusion zone for stress-sensitive circuit design
US8643147B2 (en) 2007-11-01 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring structure with improved cracking protection and reduced problems
CN101097983B (zh) * 2006-06-28 2015-05-06 日本冲信息株式会社 半导体器件、led头和图像形成装置
CN104701245A (zh) * 2013-12-10 2015-06-10 展讯通信（上海）有限公司 芯片形成方法、提高芯片封装成品良率的方法
CN105977226A (zh) * 2016-07-27 2016-09-28 上海华虹宏力半导体制造有限公司 密封环及防止芯片于切割时损伤的方法
CN108666277A (zh) * 2017-03-27 2018-10-16 中芯国际集成电路制造(上海)有限公司 封装结构及其形成方法
CN109065536A (zh) * 2018-08-22 2018-12-21 长江存储科技有限责任公司 一种晶圆及芯片
CN110021573A (zh) * 2019-04-10 2019-07-16 长江存储科技有限责任公司 一种集成电路保护结构及其制作方法
CN110690160A (zh) * 2019-10-16 2020-01-14 上海先方半导体有限公司 一种芯片保护结构及其制造方法
CN114678323A (zh) * 2022-03-24 2022-06-28 福建省晋华集成电路有限公司 半导体装置及其形成方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7235867B1 (en) * 2004-11-01 2007-06-26 Advanced Micro Devices, Inc. Semiconductor device with electrically biased die edge seal
US8093719B1 (en) * 2004-12-10 2012-01-10 Cypress Semiconductor Corporation Seal ring for preventing crack propagation in integrated circuit devices
US7732897B2 (en) * 2006-06-15 2010-06-08 Taiwan Semiconductor Manufacturing Co., Ltd Methods of die sawing and structures formed thereby
US7622364B2 (en) * 2006-08-18 2009-11-24 International Business Machines Corporation Bond pad for wafer and package for CMOS imager
US7741196B2 (en) * 2007-01-29 2010-06-22 Freescale Semiconductor, Inc. Semiconductor wafer with improved crack protection
KR100995558B1 (ko) * 2007-03-22 2010-11-22 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
US8866255B2 (en) * 2008-03-12 2014-10-21 Infineon Technologies Austria Ag Semiconductor device with staggered oxide-filled trenches at edge region
JP5535490B2 (ja) * 2009-01-30 2014-07-02 住友電工デバイス・イノベーション株式会社 半導体装置
TW201113977A (en) * 2009-10-02 2011-04-16 Fortune Semiconductor Corp Semiconductor chip, seal-ring structure and the manufacturing process thereof
JP5830843B2 (ja) * 2010-03-24 2015-12-09 富士通セミコンダクター株式会社 半導体ウエハとその製造方法、及び半導体チップ
JP5318055B2 (ja) * 2010-09-22 2013-10-16 株式会社東芝 半導体装置、及び半導体装置の製造方法
US8710630B2 (en) * 2011-07-11 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for marking the orientation of a sawed die
US8349666B1 (en) * 2011-07-22 2013-01-08 Freescale Semiconductor, Inc. Fused buss for plating features on a semiconductor die
CN102832178A (zh) * 2012-09-18 2012-12-19 上海工程技术大学 一种用于集成电路芯片的密封环结构
JP6026322B2 (ja) 2013-03-12 2016-11-16 ルネサスエレクトロニクス株式会社 半導体装置およびレイアウト設計システム
TWI692108B (zh) * 2013-04-10 2020-04-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9754846B2 (en) 2014-06-23 2017-09-05 Applied Materials, Inc. Inductive monitoring of conductive trench depth
US9911664B2 (en) 2014-06-23 2018-03-06 Applied Materials, Inc. Substrate features for inductive monitoring of conductive trench depth
US9741667B2 (en) 2015-04-10 2017-08-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Integrated circuit with die edge assurance structure
CN104749806B (zh) * 2015-04-13 2016-03-02 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
US10410975B1 (en) * 2015-09-04 2019-09-10 Microsemi Solutions (U.S.), Inc. Processed wafer of scalable electrical circuits, method for making same, and device comprising scaled electrical circuits
TW201822953A (zh) 2016-09-16 2018-07-01 美商應用材料股份有限公司 基於溝槽深度的電磁感應監控進行的過拋光
US10438902B2 (en) 2017-09-07 2019-10-08 Globalfoundries Inc. Arc-resistant crackstop
JP7240149B2 (ja) * 2018-08-29 2023-03-15 キオクシア株式会社 半導体装置
US20200185337A1 (en) 2018-12-10 2020-06-11 Dialog Semiconductor (Uk) Limited Buffer Defense Band (BDB) Outside the Seal Ring to Enhance Crack Stopping in IC's
US11348881B2 (en) 2019-10-01 2022-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Device crack-stop structure to prevent damage due to dicing crack
CN111446202B (zh) * 2020-04-03 2023-07-14 长江存储科技有限责任公司 一种半导体器件隔离环的制造方法及半导体器件

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW311242B (en) * 1996-12-12 1997-07-21 Winbond Electronics Corp Die seal structure with trench and manufacturing method thereof
JP2000277465A (ja) * 1999-03-26 2000-10-06 Sanyo Electric Co Ltd 半導体装置の製造方法
US6412786B1 (en) * 1999-11-24 2002-07-02 United Microelectronics Corp. Die seal ring
JP2002043423A (ja) * 2000-07-24 2002-02-08 Tokyo Ohka Kogyo Co Ltd 被膜の処理方法およびこの方法を用いた半導体素子の製造方法
KR20020017038A (ko) 2000-08-28 2002-03-07 곽봉열 인터넷상에서의 무료광고 및 무료전화 서비스 방법과 이를위한 시스템
JP4118029B2 (ja) * 2001-03-09 2008-07-16 富士通株式会社 半導体集積回路装置とその製造方法
US6566736B1 (en) * 2001-11-30 2003-05-20 Advanced Micro Devices, Inc. Die seal for semiconductor device moisture protection
TW517335B (en) 2001-12-25 2003-01-11 Taiwan Semiconductor Mfg Pattern assembly structure for stress release
JP4250006B2 (ja) * 2002-06-06 2009-04-08 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
US6876062B2 (en) 2002-06-27 2005-04-05 Taiwan Semiconductor Manufacturing Co., Ltd Seal ring and die corner stress relief pattern design to protect against moisture and metallic impurities
JP4088120B2 (ja) * 2002-08-12 2008-05-21 株式会社ルネサステクノロジ 半導体装置
JP3961398B2 (ja) * 2002-10-30 2007-08-22 富士通株式会社 半導体装置
US7056826B2 (en) 2003-01-07 2006-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming copper interconnects
JP4502173B2 (ja) * 2003-02-03 2010-07-14 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP3621400B2 (ja) 2003-03-03 2005-02-16 松下電器産業株式会社 固体撮像装置およびその製造方法
JP4519411B2 (ja) * 2003-04-01 2010-08-04 ルネサスエレクトロニクス株式会社 半導体装置
US20050026397A1 (en) * 2003-07-28 2005-02-03 International Business Machines Corporation Crack stop for low k dielectrics
US7223673B2 (en) * 2004-07-15 2007-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor device with crack prevention ring

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8624346B2 (en) 2005-10-11 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Exclusion zone for stress-sensitive circuit design
US9691749B2 (en) 2005-10-11 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Exclusion zone for stress-sensitive circuit design
US8829653B2 (en) 2005-10-11 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Exclusion zone for stress-sensitive circuit design
CN101097983B (zh) * 2006-06-28 2015-05-06 日本冲信息株式会社 半导体器件、led头和图像形成装置
US7646078B2 (en) 2007-01-17 2010-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Die saw crack stopper
US7952167B2 (en) 2007-04-27 2011-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe line layout design
US8125052B2 (en) 2007-05-14 2012-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structure with improved cracking protection
US8102027B2 (en) 2007-08-21 2012-01-24 Broadcom Corporation IC package sacrificial structures for crack propagation confinement
CN102194799A (zh) * 2007-08-21 2011-09-21 美国博通公司 单元集合中的单元及其制造方法
US8643147B2 (en) 2007-11-01 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring structure with improved cracking protection and reduced problems
US8334582B2 (en) 2008-06-26 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Protective seal ring for preventing die-saw induced stress
CN101615598B (zh) * 2008-06-26 2013-03-13 台湾积体电路制造股份有限公司 用于防止管芯切割引起的应力的保护密封环
US7906836B2 (en) 2008-11-14 2011-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Heat spreader structures in scribe lines
US8860208B2 (en) 2008-11-14 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Heat spreader structures in scribe lines
US8368180B2 (en) 2009-02-18 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe line metal structure
CN102543869A (zh) * 2010-11-23 2012-07-04 英飞凌科技股份有限公司 分割线中的材料结构和分离芯片的方法
CN102593137A (zh) * 2011-01-06 2012-07-18 全视科技有限公司 用于背面照明图像传感器的密封环支撑件
CN102779792A (zh) * 2011-05-13 2012-11-14 格罗方德半导体公司 用于集成电路装置的晶粒密封件
CN104701245A (zh) * 2013-12-10 2015-06-10 展讯通信（上海）有限公司 芯片形成方法、提高芯片封装成品良率的方法
CN105977226A (zh) * 2016-07-27 2016-09-28 上海华虹宏力半导体制造有限公司 密封环及防止芯片于切割时损伤的方法
CN105977226B (zh) * 2016-07-27 2019-07-23 上海华虹宏力半导体制造有限公司 密封环及防止芯片于切割时损伤的方法
CN108666277A (zh) * 2017-03-27 2018-10-16 中芯国际集成电路制造(上海)有限公司 封装结构及其形成方法
CN108666277B (zh) * 2017-03-27 2020-03-10 中芯国际集成电路制造(上海)有限公司 封装结构及其形成方法
CN109065536A (zh) * 2018-08-22 2018-12-21 长江存储科技有限责任公司 一种晶圆及芯片
CN109065536B (zh) * 2018-08-22 2020-04-17 长江存储科技有限责任公司 一种晶圆及芯片
CN110021573A (zh) * 2019-04-10 2019-07-16 长江存储科技有限责任公司 一种集成电路保护结构及其制作方法
CN110690160A (zh) * 2019-10-16 2020-01-14 上海先方半导体有限公司 一种芯片保护结构及其制造方法
CN114678323A (zh) * 2022-03-24 2022-06-28 福建省晋华集成电路有限公司 半导体装置及其形成方法

Also Published As

Publication number Publication date
CN100401501C (zh) 2008-07-09
US20060055007A1 (en) 2006-03-16
US7777338B2 (en) 2010-08-17
US20060055002A1 (en) 2006-03-16

Similar Documents

Publication Publication Date Title
CN1770432A (zh) 密封环结构、半导体晶圆与降低切割引起应力影响的方法
CN1293616C (zh) 电子装置结构及其形成方法、蚀刻及测量蚀刻深度的方法
CN1222030C (zh) 制造具有碳化硅膜的半导体器件的方法
CN1967800A (zh) 半导体集成电路器件的制造方法
CN1700451A (zh) 半导体晶片及其制造方法
CN1614764A (zh) 半导体器件的制造方法
CN1783447A (zh) 制造具有外部接触连接的半导体元件的方法
CN1776899A (zh) 半导体器件
CN1207768C (zh) 具有绝缘体上硅结构的半导体器件及其制造方法
CN1734764A (zh) 具有预防裂痕的环状结构的半导体装置及其制造方法
CN1862785A (zh) 制造半导体装置的方法
CN100339973C (zh) 半导体装置的制造方法
CN101057328A (zh) 具有自对准硅化物和外基极的双极晶体管
CN1129189C (zh) 非易失性半导体存储器件及其制造工艺
CN1700430A (zh) 半导体装置的制造方法
CN1601741A (zh) 半导体器件及其制造方法
CN1763959A (zh) 半导体器件及其制造方法
CN1617304A (zh) 在晶体管栅极结构上使用抗蚀刻衬里的方法和结构
CN1716620A (zh) 半导体芯片及其制造方法以及半导体器件
CN1247384A (zh) 半导体器件及其制造方法
CN1314102C (zh) 半导体装置及其制造方法
CN1873963A (zh) 半导体装置及其制造方法
CN100341135C (zh) 半导体装置
CN1617327A (zh) 浅沟渠隔离结构及其沟渠的制造方法
CN1779965A (zh) 金属内连线结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant