CN1734764A - 具有预防裂痕的环状结构的半导体装置及其制造方法 - Google Patents

具有预防裂痕的环状结构的半导体装置及其制造方法 Download PDF

Info

Publication number
CN1734764A
CN1734764A CNA200510084139XA CN200510084139A CN1734764A CN 1734764 A CN1734764 A CN 1734764A CN A200510084139X A CNA200510084139X A CN A200510084139XA CN 200510084139 A CN200510084139 A CN 200510084139A CN 1734764 A CN1734764 A CN 1734764A
Authority
CN
China
Prior art keywords
crack prevention
integrated circuit
semiconductor device
prevention ring
ring structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200510084139XA
Other languages
English (en)
Inventor
王屏薇
吴启明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1734764A publication Critical patent/CN1734764A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明是有关于一种具有预防裂痕的环状结构的半导体装置及其制造方法，以避免在分割成晶粒的过程中使集成电路产生破裂及脱层的现象。本发明的破痕预防环状结构垂直延伸穿入一半导体工件，并且到达集成电路的金属层。此外，破痕预防环状结构与集成电路的测试垫制程相同，故可同时完成制程。此破痕预防环状结构内可形成一气室于集成电路的保护层下方。此气室可以金属或半填满增加预防破痕的结构强度。本发明亦于破痕预防环状结构与集成电路之间形成密封环状区域。

Description

具有预防裂痕的环状结构的半导体装置及其制造方法
技术领域
本发明是有关于半导体装置，且特别是有关于在半导体装置的边缘形成的环状结构，以于分割成晶粒时避免在集成电路的绝缘层中产生脱层(Delamination)以及裂痕(Cracks)的现象的一种具有预防裂痕的环状结构的半导体装置及其制造方法。
背景技术
随着半导体技术的发展，集成电路的尺寸持续地缩小化，以提高集成电路的运作效能，此效能主要指增加电路的操作速度，但也会增加集成电路的复杂度。近几年来，单位集成电路(亦称为晶片或是晶粒)的晶体管数目持续增加中。当集成电路的每个晶片只包含少量的元件时，可以容易地以单一材质层来连接这些元件。然而，当每个晶片需要容纳更多的晶体管时而且需要增加集成电路的操作速度时，将必须使用到多层内连线。
在多层内连线的电路系统中，主要是由两层或是更多层共用一内连线的区域，以增加主动元件的面积，以提高功能性晶片的密度。然而在半导体制程中进行多层内连线步骤将增加制程的复杂度。传统上，在晶圆的下层区域形成主动元件(例如晶体管、二极管、电容及其他元件)。在完成主动元件的制程之后，形成多层的内连线结构，以于单一个晶圆上形成数以千计的晶粒。接着在制程步骤完成后，对每个晶粒边缘的切割道进行沏割，以使每个晶粒分离。最后对每个晶粒进行封装，或是对多个晶粒组成的电路模组进行封装制程。
由于半导体元件的尺寸持续地微缩，许多不同的多层内连线制程受到极大的挑战。当元件的最小特征尺寸缩小到1μm以下时，由于内连线产生较高的RC时间延迟而造成的集成电路的信号传递延迟(PropagationDelay)将更加严重。所以半导体厂经常使用不同的材质及制程步骤来改善多层内连线制程，特别是在多层内连线制程改用不同的导电材质及绝缘材质，但是已被证实受到极大的考验，而需要改变许多的制程参数。
习知技术中，二氧化硅材质通常用来作为隔绝导电层的绝缘材质，二氧化硅材质的介电常数约为4.0或是更高，其中介电常数为1.0表示真空状态的介电常数。然而在半导体业界中倾向使用低介电常数(例如3.5或是更低的介电常数值)的材质作为绝缘材质。
集成电路的制造厂商持续使用更窄线宽的电路、低介电常数材质、以及其他使半导体元件更小及操作速度更高的半导体技术。随着上述半导体技术的提升，良率及产能的维持遭逢很大的瓶颈。低介电常数的材质较为脆弱，而且比起过去所使用的二氧化硅的介电材质，低介电常数材质的可靠性较低。以可靠度来说，靠近晶粒角落的低介电常数材质容易脆裂，特别是在进行切割制程更容易发生脆裂的现象。
一般而言，切割道是定义于不具有电路图案的多层结构上，且其宽度约介于80至120μm，主要是依据晶圆上的晶粒大小来作决定。此外，当多层结构的其中一材质层为具有高膨胀系数的金属材质时，该材质层的尺寸变化量足以在切割道的区域产生很高的内应力。所以在切割道附近的晶圆将遭受破坏，例如剥离(Peeling)、脱层(Delamination)以及介电层破裂。当多层连线结构包括由低介电常数(Low-k)组成的金属内连线介电层时，经常可以看到上述的破坏模式。
此外，由于切割制程所引起的应力会在晶粒的角落的测试键(TestKeys)造成严重的剥离现象。此现象将使晶粒角落的多重材质层间的介面发生脱层(Delamination)问题。而脱层(Delamination)降低元件的可靠度，并且产生残留的材质，更会干扰后续进行的集成电路的处理及测试制程。在进行树脂封装的制程中，所产生的应力将使覆盖在晶粒上的保护层破裂。假如在护环使用低介电常数，破裂的问题将更加明显，并且进一步降低集成电路的可靠度。
由此可见，上述现有的半导体制造方法在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决半导体制造方法存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型结构的半导体制造方法，便成了当前业界极需改进的目标。
有鉴于上述现有的半导体制造方法存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型结构的具有预防裂痕的环状结构的半导体装置及其制造方法，能够改进一般现有的半导体制造方法，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，克服现有的半导体造方法存在的缺陷，而提供一种新型结构的具有预防裂痕的环状结构的半导体装置及其制造方法，所要解决的技术问题是使其提供一种在切割道附近的集成电路的边缘形成具有导电材质的破痕预防环状结构，以解决上述的问题，并且具有许多技术上的功效。较佳实施例中，破痕预防环状结构延伸至集成电路中且该结构垂直于工件，并且可穿入至一集成电路的金属层之中。本发明的破痕预防环状结构制程与测试垫的制程相容，故可延用现有的半导体制程。而且本发明的破痕预防环状结构可沿着导电材质的表面分布，或是以导电材质填满该破痕预防环状结构。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的具有预防裂痕的环状结构的一种半导体装置，其至少包含：一工件；一覆盖于该工件的集成电路，该集成电路包括复数个电性连接至该些集成电路的金属层，且该些金属层包括一第一金属层以及至少包括位于该第一金属层上的一第二金属层，其中每一金属层位于一绝缘层上；以及一位于该些集成电路的外部边缘的破痕预防环状结构，该破痕预防环状结构包括一导电层并且延伸至该第二金属层。
本发明的目的及解决其技术问题还采用以下技术措施来进一步实现。
前述的具有预防裂痕的环状结构的半导体装置，其中所述的破痕预防环状结构至少包含填入该导电材质的沟渠。
前述的具有预防裂痕的环状结构的半导体装置，其中所述的沟渠的宽度介于0.3至10μm且深度介于1至8μm，且其深宽比为3∶1或是更大。
前述的具有预防裂痕的环状结构的半导体装置，其中所述的导电材质沿着该沟渠的表面分布。
前述的具有预防裂痕的环状结构的半导体装置，其中沿着该沟渠的表面分布的该导电材质层的厚度小于2000μm。
前述的具有预防裂痕的环状结构的半导体装置，其中更包含位于该集成电路及该破痕预防环状结构上的一保护层，其中该保护层设有位于该保护层下方的一气室。
前述的具有预防裂痕的环状结构的半导体装置，其中所述的破痕预防环状结构延伸穿过该集成电路而到达该工件上。
前述的具有预防裂痕的环状结构的半导体装置，其中所述的工件至少包含一浅沟渠隔离区域，且该破痕预防环状结构延伸穿入该浅沟渠隔离区域。
前述的具有预防裂痕的环状结构的半导体装置，其中所述的密封环状结构的宽度等于或是小于10μm。
前述的具有预防裂痕的环状结构的半导体装置，其中所述的低介电常数材质层的介电常数等于或是小于3.5。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种制造具有预防裂痕的环状结构的半导体装置的方法，其至少包含下列步骤：提供一工件；形成复数个集成电路于该工件上，其中每一该些集成电路的外部边缘设有一切割道，并在该些集成电路形成耦接至该些集成电路之复数金属层，而该些金属层包括第一金属层及至少包括位于该第一金属层上的一第二金属层，其中每一金属层位于一绝缘层上；形成一沟渠于该集成电路内，且该沟渠邻接于该切割道，其中该沟渠至少延伸至该第二金属层；形成一导电材质层于该集成电路的该沟渠上，其中利用该沟渠上的该导电材质层形成一破痕预防环状结构；以及在该切割道进行分割该集成电路之步骤，当该些集成电路分离时，该破痕预防环状结构用以保护该绝缘层，以避免破裂。
经由上述可知，本发明是有关于一种具有预防裂痕的环状结构的半导体装置及其制造方法，以避免在分割成晶粒的过程中使集成电路产生破裂及脱层的现象。本发明的破痕预防环状结构垂直延伸穿入一半导体工件，并且到达集成电路的金属层。此外，破痕预防环状结构与集成电路的测试垫制程相同，故可同时完成制程。此破痕预防环状结构内可形成一气室于集成电路的保护层下方。此气室可以金属或半填满增加预防破痕的结构强度。本发明亦于破痕预防环状结构与集成电路之间形成密封环状区域。
借由上述技术方案，本发明具有预防裂痕的环状结构的半导体装置及其制造方法至少具有下列优点：
本发明提供了一种在集成电路晶粒的边缘的破痕预防环状结构，以避免在分割成晶粒的过程中使集成电路的介电层发生破裂及脱层的现象。破痕预防环状结构包括具有高机械强度且韧性的导电材质，以于晶粒分割过程支撑集成电路的边缘。本发明的破痕预防环状结构亦包括在切割道区域形成集成电路所需的测试垫。根据上述，本发明将可提供制程的良率而降低制造成本。
综上所述，本发明特殊结构的具有预防裂痕的环状结构的半导体装置及其制造方法，其具有上述诸多的优点及实用价值，并在同类产品中未见有类似的结构设计公开发表或使用而确属创新，其不论在产品结构或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的半导体制造方法具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1-5及图6a绘示依据本发明的一实施例的半导体装置在不同制程步骤的剖视图，其中在邻接于集成电路的切割道形成裂痕预防环状结构；
图6b绘示依据本发明的另一实施例的剖视图，其中在预防裂痕的环状结构填入导电材质；
图7绘示依据本发明在进行分离制程之前的图1-6的半导体装置的俯视图；
图8绘示依据本发明的另一实施例剖视图，其中在裂痕预防环状结构填入导电材质，且该环状结构填设有一气室，并且绘示一密封环，其中集成电路包括多个金属层及介层窗。
100、200：半导体装置
104：集成电路区域
106、206：破痕预防环状区域
110、110a、210、210a：半导体层
114、214：浅沟渠隔离区域
116a、116b、116c、116d、216a、216b、216c、216d：半导体层的位置
126：平面
130、230：密封环状结构
136：第二绝缘层
138、140、240：开孔
142：气室
148：晶粒
102、202：工件
105：密封环状区域
108：切割道区域
112：主动区域
115：破痕预防环状沟渠
118：第一绝缘层
120：开口
121：上表面
124：导电材质
128：凹型区域
132、134、232、234：破痕预防环状结构
144：切割道
146：周边
156、256：测试垫
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的具有预防裂痕的环状结构的半导体装置及其制造方法其具体实施方式、结构、特征及其功效，详细说明如后。
本发明将以特定的技术领域的较佳实施例，亦即以具有低介电常数材质作为绝缘层的半导体装置。然而本发明亦可用于其他的半导体装置，例如包括具有习知介电材质或是超低介电常数材质的半导体装置。
图1-5及图6a是绘示依据本发明的一实施例的半导体装置在不同制程步骤的剖视图。首先参考图1，先提供设有复数个集成电路区域104的工件102，图式中只绘出一集成电路区域104，但是在一工件102上可设置数以千计的集成电路区域104。当制造出半导体装置100之后，利用环绕在每个集成电路区域104的切割道区域108进行分割，以分离这些集成电路区域104。此外，工件102亦可包含分别邻接于切割道区域108与集成电路区域104的密封环状区域105，如图所示。
根据本发明的一实施例，在工件102上所定义的破痕预防环状区域106位于集成电路区域104的外部侧边附近，并且邻接于切割道区域108。此外，切割道区域108可包括破痕预防环状区域106，本发明的另一实施例中，切割道区域108亦可包括密封环状区域105，详述如下。
在半导体装置100的工件102上形成复数绝缘层、导电层以及半导体层110。较佳实施例中，在破痕预防环状区域106以及切割道区域108，材质层110a不包括导电层，如下所述。工件102包括一部份的集成电路112，例如，主动区域112位于工件102的上表面，其中主动区域112包括晶体管、集成电路所需的电路元件。而且各种绝缘层、导电层以及半导体层亦可为集成电路的一部份，并于工件102形成浅沟渠隔离(STI)区域114，如图所示。
较佳实施例中，一部分集成电路区域104的上表面121为导电材质，例如可为金属层的导电线路。在后续的制程中，可于导电层的上表面121形成接触垫。根据本发明的一较佳实施例中，在破痕预防环状区域106中不包含金属层或是导电层。
在图2中，于工件102沉积第一绝缘层118，第一绝缘层118的材质例如可为介电材质，如二氧化硅、以及包含氮的保护层或是介电材质，且第一绝缘层118的厚度约为2μm或是更小，下列说明中亦可称为保护层(Passivation Layer)。
接着对第一绝缘层118进行图案化步骤，以形成密封环状区域所需的开口120，并且在破痕预防环状区域106形成破痕预防环状沟渠115。较佳实施例中，同时形成开口120及沟渠115，其优点在于只需使用一微影步骤即可形成密封环状区域所需的开口120以及形成破痕预防环状沟渠115。另一实施例中，亦可使用两个微影步骤形成密封环状区域所需的开口120以及形成破痕预防环状沟渠115。
然后进行蚀刻步骤，直至曝露出密封环状区域105的导电层的上表面121，因此，密封环状区域所需的开口120的厚度等于第一绝缘层118的厚度。另外，由于在破痕预防环状区域106的材质层110a不包含导电层，所以在破痕预防环状区域106中，蚀刻制程持续蚀刻第一绝缘层118，并且穿透一部分的半导体层110a，如标号116a，116b，116c，116d所示。较佳实施例中，破痕预防环状沟渠115的深度介于1至8μm之间，且宽度介于0.3至10μm之间。本发明的破痕预防环状沟渠115可穿透整个集成电路的上方金属层的厚度(在图2中未标示，详见图8所示)，且破痕预防环状沟渠115的深宽比值(Aspect Ratio)约为3∶1或是更大。
本发明的较佳实施例中，破痕预防环状沟渠115可贯穿整个半导体层110，并且穿入工件102的上表面，例如标号116a所示。在一实施例中，破痕预防环状沟渠115延伸至一部分或是整个浅沟渠隔离(STI)区域114的厚度。另一实施例中，破痕预防环状沟渠115亦可在绝缘及导电层110a中，以不同的距离延伸至半导体层110的各个材质层，例如图式的标号116b，116c，116d。本发明的较佳实施例中，破痕预防环状沟渠115在绝缘及导电层中延伸至一半导体层110的金属层厚度。
然后在第一绝缘层118上沉积一导电材质124，如图3所示。在一实施例中，导电材质124沿着破痕预防环状沟渠115的表面分布，但是没有填满破痕预防环状沟渠115。另一实施例中，导电材质124填满破痕预防环状沟渠115，使得导电材质124形成覆盖破痕预防环状沟渠115的平面126，如虚线所示(亦可参考图6b)。导电材质124亦可形成覆盖开口120的凹型区域128，如图所示。导电材质124例如可为铜、铝、银、钨、金属氮化物、合金、铜合金以及铝合金所组成的族群，且导电材质124厚度约为2000μm或是更小。
本发明亦可对导电材质124进行微影蚀刻制程，以于集成电路区域104形成密封环状结构130，并且在集成电路区域104附近形成破痕预防环状结构(132或是134)，如图4所示。亦可于切割道区域108形成测试垫(TestPads)156(在图4中未标示，详见图7所示)，测试垫156用于不同的制程步骤中，以进行集成电路区域104的测试。例如，当利用测试垫156进行测试时产生许多的元件装置失效的情况时，有可能在制程的前段步骤中即已有破片晶圆的问题发生，而可避免持续制造有缺陷的晶粒。
继续参考图4，利用相同的微影罩幕同步地对密封环状结构130以及破痕预防环状结构132或是134进行图案化步骤，亦可使用习知的微影技术进行图案化步骤。先在导电材质124(未图示)沉积光阻材质，并且对此光阻材质进行图案化及曝光步骤，然后以光阻材质为罩幕对底层的导电材质124进行图案化。亦可对导电材质124直接进行图案化步骤。
值得注意的是，完成导电材质124的图案化步骤之后，破痕预防环状结构132或是134可包含一填满的沟渠，如标号134所示。另一实施例中，破痕预防环状结构132亦可为包含具有气室(Air Pocket)142(在图4中未标示，详见图5所示)或是空孔的沟渠。
接着在第一绝缘层118、测试垫130以及密封环状结构上沉积第二绝缘层136，且第二绝缘层136的材质可与第一绝缘层118相同。第二绝缘层136的厚度约为2μm或是更小。当破痕预防环状结构132沿着沟渠115的表面分布而没有填满沟渠115时，以于破痕预防环状区域106的第二绝缘层136下方的破痕预防环状结构132形成气室(Air Pocket)142，如图所示。
然后对第二绝缘层136进行微影制程，以于环状结构132上形成开孔138以及在切割道区域108的切割道上形成另一开口140，其中可利用同一微影步骤形成开口138，140)，而在破痕预防环状区域106的第二绝缘层136保持完整的构形，如图所示。
然后对工件102进行分割，以使集成电路区域104分离开来，形成集成电路晶粒148，如图6a所示。特定而言，利用切割设备沿着切割道区域108进行切割，可使工件102的集成电路区域104分离，以形成个别的晶粒148。例如使用钻石切割工具、雷射切割工具、液体喷嘴划线器、水枪切割刀具或是其组合之一。接着对晶粒148进行封装，将接触垫(未图示，主要是分布在工件102各处)焊接至封装结构的引线上，以使晶粒148形成电性连接。
图6b绘示本发明的另一实施例，其中以导电材质(如图3所示)124填满破痕预防环状结构134。
在一实施例中，破痕预防环状结构132，134非常靠近切割道144，例如可位于切割道区域108之内，此实施例中，在进行切割而使晶粒(未图示)分离的步骤时，破痕预防环状结构132，134会被移除，亦可在切割步骤(亦未图示)中移除密封环状结构130。另一实施例中，在进行切割制程之后，仍然保留破痕预防环状结构132，134，并且将破痕预防环状结构132，134接地，以避免信号干扰以及/或作为静电放电防护(Electro-static Discharge，ESD)之用。
图7绘示依据本发明在进行分离制程之前的图1-6的半导体装置的俯视图。图7在角落显示四个集成电路区域，如图俯视图所示，切割道区域108沿着集成电路104侧边，并且沿着集成电路104的底部及顶部侧边延伸。根据本发明的较佳实施例，破痕预防环状结构132，134位于集成电路104的外部边缘且邻接于切割道区域108。特定而言，破痕预防环状结构132，134沿着集成电路104的周边146形成。本发明亦设置介于破痕预防环状结构132，134与集成电路104间的密封环状结构130。值得注意的是，集成电路104的角落152为一斜角，亦可为直角，测试垫156的材质例如可为导电材质且位于切割道区域108之内，亦可于进行切割步骤的过程中移除测试垫156。
图8绘示依据本发明的另一实施例剖视图，其中集成电路204包括多个金属层M1-9及介层窗V1-8。类似标号所代表的元件如同图1-7所示。为了避免重复，重复的标号并未再使用，而是使用类似的编号，例如X02/X04/X06等，其中在图1-7中，X＝1，而在图8中，X＝2。举例来说，图1-6的导电材质层标号124在图8中的标号为224。
在图8的实施例中，位于破痕预防环状区域206的破痕预防环状结构232，234向下延伸至位于集成电路204所对应的位置，且经过金属层M9，如图8的216d所示。另一实施例中，破痕预防环状结构232，234亦可向下延伸至数个金属层M4-M9以及介层窗V4-V8，如标号216c。在一实施例中，破痕预防环状结构232，234亦可向下延伸至整个金属层M1-M9以及介层窗V1-V8，如标号216b。在另一实施例中，破痕预防环状结构232，234亦可向下延伸至整个半导体装置200的集成电路区域210a，并且穿入工件202，如标号216a所示。在一实施例中，破痕预防环状结构232，234亦可向下延伸至一部分位于工件202内的沟渠隔离区域214，如图所示。
本发明的优点包括提供一种制造邻接于集成电路100，200的切割道区域140，240的破痕预防环状结构132，134，232，234的方法，并且同时形成破痕预防环状结构132，134，232，234与密封环状结构130，230，以及形成用于对集成电路晶粒148进行电性测试的测试垫156，256。由于本发明利用相同的导电材质124，224及相同的微影罩幕形成破痕预防环状结构132，134，232，234以及密封环状结构130，230，因此不需要增加制程步骤来制造半导体装置100，200。当半导体装置100，200使用低介电常数或是超低介电数材质作为绝缘层的材质时，上述的破痕预防环状结构132，134，232，234特别合适，亦适用于其他的介电常数的材质。本发明的破痕预防环状结构132，134，232，234在晶粒148的切割过程中可防止半导体装置100，200的绝缘层产生脱层的问题。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (11)

1、一种半导体装置，其特征在于其至少包含：
一工件；
一覆盖于该工件的集成电路，该集成电路包括复数个电性连接至该些集成电路的金属层，且该些金属层包括一第一金属层以及至少包括位于该第一金属层上的一第二金属层，其中每一金属层位于一绝缘层上；以及
一位于该些集成电路的外部边缘的破痕预防环状结构，该破痕预防环状结构包括一导电层并且延伸至该第二金属层。
2、根据权利要求1所述的半导体装置，其特征在于其中所述的破痕预防环状结构至少包含填入该导电材质的沟渠。
3、根据权利要求2所述的半导体装置，其特征在于其中所述的沟渠的宽度介于0.3至10μm且深度介于1至8μm，且其深宽比为3∶1或是更大。
4、根据权利要求2所述的半导体装置，其特征在于其中所述的导电材质沿着该沟渠的表面分布。
5、根据权利要求4所述的半导体装置，其特征在于其中沿着该沟渠的表面分布的该导电材质层的厚度小于2000μm。
6、根据权利要求4所述的半导体装置，其特征在于其中更包含位于该集成电路及该破痕预防环状结构上的一保护层，其中该保护层设有位于该保护层下方的一气室。
7、根据权利要求1所述的半导体装置，其特征在于其中所述的破痕预防环状结构延伸穿过该集成电路而到达该工件上。
8、根据权利要求1所述的半导体装置，其特征在于其中所述的工件至少包含一浅沟渠隔离区域，且该破痕预防环状结构延伸穿入该浅沟渠隔离区域。
9、根据权利要求1所述的半导体装置，其特征在于其中所述的密封环状结构的宽度等于或是小于10μm。
10、根据权利要求1所述的半导体装置，其特征在于其中所述的低介电常数材质层的介电常数等于或是小于3.5。
11、一种制造半导体装置的方法，其特征在于其至少包含下列步骤：
提供一工件；
形成复数个集成电路于该工件上，其中每一该些集成电路的外部边缘设有一切割道，并在该些集成电路形成耦接至该些集成电路之复数金属层，而该些金属层包括第一金属层及至少包括位于该第一金属层上的一第二金属层，其中每一金属层位于一绝缘层上；
形成一沟渠于该集成电路内，且该沟渠邻接于该切割道，其中该沟渠至少延伸至该第二金属层；
形成一导电材质层于该集成电路的该沟渠上，其中利用该沟渠上的该导电材质层形成一破痕预防环状结构；以及
在该切割道进行分割该集成电路之步骤，当该些集成电路分离时，该破痕预防环状结构用以保护该绝缘层，以避免破裂。
CNA200510084139XA 2004-07-15 2005-07-14 具有预防裂痕的环状结构的半导体装置及其制造方法 Pending CN1734764A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/891,955 2004-07-15
US10/891,955 US7223673B2 (en) 2004-07-15 2004-07-15 Method of manufacturing semiconductor device with crack prevention ring

Publications (1)

Publication Number Publication Date
CN1734764A true CN1734764A (zh) 2006-02-15

Family

ID=35598589

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200510084139XA Pending CN1734764A (zh) 2004-07-15 2005-07-14 具有预防裂痕的环状结构的半导体装置及其制造方法

Country Status (4)

Country Link
US (3) US7223673B2 (zh)
CN (1) CN1734764A (zh)
SG (1) SG119257A1 (zh)
TW (1) TWI262537B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102903687A (zh) * 2011-07-29 2013-01-30 联发科技股份有限公司 芯片密封环结构
CN105448866A (zh) * 2014-08-20 2016-03-30 中芯国际集成电路制造(上海)有限公司 半导体器件结构及其制作方法
CN107093597A (zh) * 2017-04-17 2017-08-25 上海华虹宏力半导体制造有限公司 具有esd保护功能的密封环
CN107818949A (zh) * 2016-09-13 2018-03-20 精工半导体有限公司 半导体芯片、半导体装置、半导体晶圆及其切割方法
CN109309057A (zh) * 2017-07-26 2019-02-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109414929A (zh) * 2016-09-19 2019-03-01 惠普发展公司，有限责任合伙企业 具有带间隙的金属层的终止环
CN110690160A (zh) * 2019-10-16 2020-01-14 上海先方半导体有限公司 一种芯片保护结构及其制造方法
WO2022183647A1 (zh) * 2021-03-01 2022-09-09 长鑫存储技术有限公司 半导体结构及半导体结构制作方法

Families Citing this family (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI227936B (en) * 2004-01-14 2005-02-11 Taiwan Semiconductor Mfg Sealed ring for IC protection
US8072066B2 (en) * 2004-06-04 2011-12-06 Omnivision Technologies, Inc. Metal interconnects for integrated circuit die comprising non-oxidizing portions extending outside seal ring
US7777338B2 (en) * 2004-09-13 2010-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structure for integrated circuit chips
JP4689244B2 (ja) * 2004-11-16 2011-05-25 ルネサスエレクトロニクス株式会社 半導体装置
US7374971B2 (en) 2005-04-20 2008-05-20 Freescale Semiconductor, Inc. Semiconductor die edge reconditioning
JP2006339189A (ja) * 2005-05-31 2006-12-14 Oki Electric Ind Co Ltd 半導体ウェハおよびそれにより形成した半導体装置
US20060278957A1 (en) * 2005-06-09 2006-12-14 Zong-Huei Lin Fabrication of semiconductor integrated circuit chips
US7176555B1 (en) * 2005-07-26 2007-02-13 United Microelectronics Corp. Flip chip package with reduced thermal stress
US8624346B2 (en) 2005-10-11 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Exclusion zone for stress-sensitive circuit design
US20070102792A1 (en) * 2005-11-07 2007-05-10 Ping-Chang Wu Multi-layer crack stop structure
US20070102791A1 (en) * 2005-11-07 2007-05-10 Ping-Chang Wu Structure of multi-layer crack stop ring and wafer having the same
US7382038B2 (en) * 2006-03-22 2008-06-03 United Microelectronics Corp. Semiconductor wafer and method for making the same
JP2008028243A (ja) * 2006-07-24 2008-02-07 Toshiba Corp 半導体装置
US20080122038A1 (en) * 2006-09-15 2008-05-29 Toshiba America Electronic Components, Inc. Guard ring structure with metallic materials
KR100771378B1 (ko) * 2006-12-22 2007-10-30 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
US7692274B2 (en) * 2007-01-04 2010-04-06 Taiwan Semiconductor Manufacturing Co., Ltd. Reinforced semiconductor structures
KR100995558B1 (ko) * 2007-03-22 2010-11-22 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
WO2008126268A1 (ja) * 2007-03-30 2008-10-23 Fujitsu Microelectronics Limited 半導体装置
US7952167B2 (en) * 2007-04-27 2011-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe line layout design
US8125052B2 (en) * 2007-05-14 2012-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structure with improved cracking protection
US20080290340A1 (en) * 2007-05-23 2008-11-27 Texas Instruments Incorporated Method for fabricating a semiconductor device having embedded interconnect structures to improve die corner robustness
US7622737B2 (en) * 2007-07-11 2009-11-24 International Business Machines Corporation Test structures for electrically detecting back end of the line failures and methods of making and using the same
ATE485597T1 (de) * 2007-07-12 2010-11-15 Nxp Bv Integrierte schaltungen auf einem wafer und verfahren zur herstellung integrierter schaltungen
US7732932B2 (en) * 2007-08-03 2010-06-08 International Business Machines Corporation Semiconductor chips with crack stop regions for reducing crack propagation from chip edges/corners
US7960814B2 (en) 2007-08-08 2011-06-14 Freescale Semiconductor, Inc. Stress relief of a semiconductor device
US8102027B2 (en) * 2007-08-21 2012-01-24 Broadcom Corporation IC package sacrificial structures for crack propagation confinement
KR101369361B1 (ko) 2007-10-15 2014-03-04 삼성전자주식회사 일체형 크랙 스탑 구조물을 구비한 반도체 장치
US8643147B2 (en) * 2007-11-01 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring structure with improved cracking protection and reduced problems
KR20090046993A (ko) * 2007-11-07 2009-05-12 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
JP2009123734A (ja) * 2007-11-12 2009-06-04 Renesas Technology Corp 半導体装置及びその製造方法
US8648444B2 (en) * 2007-11-29 2014-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer scribe line structure for improving IC reliability
US7491578B1 (en) 2008-04-02 2009-02-17 International Business Machines Corporation Method of forming crack trapping and arrest in thin film structures
JP2009266923A (ja) * 2008-04-23 2009-11-12 Seiko Epson Corp 半導体装置およびその製造方法
US8334582B2 (en) * 2008-06-26 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Protective seal ring for preventing die-saw induced stress
US7955952B2 (en) * 2008-07-17 2011-06-07 International Business Machines Corporation Crackstop structures and methods of making same
US7790577B2 (en) * 2008-07-17 2010-09-07 International Business Machines Corporation Crackstop structures and methods of making same
US8373254B2 (en) * 2008-07-29 2013-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for reducing integrated circuit corner peeling
DE102008044984A1 (de) * 2008-08-29 2010-07-15 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit Verspannungsrelaxationsspalte zur Verbesserung der Chipgehäusewechselwirkungsstabilität
WO2010022970A1 (en) * 2008-08-29 2010-03-04 Advanced Micro Devices, Inc. A semiconductor device including stress relaxation gaps for enhancing chip package interaction stability
US8125054B2 (en) * 2008-09-23 2012-02-28 Texas Instruments Incorporated Semiconductor device having enhanced scribe and method for fabrication
KR101470530B1 (ko) * 2008-10-24 2014-12-08 삼성전자주식회사 일체화된 가드 링 패턴과 공정 모니터링 패턴을 포함하는 반도체 웨이퍼 및 반도체 소자
US8013333B2 (en) * 2008-11-07 2011-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor test pad structures
US7906836B2 (en) 2008-11-14 2011-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Heat spreader structures in scribe lines
KR20100064602A (ko) * 2008-12-05 2010-06-15 삼성전자주식회사 미로 같은 크랙 스토퍼 구조물을 갖는 반도체 및 제조 방법
US8368180B2 (en) * 2009-02-18 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe line metal structure
US7897433B2 (en) * 2009-02-18 2011-03-01 Advanced Micro Devices, Inc. Semiconductor chip with reinforcement layer and method of making the same
US8445994B2 (en) 2009-05-07 2013-05-21 Qualcomm Incorporated Discontinuous thin semiconductor wafer surface features
JP2010287853A (ja) * 2009-06-15 2010-12-24 Elpida Memory Inc 半導体装置及びその製造方法
US20110006389A1 (en) * 2009-07-08 2011-01-13 Lsi Corporation Suppressing fractures in diced integrated circuits
WO2011027193A1 (en) * 2009-09-04 2011-03-10 X-Fab Semiconductor Foundries Ag Reduction of fluorine contamination of bond pads of semiconductor devices
US9269676B2 (en) * 2009-11-25 2016-02-23 Intel Corporation Through silicon via guard ring
TWI417975B (zh) * 2009-12-30 2013-12-01 Raydium Semiconductor Corp 測試墊結構、晶片封裝結構、測試墊結構製作方法以及晶片封裝結構製作方法
JP5830843B2 (ja) * 2010-03-24 2015-12-09 富士通セミコンダクター株式会社 半導体ウエハとその製造方法、及び半導体チップ
US9093411B2 (en) * 2010-10-19 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure having contact bars extending into substrate and wafer having the pad structure
US8587089B2 (en) * 2010-11-03 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring structure with polyimide layer adhesion
FR2973935A1 (fr) * 2011-04-11 2012-10-12 St Microelectronics Rousset Procede pour evaluer un processus de decoupe de wafer semi-conducteur
US8692318B2 (en) * 2011-05-10 2014-04-08 Nanya Technology Corp. Trench MOS structure and method for making the same
US8710630B2 (en) * 2011-07-11 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for marking the orientation of a sawed die
US8624348B2 (en) 2011-11-11 2014-01-07 Invensas Corporation Chips with high fracture toughness through a metal ring
US8951842B2 (en) * 2012-01-12 2015-02-10 Micron Technology, Inc. Semiconductor growth substrates and associated systems and methods for die singulation
JP5968711B2 (ja) * 2012-07-25 2016-08-10 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US8987923B2 (en) * 2012-07-31 2015-03-24 Taiwan Semiconductor Manufacturing Company Limited Semiconductor seal ring
US9202782B2 (en) * 2013-01-07 2015-12-01 Intel Corporation Embedded package in PCB build up
US8970008B2 (en) * 2013-03-14 2015-03-03 Infineon Technologies Ag Wafer and integrated circuit chip having a crack stop structure
KR102061697B1 (ko) * 2013-07-05 2020-01-02 삼성전자주식회사 랩핑층을 가진 반도체 소자를 제조하는 방법
US9874690B2 (en) * 2013-10-04 2018-01-23 Globalfoundries Inc. Integrated waveguide structure with perforated chip edge seal
JP6406138B2 (ja) 2014-07-18 2018-10-17 株式会社デンソー 半導体装置およびその製造方法
DE102015100671B4 (de) * 2015-01-19 2022-01-20 Infineon Technologies Ag Bauelement mit einem Halbleiterchip, der eine Dicing-Kante und eine Schutzstruktur umfasst
DE102015203393A1 (de) * 2015-02-25 2016-08-25 Infineon Technologies Ag Halbleiterelement und Verfahren zu Herstellen von diesem
CN106898589B (zh) * 2015-12-18 2020-03-17 联华电子股份有限公司 集成电路
US10283501B2 (en) 2016-03-03 2019-05-07 Gan Systems Inc. GaN-on-Si semiconductor device structures for high current/ high voltage lateral GaN transistors and methods of fabrication thereof
US10249506B2 (en) 2016-03-03 2019-04-02 Gan Systems Inc. GaN-on-si semiconductor device structures for high current/ high voltage lateral GaN transistors and methods of fabrication thereof
DE102016113020B4 (de) * 2016-07-14 2020-10-01 Infineon Technologies Americas Corp. Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
US11049820B2 (en) * 2018-07-30 2021-06-29 Texas Instruments Incorporated Crack suppression structure for HV isolation component
CN110858578B (zh) 2018-08-23 2021-07-13 联华电子股份有限公司 管芯封环及其制造方法
KR102378837B1 (ko) * 2018-08-24 2022-03-24 삼성전자주식회사 반도체 장치 및 이를 포함하는 반도체 패키지
KR102653165B1 (ko) * 2018-11-22 2024-04-01 삼성전자주식회사 반도체 장치, 반도체 칩 및 반도체 기판의 반도체 기판의 소잉 방법
US11456247B2 (en) * 2019-06-13 2022-09-27 Nanya Technology Corporation Semiconductor device and fabrication method for the same
US20210125910A1 (en) * 2019-10-25 2021-04-29 Nanya Technology Corporation Semiconductor structure
WO2021174415A1 (en) * 2020-03-03 2021-09-10 Yangtze Memory Technologies Co., Ltd. Protection structures in semiconductor chips and methods for forming the same
CN113725167B (zh) 2020-05-25 2023-08-15 联华电子股份有限公司 集成电路元件及其制作方法
US11127700B1 (en) * 2020-05-28 2021-09-21 United Microelectronics Corp. Integrated circuit device
US20210384093A1 (en) * 2020-05-28 2021-12-09 United Microelectronics Corp. Integrated circuit device
KR20210158587A (ko) 2020-06-24 2021-12-31 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
CN112908879B (zh) * 2021-01-22 2022-06-03 长鑫存储技术有限公司 裸片裂纹损伤检测电路、裂纹检测方法以及存储器
KR20220116629A (ko) * 2021-02-15 2022-08-23 삼성전자주식회사 반도체 장치 및 그의 제조 방법
US20230036280A1 (en) * 2021-07-29 2023-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Seal Ring Structure and Method of Fabricating the Same
US20230187294A1 (en) * 2021-12-13 2023-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor wafer seal ring

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW311242B (en) * 1996-12-12 1997-07-21 Winbond Electronics Corp Die seal structure with trench and manufacturing method thereof
TW325576B (en) * 1996-12-12 1998-01-21 Winbond Electronics Corp The manufacturing methods for die seal
US6022791A (en) * 1997-10-15 2000-02-08 International Business Machines Corporation Chip crack stop
US6162583A (en) * 1998-03-20 2000-12-19 Industrial Technology Research Institute Method for making intermetal dielectrics (IMD) on semiconductor integrated circuits using low dielectric constant spin-on polymers
US6412786B1 (en) * 1999-11-24 2002-07-02 United Microelectronics Corp. Die seal ring
KR100314133B1 (ko) * 1999-11-26 2001-11-15 윤종용 가장자리에 흡습방지막이 형성된 반도체 칩 및 이흡습방지막의 형성방법
US6951801B2 (en) * 2003-01-27 2005-10-04 Freescale Semiconductor, Inc. Metal reduction in wafer scribe area
JP2005142262A (ja) * 2003-11-05 2005-06-02 Toshiba Corp 半導体装置および半導体装置の製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102903687B (zh) * 2011-07-29 2016-01-20 联发科技股份有限公司 芯片密封环结构
CN102903687A (zh) * 2011-07-29 2013-01-30 联发科技股份有限公司 芯片密封环结构
CN105448866B (zh) * 2014-08-20 2019-08-30 中芯国际集成电路制造(上海)有限公司 半导体器件结构及其制作方法
CN105448866A (zh) * 2014-08-20 2016-03-30 中芯国际集成电路制造(上海)有限公司 半导体器件结构及其制作方法
CN107818949A (zh) * 2016-09-13 2018-03-20 精工半导体有限公司 半导体芯片、半导体装置、半导体晶圆及其切割方法
CN109414929B (zh) * 2016-09-19 2020-04-14 惠普发展公司，有限责任合伙企业 具有带间隙的金属层的终止环
CN109414929A (zh) * 2016-09-19 2019-03-01 惠普发展公司，有限责任合伙企业 具有带间隙的金属层的终止环
US10814629B2 (en) 2016-09-19 2020-10-27 Hewlett-Packard Development Company, L.P. Termination ring with gapped metallic layer
CN107093597A (zh) * 2017-04-17 2017-08-25 上海华虹宏力半导体制造有限公司 具有esd保护功能的密封环
CN109309057A (zh) * 2017-07-26 2019-02-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11094591B2 (en) 2017-07-26 2021-08-17 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor structure and fabrication method thereof
CN110690160A (zh) * 2019-10-16 2020-01-14 上海先方半导体有限公司 一种芯片保护结构及其制造方法
WO2022183647A1 (zh) * 2021-03-01 2022-09-09 长鑫存储技术有限公司 半导体结构及半导体结构制作方法

Also Published As

Publication number Publication date
SG119257A1 (en) 2006-02-28
US20090289325A1 (en) 2009-11-26
US7223673B2 (en) 2007-05-29
TW200603208A (en) 2006-01-16
US20070194409A1 (en) 2007-08-23
TWI262537B (en) 2006-09-21
US7586176B2 (en) 2009-09-08
US8354734B2 (en) 2013-01-15
US20060012012A1 (en) 2006-01-19

Similar Documents

Publication Publication Date Title
CN1734764A (zh) 具有预防裂痕的环状结构的半导体装置及其制造方法
CN112771656B (zh) 通过在直接键合工艺期间捕获污染物并阻止裂纹来增强微电子结构中的键合
CN1716601A (zh) 半导体器件和半导体晶片及其制造方法
JP4916444B2 (ja) 半導体装置の製造方法
CN1677659A (zh) 穿通电极、设有穿通电极的隔片及其制造方法
CN106409849B (zh) 应力释放的图像传感器封装结构和方法
CN1755916A (zh) 半导体装置及其制造方法
CN1858909A (zh) 集成电路结构
CN1658372A (zh) 半导体装置及其制造方法
CN1309025C (zh) 半导体器件
CN101060088A (zh) 半导体封装结构及其制造方法
CN1645607A (zh) 半导体器件及其制造方法
CN1700451A (zh) 半导体晶片及其制造方法
CN1929124A (zh) 半导体器件及其制造方法
KR20180053802A (ko) 기판 구조체 제조 방법 및 이를 이용하여 제조된 기판 구조체
CN1574338A (zh) 半导体器件
US10128201B2 (en) Seal ring for wafer level package
KR20120080641A (ko) 마이크로 전자 다이, 마이크로 전자 기기 패키지 및 그 형성 방법
US8138062B2 (en) Electrical coupling of wafer structures
CN1716620A (zh) 半导体芯片及其制造方法以及半导体器件
CN116490971A (zh) 具内置emi屏蔽的封装结构
CN102683308B (zh) 穿硅通孔结构及其形成方法
US11682642B2 (en) Integrated circuit (IC) device including a force mitigation system for reducing under-pad damage caused by wire bond
US7276440B2 (en) Method of fabrication of a die oxide ring
KR101589690B1 (ko) 반도체 소자의 본딩 패드 및 그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication