CN107818949A - 半导体芯片、半导体装置、半导体晶圆及其切割方法 - Google Patents

半导体芯片、半导体装置、半导体晶圆及其切割方法 Download PDF

Info

Publication number
CN107818949A
CN107818949A CN201710822546.9A CN201710822546A CN107818949A CN 107818949 A CN107818949 A CN 107818949A CN 201710822546 A CN201710822546 A CN 201710822546A CN 107818949 A CN107818949 A CN 107818949A
Authority
CN
China
Prior art keywords
straight line
semiconductor
active area
crystal wafer
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201710822546.9A
Other languages
English (en)
Inventor
宇都宫裕之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN107818949A publication Critical patent/CN107818949A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供能够充分地确保半导体芯片的有效区域，并且防止破片的半导体芯片、半导体晶圆、半导体装置及半导体晶圆的切割方法。成为半导体芯片的半导体芯片区域具有矩形形状，并且具备仅在位于任意一边的两端的二个角部没有配置电路元件的非有效区域，在半导体晶圆中，多个半导体芯片区域以使各自的非有效区域均正对第二切割工序的切割刀的前进方向的方式排列。

Description

半导体芯片、半导体装置、半导体晶圆及其切割方法
技术领域
本发明涉及半导体芯片、半导体装置、半导体晶圆及半导体晶圆的切割方法。
背景技术
一般，半导体晶圆到半导体芯片的单片化，是通过对以纵横排列多个半导体芯片区域和多个切割线而形成的半导体晶圆，沿着切割线切割而进行的。
已知在这样的切割工序中，容易在半导体芯片的角部发生缺口或裂痕等（以下也统称为“破片”）。
作为这样的防止破片的方法，在专利文献1中提案了在进行单片化之前，在切割线的交点先形成对单片化的半导体芯片的4个角部进行倒角的贯通孔。
【现有技术文献】
【专利文献】
【专利文献1】日本特开2009－99681号公报。
发明内容
【发明要解决的课题】
然而，在专利文献1的方法中，在切割线的交点对半导体芯片的全部的角进行倒角，所以倒角后的部分会成为非有效区域（不配置/不能配置电路元件的区域），因此，半导体芯片内的有效区域（配置电路元件的区域）会减少。因而，为了确保必要的有效区域，必须增大芯片尺寸。
因此，本发明的目的在于提供能够充分地确保半导体芯片的有效区域，并且防止破片的半导体芯片、半导体装置、半导体晶圆及半导体晶圆的切割方法。
【用于解决课题的方案】
本发明的半导体芯片的特征在于：具有矩形形状，并且具备：非有效区域，仅在位于任意一边的两端的二个角部设置，且没有配置电路元件；以及有效区域，在除了所述非有效区域以外的剩余的区域设置，且配置有电路元件。
另外，本发明的半导体晶圆的特征在于：具有在第一方向及与该第一方向垂直的第二方向交替排列而配置的多个半导体芯片区域及多个切割线，所述多个半导体芯片区域各自具有矩形形状，并且包含：非有效区域，仅在位于沿着所述第一方向的一边的两端的二个角部设置，且没有配置电路元件；以及有效区域，在除了所述非有效区域以外的剩余的区域设置，且配置有电路元件，各半导体芯片区域的所述一边，与在所述第一方向上以相同列并排的其他半导体芯片区域的所述一边位于同一直线上，所述非有效区域在所述第二方向上以等间隔配置。
另外，本发明的半导体晶圆的切割方法，其特征在于具有：准备多个半导体芯片区域和多个切割线交替地沿纵横排列而配置的半导体晶圆的工序；利用切割刀沿着所述多个切割线之中的在第一方向延伸的切割线进行切割，使所述半导体晶圆成为长条状的第一切割工序；以及利用切割刀沿着所述多个切割线之中的在与所述第一方向垂直的第二方向延伸的切割线进行切割，使所述半导体晶圆单片化为多个半导体芯片的第二切割工序，所述多个半导体芯片区域各自具有矩形形状，并且具备：非有效区域，仅在正对所述第二切割工序中所述切割刀的前进方向的二个角部配置，且没有配置电路元件；以及有效区域，在除了所述非有效区域以外的剩余的区域设置，且配置有电路元件。
【发明效果】
在本发明中，并非在半导体芯片区域的全部四个角设置非有效区域，而是仅在正对切割刀的前进方向的角部即位于半导体芯片区域的一边的两端的二个角部设置非有效区域。因而，防止破片，并且剩余的二个角部能够作为有效区域而使用，因此能够减小芯片尺寸。
附图说明
【图1】是本发明的第一实施方式的半导体晶圆的局部放大图。
【图2】是用于说明图1所示的半导体晶圆的切割工序的局部放大图。
【图3】是本发明的第二实施方式的半导体晶圆的局部放大图。
【图4】是用于说明图3所示的裂缝阻止区域的截面图。
【图5】是示出本发明的实施方式中的非有效区域的其他例子的局部放大图。
【图6】是示出本发明的实施方式中搭载有单片化的半导体芯片、树脂密封的半导体装置的概略俯视图。
【图7】是示出本发明的第二实施方式的半导体晶圆的变形例的局部放大图。
【图8】是用于说明将半导体晶圆单片化为半导体芯片的一般的方法的图。
【图9】是用于说明将半导体晶圆单片化为半导体芯片的一般的方法的图。
【图10】是用于说明将半导体晶圆单片化为半导体芯片的一般的方法的图。
【图11】是用于说明在将半导体晶圆单片化为半导体芯片的一般的方法中产生的问题的图。
【具体实施方式】
在说明本发明的实施方式之前，说明本发明人想到本发明的过程。
图8～10是用于说明将半导体晶圆（半导体衬底）单片化为半导体芯片的一般的方法的图。
首先，如图8（a）所示，准备形成有元件的半导体晶圆W、切割环DR和切割胶带DT。
接着，如图8（b）所示那样在切割胶带DT上粘贴切割环DR和半导体晶圆W。该粘贴重要的是没有气泡且均匀地进行，作为对策，如图示那样一边对切割胶带DT施加张力（tension）一边粘贴半导体晶圆W。
然后，除去处于切割环DR的周围的切割胶带DT，从而能得到如图8（c）所示的、粘贴在切割胶带DT上的切割环DR和半导体晶圆W，将它置于切割装置（未图示）中。
图9是粘贴在切割胶带DT上，从其进行切割的半导体晶圆W的局部放大图，设有多个半导体芯片区域410和用于将它们单片化为各芯片的切割线420。在此，标号411示出半导体芯片区域410内的有效区域。即，在本例中，半导体芯片区域410整体为有效区域（配置电路元件的区域）。
图10示出将半导体晶圆W的切割（单片化）工序进行到中途的状态。
在半导体晶圆W的切割工序中，利用切割刀（未图示），首先在X方向沿着切割线420将半导体晶圆W依次切断（以下，也称为“第一切割工序”），从而分割成长条状。接着，相同地利用切割刀，在Y方向沿着切割线420将成为长条状的半导体晶圆W依次切断（以下，也称为“第二切割工序”）。这样，沿着全部的切割线420进行切断，从而能够将半导体晶圆W单片化为半导体芯片430。此外，图中，以空白显示的部分表示完成切断后的部分。
然而，如上述的半导体晶圆的单片化方法中，存在发生如图11所示的问题的情况。
图11示出第一切割工序结束、进行第二切割工序的中途的状态（图中，切断至虚线箭头y1的状态）。
如利用图8（b）来进行说明的那样，半导体晶圆W一边对切割胶带DT施加张力一边粘贴，因此，在切断半导体晶圆W时，切割胶带DT的张力被释放，产生在切割中半导体晶圆W被分割的区域偏离的现象。
即，如图11所示，在第一切割工序结束后，在Y方向邻接的半导体芯片区域410间容易产生偏离S。在图11中，作为一个例子，示出了半导体芯片区域410a相对于半导体芯片区域410b向X方向（图中的右方向）偏离的情况。
关于半导体芯片区域410a，由于这样的偏离S，切割刀在箭头DB的方向行进时，会碰到半导体芯片区域410a的由虚线包围的角部CP。由此，会在角部CP发生缺口或裂痕等破片。
这样，可知破片是因为在第二切割工序的切割刀的前进方向（Y方向）上半导体芯片区域410间产生偏离而发生。
本发明基于这样的见解而完成。
以下，参照附图，对本发明的实施方式进行说明。
图1是示出依据本发明的第一实施方式的半导体晶圆100的局部放大图。
在半导体晶圆100形成有在X方向（以下，也称为“第一方向”）及与X方向垂直的Y方向（以下，也称为“第二方向”）交替排列而配置的多个半导体芯片区域110和多个切割线120。
多个半导体芯片区域110各自呈矩形形状（在此正方形状）。各半导体芯片区域110在位于沿着X方向的边110x的两端的二个角部分别具备非有效区域112。在此，非有效区域是指没有配置作为电路要素发挥功能的电路元件、或为使电路要素正确动作所必要的要素的区域。因而，在非有效区域112也可以形成伪图案或对准标记等即便在切割结束后被破坏或者消失也无妨的结构。
半导体芯片区域110中的非有效区域112以外的区域为有效区域111。在此，有效区域是指配置有作为电路要素发挥功能的电路元件、或为使电路要素正确动作所必要的要素的区域。
非有效区域112仅设置在半导体芯片区域110的上述二个角部，在剩余的二个角部没有设置，因此该部分成为有效区域。因而，与如专利文献1那样、在半导体芯片区域的全部四个角设置非有效区域的情况相比，能够较大地取得有效区域。
各半导体芯片区域110的边110x，与在X方向上以相同列并排的（邻接的）多个半导体芯片区域110的边110x位于同一直线上。
另外，非有效区域112在Y方向上以等间隔配置。即，在任一半导体芯片区域110中都设置在与边110x（图1中的下边）靠近的一侧。
非有效区域112的形状分别为在Y方向具有长边、直角部与半导体芯片区域110的角部一致的直角三角形。
接着，利用图2，对半导体晶圆100的切割工序进行说明。图2示出第一切割工序结束、进行第二切割工序的中途状态（图中，切断到虚线箭头y1的状态）。
首先，将图1所示的半导体晶圆100置于切割装置（未图示）。
接着，作为第一切割工序，利用切割刀（未图示）沿着多个切割线120之中在X方向延伸的切割线120进行切割，将半导体晶圆100分割为长条状。
接着，作为第二切割工序，利用切割刀沿着在Y方向延伸的切割线120进行切割，将半导体晶圆100单片化为多个半导体芯片130。该第二切割工序是使切割刀的前进方向为对于设有非有效区域112的二个角部正对的方向（图中的箭头DB的方向）而进行的。
通过如以上那样的步骤，与图11所示的情形同样，在第一切割工序结束后，即便在与Y方向邻接的半导体芯片区域110间产生偏离S，依据本实施方式，也能防止在有效区域111内发生破片的情况。
即，如箭头DB那样前进的切割刀，碰到非有效区域112，在非有效区域112发生裂缝CK，但是该裂缝CK收敛在非有效区域112内，因此能够抑制波及到有效区域111而切断有效区域111内的布线等、对电路元件产生影响的情况。
在本实施方式中，非有效区域112的形状如上述那样，设为在Y方向具有长边的直角三角形。这是因为：裂缝CK沿着第二切割工序中的切割刀的前进方向（Y方向）产生，所以非有效区域112没有必要在X方向具有Y方向那样的长度（宽度）。
这样，通过设为在Y方向具有长边、使X方向的宽度变窄的形状，能够进一步扩大有效区域111。
接着，利用图3及4，就本发明的第二实施方式进行说明。
图3是本发明的第二实施方式的半导体晶圆200的局部放大图。
此外，对于与图1所示的半导体晶圆100相同的结构要素标注相同的标号，适当省略重复的说明。
半导体晶圆200除了半导体晶圆100的结构以外，具备裂缝阻止区域201。裂缝阻止区域201沿着非有效区域112各自的斜边、即沿着非有效区域112和有效区域111的各边界部而设置。
图4（a）～（c）是沿着图3的N－N线的截面图，示出裂缝阻止区域201的具体的结构例。
图4（a）是裂缝阻止区域201具有壁状构造物201W的例子。壁状构造物201W由设置在半导体衬底10上的金属柱（plug）MPL和金属图案MPT的层叠构造而构成。壁状构造物201W由绝缘膜11覆盖。
图4（b）是裂缝阻止区域201具有槽201T的例子。槽201T通过蚀刻半导体衬底10上的绝缘膜11而形成。
图4（c）是裂缝阻止区域201具有阶梯差201S的例子。阶梯差201S通过蚀刻半导体衬底10上的绝缘膜11而形成。
越是在半导体晶圆薄、半导体芯片区域小的情况下越容易发生破片，因此在这样的情况下，如本实施方式那样，设置裂缝阻止区域201，从而能够可靠地防止裂缝波及到有效区域111内的情况。
此外，裂缝阻止区域201不限于图4（a）～（c）所示的结构，将它们复合的构造、或者其他构造也无妨。
如以上那样，依据第二实施方式，能够比第一实施方式更加可靠地防止裂缝到达有效区域的情况。然而，由于半导体晶圆的厚度或半导体芯片区域的大小等，即便不设置裂缝阻止区域201也能充分地保护有效区域111而免受破片的影响的情况下，优选如第一实施方式那样，不设置裂缝阻止区域201而做成简单的结构。
在此，图5（a）～（c）示出本发明的实施方式中的非有效区域112的其他例子。
在上述第一及第二实施方式中，非有效区域112为在Y方向具有长边的直角三角形，但是并不限于此，例如，也能够为如图5（a）～（c）所示那样的形状。
图5（a）～（c）所示的非有效区域112具有由第一直线部112x和比第一直线部112x长的第二直线部112y构成的直角部，该直角部与半导体芯片区域110的角部一致。而且，第一直线部112x沿着半导体芯片区域110的沿X方向的边110x而对位，成为第一直线部112x的与直角部相反侧的端部112xe和第二直线部112y的与直角部相反侧的端部112ye通过由多个直线构成的线或曲线112xy连接的形状。
这些形状是面积比通过连接端部112xe和端部112ye的直线（图中由虚线示出）、第一直线部112x、和第二直线部112y形成的直角三角形小的形状。
通过这样的形状，非有效区域112的面积会小于直角三角形，因此能够扩大有效区域111的面积。
在此，图5（a）～（c）中，图示了沿着非有效区域112和有效区域111的各边界部设置裂缝阻止区域201的情况，但是如第一实施方式那样不设置裂缝阻止区域201也没有关系。
此外，通过上述实施方式单片化的半导体芯片130，如图6所示，搭载到与外部端子32连接的引线框（未图示）上，被密封树脂31树脂密封而成为半导体装置30。
以上，对本发明的实施方式进行了说明，但是本发明并不局限于上述实施方式，在不脱离本发明的宗旨的范围内能够进行各种变更这一点无须赘述。
例如，在上述实施方式中，示出了半导体芯片区域为正方形的例子，但是它也可为长方形。
另外，半导体晶圆（半导体衬底）只要能够粘贴到切割胶带而用切割刀来单片化就在材质上没有限制，例如也可为Si、SiC、GaN、GaAs等。
此外，本发明中，如图7所示，在半导体芯片区域110包含密封剂301的情况下，有效区域111是指包含密封剂301的区域。为防止水分从半导体芯片外周侧面的浸入，密封剂是在切割后也不被破坏的部件，即是使电路要素正确动作所必要的要素，因此作为有效区域的一部分。
标号说明
100、200、W 半导体晶圆；110、410 半导体芯片区域；110x 半导体芯片区域的沿X方向的边；111、411 有效区域；112 非有效区域；112x 非有效区域的第一直线部；112y 非有效区域的第二直线部；112xe 非有效区域的第一直线部的端部；112ye 非有效区域的第二直线部的端部；112xy 连接端部112xe和端部112ye的线或曲线；120、420 切割线；130、430 半导体芯片；201 裂缝阻止区域；201W 壁状构造物；201T 槽；201S 阶梯差；30 半导体装置；31 密封树脂；32 外部端子；CP 角部；CK 裂缝；DR 切割环；DT 切割胶带。

Claims (16)

1.一种半导体芯片，其特征在于：
具有具有四边的矩形形状的主面，
所述主面具备：非有效区域，仅在位于所述四边之中任意一边的两端的二个角部设置，且没有配置电路元件；以及
有效区域，在除了所述非有效区域以外的剩余的区域设置，且配置有电路元件。
2.如权利要求1所述的半导体芯片，其特征在于：所述非有效区域各自的形状为在对于所述任意一边垂直的方向具有长边、且直角部与所述角部一致的直角三角形。
3.如权利要求1所述的半导体芯片，其特征在于：所述非有效区域各自具有由第一直线部和比该第一直线部长的第二直线部构成的直角部，所述直角部与所述角部一致，所述第一直线部沿着所述任意一边而对位，且是面积比通过连接所述第一直线部的与所述直角部相反侧的端部和所述第二直线部的与所述直角部相反侧的端部的直线、所述第一直线部、和第二直线部形成的直角三角形小的形状。
4.如权利要求1所述的半导体芯片，其特征在于：沿着所述非有效区域和所述有效区域的各边界部设有裂缝阻止区域。
5.如权利要求4所述的半导体芯片，其特征在于：所述裂缝阻止区域具有设置在所述半导体芯片表面的壁状构造物、槽或阶梯差。
6.一种半导体装置，树脂密封了权利要求1至5的任一项所述的半导体芯片。
7.一种半导体晶圆，其特征在于：
具有在第一方向及与该第一方向垂直的第二方向交替排列而配置的多个半导体芯片区域及多个切割线，
所述多个半导体芯片区域各自具有矩形形状，并且包含：非有效区域，仅在位于沿着所述第一方向的一边的两端的二个角部设置，且没有配置电路元件；以及有效区域，在除了所述非有效区域以外的剩余的区域设置，且配置有电路元件，
各半导体芯片区域的所述一边，与在所述第一方向上以相同列并排的其他半导体芯片区域的所述一边位于同一直线上，
所述非有效区域在所述第二方向上以等间隔配置。
8.如权利要求7所述的半导体晶圆，其特征在于：所述非有效区域各自的形状为在所述第二方向具有长边、且直角部与所述角部一致的直角三角形。
9.如权利要求7所述的半导体晶圆，其特征在于：所述非有效区域各自具有由与所述第一方向平行的第一直线部和比该第一直线部长且与所述第二方向平行的第二直线部构成的直角部，所述直角部与所述角部一致，且是面积比通过连接所述第一直线部的与所述直角部相反侧的端部和所述第二直线部的与所述直角部相反侧的端部的直线、所述第一直线部、和第二直线部形成的直角三角形小的形状。
10.如权利要求7所述的半导体晶圆，其特征在于：沿着所述非有效区域和所述有效区域的各边界部设有裂缝阻止区域。
11.如权利要求10所述的半导体晶圆，其特征在于：所述裂缝阻止区域具有设置在所述半导体芯片区域表面的壁状构造物、槽或阶梯差。
12.一种半导体晶圆的切割方法，其特征在于具有：
准备多个半导体芯片区域和多个切割线交替地沿纵横排列而配置的半导体晶圆的工序；
利用切割刀沿着所述多个切割线之中的在第一方向延伸的切割线进行切割，使所述半导体晶圆成为长条状的第一切割工序；以及
利用切割刀沿着所述多个切割线之中的在与所述第一方向垂直的第二方向延伸的切割线进行切割，使所述半导体晶圆单片化为多个半导体芯片的第二切割工序，
所述多个半导体芯片区域各自具有矩形形状，并且具备：非有效区域，仅在正对所述第二切割工序中的所述切割刀的前进方向的二个角部配置，且没有配置电路元件；以及有效区域，在除了所述非有效区域以外的剩余的区域设置，且配置有电路元件。
13.如权利要求12所述的半导体晶圆的切割方法，其特征在于：所述非有效区域各自的形状为在所述第二方向具有长边、且直角部与所述角部一致的直角三角形。
14.如权利要求12所述的半导体晶圆的切割方法，其特征在于：所述非有效区域各自具有由与所述第一方向平行的第一直线部和比该第一直线部长且与所述第二方向平行的第二直线部构成的直角部，所述直角部与所述角部一致，且是面积比通过连接所述第一直线部的与所述直角部相反侧的端部和所述第二直线部的与所述直角部相反侧的端部的直线、所述第一直线部、和第二直线部形成的直角三角形小的形状。
15.如权利要求12所述的半导体晶圆的切割方法，其特征在于：沿着所述非有效区域和所述有效区域的各边界部设有裂缝阻止区域。
16.如权利要求15所述的半导体晶圆的切割方法，其特征在于：所述裂缝阻止区域具有设置在所述半导体芯片区域表面的壁状构造物、槽或阶梯差。
CN201710822546.9A 2016-09-13 2017-09-13 半导体芯片、半导体装置、半导体晶圆及其切割方法 Withdrawn CN107818949A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-178468 2016-09-13
JP2016178468A JP2018046094A (ja) 2016-09-13 2016-09-13 半導体チップ、半導体装置、半導体ウェハ、及び半導体ウェハのダイシング方法

Publications (1)

Publication Number Publication Date
CN107818949A true CN107818949A (zh) 2018-03-20

Family

ID=61561083

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710822546.9A Withdrawn CN107818949A (zh) 2016-09-13 2017-09-13 半导体芯片、半导体装置、半导体晶圆及其切割方法

Country Status (5)

Country Link
US (1) US20180076150A1 (zh)
JP (1) JP2018046094A (zh)
KR (1) KR20180029931A (zh)
CN (1) CN107818949A (zh)
TW (1) TW201812894A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI677913B (zh) * 2018-08-31 2019-11-21 華邦電子股份有限公司 半導體晶片的製造方法
JP7172327B2 (ja) * 2018-09-14 2022-11-16 富士電機株式会社 炭化珪素半導体装置の製造方法
US10957594B2 (en) 2018-10-05 2021-03-23 Winbond Electronics Corp. Manufacturing method of semiconductor chip
CN116404006B (zh) * 2023-06-09 2023-08-25 合肥晶合集成电路股份有限公司 一种芯片版图

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1734764A (zh) * 2004-07-15 2006-02-15 台湾积体电路制造股份有限公司 具有预防裂痕的环状结构的半导体装置及其制造方法
US20090098712A1 (en) * 2007-10-15 2009-04-16 Shinko Electric Industries Co., Ltd. Substrate dividing method
US20110284843A1 (en) * 2007-05-10 2011-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Probe Pad On A Corner Stress Relief Region In A Semiconductor Chip
CN103021962A (zh) * 2011-09-20 2013-04-03 中芯国际集成电路制造(北京)有限公司 半导体晶片及其处理方法
US20140167043A1 (en) * 2012-12-19 2014-06-19 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004097916A1 (ja) * 2003-04-30 2004-11-11 Fujitsu Limited 半導体装置の製造方法、半導体ウエハおよび半導体装置
US7202550B2 (en) * 2004-06-01 2007-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated stress relief pattern and registration structure
JP2010074106A (ja) * 2008-09-22 2010-04-02 Nec Electronics Corp 半導体チップ、半導体ウェーハおよびそのダイシング方法
US8647963B2 (en) * 2009-07-08 2014-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method of wafer level chip molded packaging
US8957523B2 (en) * 2013-01-10 2015-02-17 Globalfoundries Singapore Pte. Ltd. Dielectric posts in metal layers
CN105336711B (zh) * 2014-06-19 2019-03-15 恩智浦美国有限公司 采用低k值介电材料的管芯边缘密封

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1734764A (zh) * 2004-07-15 2006-02-15 台湾积体电路制造股份有限公司 具有预防裂痕的环状结构的半导体装置及其制造方法
US20110284843A1 (en) * 2007-05-10 2011-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Probe Pad On A Corner Stress Relief Region In A Semiconductor Chip
US20090098712A1 (en) * 2007-10-15 2009-04-16 Shinko Electric Industries Co., Ltd. Substrate dividing method
CN103021962A (zh) * 2011-09-20 2013-04-03 中芯国际集成电路制造(北京)有限公司 半导体晶片及其处理方法
US20140167043A1 (en) * 2012-12-19 2014-06-19 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device

Also Published As

Publication number Publication date
TW201812894A (zh) 2018-04-01
KR20180029931A (ko) 2018-03-21
US20180076150A1 (en) 2018-03-15
JP2018046094A (ja) 2018-03-22

Similar Documents

Publication Publication Date Title
CN107818949A (zh) 半导体芯片、半导体装置、半导体晶圆及其切割方法
KR101309495B1 (ko) 트렌치 반도체 디바이스를 형성하는 방법 및 그를 위한구조
JP2009099681A (ja) 基板の個片化方法
US8304918B2 (en) Method for manufacturing electronic device and electronic device
US20060205111A1 (en) Method for producing chip stacks and chip stacks formed by integrated devices
JP4694263B2 (ja) 接合基板の切断方法
JPS6134974A (ja) シリコン半導体素子及びその製造方法
US11107773B2 (en) Semiconductor device, semiconductor chip and method of dicing a semiconductor substrate
CN114497176A (zh) 半导体装置及半导体晶片
CN209216946U (zh) 半导体元件晶圆
US20090050885A1 (en) Semiconductor wafers and methods of fabricating semiconductor devices
JPS62108007A (ja) 半導体板の分割方法
TWI850246B (zh) 半導體裝置以及半導體晶片
JPH02305207A (ja) 弾性表面波素子の製造方法
JP2019054201A (ja) 主基板および製品基板
US20230028009A1 (en) Semiconductor memory device
KR960000699B1 (ko) 반도체 기판 및 그 제조 방법
US10607906B2 (en) Semiconductor package, semiconductor device and semiconductor device manufacturing method
US10818550B2 (en) Methods for singulation and packaging
JPH03198336A (ja) 異形状の素子分離領域の接合構造を有する半導体装置
US9105639B2 (en) Semiconductor device channels
JP2009239020A (ja) 半導体装置
JP2001217210A (ja) ダイシング方法
JPS63300508A (ja) 樹脂封止型半導体装置
CN102479758A (zh) 用于减少蚀刻残留物的结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Chiba County, Japan

Applicant after: EPPs Lingke Co. Ltd.

Address before: Chiba County, Japan

Applicant before: SEIKO INSTR INC

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20180320