JP2001217210A - ダイシング方法 - Google Patents
ダイシング方法Info
- Publication number
- JP2001217210A JP2001217210A JP2000024428A JP2000024428A JP2001217210A JP 2001217210 A JP2001217210 A JP 2001217210A JP 2000024428 A JP2000024428 A JP 2000024428A JP 2000024428 A JP2000024428 A JP 2000024428A JP 2001217210 A JP2001217210 A JP 2001217210A
- Authority
- JP
- Japan
- Prior art keywords
- dicing
- silicon wafer
- groove
- chip
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Dicing (AREA)
Abstract
(57)【要約】
【課題】 分離するチップに損傷を与えることなく
ダイシングを行うことができ、チップ不良を減少させる
ダイシング方法を提供すること。 【解決手段】 シリコンウエハＷの表面に形成された溝
１１の相互間によってスクライブラインを構成する。次
いで、溝１１の相互間に構成されたスクライブライン１
５に沿って、第１ダイシングを行う。これにより、シリ
コンウエハＷの表面にダイシング跡１２が形成される。
ダイシング跡１２に沿って第２ダイシングを行う。これ
により、シリコンウエハＷがチップ１３に分離される。
ダイシングを行うことができ、チップ不良を減少させる
ダイシング方法を提供すること。 【解決手段】 シリコンウエハＷの表面に形成された溝
１１の相互間によってスクライブラインを構成する。次
いで、溝１１の相互間に構成されたスクライブライン１
５に沿って、第１ダイシングを行う。これにより、シリ
コンウエハＷの表面にダイシング跡１２が形成される。
ダイシング跡１２に沿って第２ダイシングを行う。これ
により、シリコンウエハＷがチップ１３に分離される。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
プロセスにおいて使用されるダイシング方法に関する。
プロセスにおいて使用されるダイシング方法に関する。
【０００２】
【従来の技術】半導体装置の製造プロセスにおいては、
素子形成が完了した半導体ウエハ、例えばシリコンウエ
ハを個々のチップに分離するためにダイシングが行われ
る。このダイシングは、シリコンウエハにダイシングソ
ーを用いて切断することにより行われる。
素子形成が完了した半導体ウエハ、例えばシリコンウエ
ハを個々のチップに分離するためにダイシングが行われ
る。このダイシングは、シリコンウエハにダイシングソ
ーを用いて切断することにより行われる。
【０００３】このダイシングは、具体的には、図５に示
すフローチャートにしたがって行われる。まず、シリコ
ンウエハの一方の主面（表面）１０１には、図４（ａ）
に示すように、スクライブライン１０１が形成されてい
る。なお、シリコンウエハＷ上には、素子形成が完了し
ているが、図４には記載していない。
すフローチャートにしたがって行われる。まず、シリコ
ンウエハの一方の主面（表面）１０１には、図４（ａ）
に示すように、スクライブライン１０１が形成されてい
る。なお、シリコンウエハＷ上には、素子形成が完了し
ているが、図４には記載していない。
【０００４】このスクライブライン１０１は、ダイシン
グソーの幅よりも２〜３割程度広く形成することが好ま
しい。例えば、ダイシングソーの幅が１００μｍ程度の
場合には、スクライブライン１０１を１２０μｍ程度に
する。
グソーの幅よりも２〜３割程度広く形成することが好ま
しい。例えば、ダイシングソーの幅が１００μｍ程度の
場合には、スクライブライン１０１を１２０μｍ程度に
する。
【０００５】次いで、このスクライブラインに沿って第
１ダイシングを行う（ＳＴ５１）。この第１ダイシング
は、シリコンウエハＷの厚さの半分以上、例えば８割程
度行う。これにより、図４（ｂ）に示すように、シリコ
ンウエハＷの表面側からダイシング跡１０２が形成され
る。
１ダイシングを行う（ＳＴ５１）。この第１ダイシング
は、シリコンウエハＷの厚さの半分以上、例えば８割程
度行う。これにより、図４（ｂ）に示すように、シリコ
ンウエハＷの表面側からダイシング跡１０２が形成され
る。
【０００６】最後に、ダイシング跡１０２に沿って表面
側から第２ダイシングを行う（ＳＴ５２）。この第２ダ
イシングは、シリコンウエハＷの厚さの第１ダイシング
で残した厚さ、例えば２割程度行う。これにより、図４
（ｃ）に示すように、シリコンウエハＷがチップ１０３
に分離される。
側から第２ダイシングを行う（ＳＴ５２）。この第２ダ
イシングは、シリコンウエハＷの厚さの第１ダイシング
で残した厚さ、例えば２割程度行う。これにより、図４
（ｃ）に示すように、シリコンウエハＷがチップ１０３
に分離される。
【０００７】なお、この第２ダイシングに用いるダイシ
ングソーには、第１ダイシングソーよりも幅の狭いもの
を用いる。これは、第１ダイシングの際の切断面が凸凹
しているからである。上述したように、第１ダイシング
で使用するダイシングソーの幅が約１００μｍである場
合には、第２ダイシングでは、幅が約６０μｍ程度のダ
イシングソーを用いることが望ましい。また、第２ダイ
シングは、チップ１０４の損傷を抑えるために、７０ｍ
ｍ／ｓｅｃ程度の処理速度で行う。この際のダイシング
ソーは４万回転くらいである。
ングソーには、第１ダイシングソーよりも幅の狭いもの
を用いる。これは、第１ダイシングの際の切断面が凸凹
しているからである。上述したように、第１ダイシング
で使用するダイシングソーの幅が約１００μｍである場
合には、第２ダイシングでは、幅が約６０μｍ程度のダ
イシングソーを用いることが望ましい。また、第２ダイ
シングは、チップ１０４の損傷を抑えるために、７０ｍ
ｍ／ｓｅｃ程度の処理速度で行う。この際のダイシング
ソーは４万回転くらいである。
【０００８】
【発明が解決しようとする課題】しかしながら、上記の
方法によれば、第１ダイシングの際に、シリコンウエハ
表面（スクライブ、ダイシング側の面）が欠けてしまう
ことがあり、この欠けがチップ内部まで侵入してチップ
を不良にしてしまうことがある。
方法によれば、第１ダイシングの際に、シリコンウエハ
表面（スクライブ、ダイシング側の面）が欠けてしまう
ことがあり、この欠けがチップ内部まで侵入してチップ
を不良にしてしまうことがある。
【０００９】本発明はかかる点に鑑みてなされたもので
あり、分離するチップに損傷を与えることなくダイシン
グを行うことができ、チップ不良を減少させるダイシン
グ方法を提供することを目的とする。
あり、分離するチップに損傷を与えることなくダイシン
グを行うことができ、チップ不良を減少させるダイシン
グ方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に、本発明は以下の手段を講じた。
に、本発明は以下の手段を講じた。
【００１１】本発明は、半導体ウエハを複数のチップに
ダイシングするダイシング方法であって、半導体ウエハ
の表面上におけるスクライブラインとチップ領域の境界
に溝を形成する工程と、前記溝の相互間に構成されるス
クライブラインにしたがって前記半導体ウエハに対して
ダイシングを行う工程と、を具備することを特徴とする
ダイシング方法を提供する。
ダイシングするダイシング方法であって、半導体ウエハ
の表面上におけるスクライブラインとチップ領域の境界
に溝を形成する工程と、前記溝の相互間に構成されるス
クライブラインにしたがって前記半導体ウエハに対して
ダイシングを行う工程と、を具備することを特徴とする
ダイシング方法を提供する。
【００１２】この方法によれば、スクライブラインとし
て溝が形成されているので、ダイシングソーでダイシン
グする際に、チップ内部に欠けが侵入することを防止で
きる。このため、チップに損傷を与えることがなくな
り、チップ不良を減少させることができる。
て溝が形成されているので、ダイシングソーでダイシン
グする際に、チップ内部に欠けが侵入することを防止で
きる。このため、チップに損傷を与えることがなくな
り、チップ不良を減少させることができる。
【００１３】本発明のダイシング方法においては、前記
溝は、前記半導体ウエハに形成されるウェルの深さより
も深く形成されることが好ましい。また、本発明のダイ
シング方法においては、前記溝内に金属が埋め込まれて
いることが好ましい。この場合、前記金属は、前記半導
体ウエハ上に形成されたコンタクトホール内又はビアホ
ール内に金属を埋め込む工程において前記溝内に埋め込
まれることが好ましい。
溝は、前記半導体ウエハに形成されるウェルの深さより
も深く形成されることが好ましい。また、本発明のダイ
シング方法においては、前記溝内に金属が埋め込まれて
いることが好ましい。この場合、前記金属は、前記半導
体ウエハ上に形成されたコンタクトホール内又はビアホ
ール内に金属を埋め込む工程において前記溝内に埋め込
まれることが好ましい。
【００１４】これらの方法によれば、スクライブライン
として溝が形成されているので、チップ内部に欠けが侵
入することを防止できると共に、チップサイズパッケー
ジ（ＣＳＰ）としても、金属が存在するので、外部から
の不純物（例えばナトリウムイオン）のチップ内部への
侵入を防止することができる。これにより、チップ不良
を減少させることができる。
として溝が形成されているので、チップ内部に欠けが侵
入することを防止できると共に、チップサイズパッケー
ジ（ＣＳＰ）としても、金属が存在するので、外部から
の不純物（例えばナトリウムイオン）のチップ内部への
侵入を防止することができる。これにより、チップ不良
を減少させることができる。
【００１５】また、本発明のダイシング方法において
は、前記ダイシング工程は、前記半導体ウエハの厚さの
半分以上をダイシングする第１ダイシング工程と、第１
ダイシング後の半導体ウエハに対してダイシングを行っ
て複数のチップにする第２ダイシング工程とから構成さ
れることが好ましい。これにより、チップに損傷を与え
ずにダイシングを行うことができる。
は、前記ダイシング工程は、前記半導体ウエハの厚さの
半分以上をダイシングする第１ダイシング工程と、第１
ダイシング後の半導体ウエハに対してダイシングを行っ
て複数のチップにする第２ダイシング工程とから構成さ
れることが好ましい。これにより、チップに損傷を与え
ずにダイシングを行うことができる。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態につい
て、添付図面を参照して詳細に説明する。
て、添付図面を参照して詳細に説明する。
【００１７】（実施の形態１）図１は、本発明の実施の
形態１に係るダイシング方法を説明するための断面図で
ある。本実施の形態においては、半導体ウエハがシリコ
ンウエハである場合について説明する。
形態１に係るダイシング方法を説明するための断面図で
ある。本実施の形態においては、半導体ウエハがシリコ
ンウエハである場合について説明する。
【００１８】まず、図１（ａ）に示すように、シリコン
ウエハＷを準備する。このシリコンウエハＷの一方の主
面（表面）にはチップ領域１６を区画するスクライブラ
イン１５として溝１１が形成されている。即ち、シリコ
ンウエハＷの表面においてスクライブライン１５とチッ
プ領域１６の境界に溝１１が形成されている。なお、シ
リコンウエハＷ上には、素子形成が完了しているが、図
１には記載していない。この溝１１は、素子形成におけ
るいずれかの工程において形成する。素子形成のどの工
程において溝１１を形成するかについては特に制限はな
い。また、この溝１１は、フォトリソグラフィ技術及び
エッチング技術を用いて形成される。
ウエハＷを準備する。このシリコンウエハＷの一方の主
面（表面）にはチップ領域１６を区画するスクライブラ
イン１５として溝１１が形成されている。即ち、シリコ
ンウエハＷの表面においてスクライブライン１５とチッ
プ領域１６の境界に溝１１が形成されている。なお、シ
リコンウエハＷ上には、素子形成が完了しているが、図
１には記載していない。この溝１１は、素子形成におけ
るいずれかの工程において形成する。素子形成のどの工
程において溝１１を形成するかについては特に制限はな
い。また、この溝１１は、フォトリソグラフィ技術及び
エッチング技術を用いて形成される。
【００１９】この溝１１間の間隔は、ダイシングソーの
幅よりも２〜３割程度広く形成することが好ましい。例
えば、ダイシングソーの幅が１００μｍ程度の場合に
は、溝１１間の間隔を１２０μｍ程度にする。また、溝
１１の寸法は、例えば幅が約１μｍ程度、深さが約１〜
５μｍ程度であることが好ましい。
幅よりも２〜３割程度広く形成することが好ましい。例
えば、ダイシングソーの幅が１００μｍ程度の場合に
は、溝１１間の間隔を１２０μｍ程度にする。また、溝
１１の寸法は、例えば幅が約１μｍ程度、深さが約１〜
５μｍ程度であることが好ましい。
【００２０】次いで、この溝１１の相互間に構成された
スクライブラインに沿って、シリコンウエハＷの表面側
から第１ダイシングを行う。この第１ダイシングは、シ
リコンウエハＷの厚さの半分以上、例えば８割程度行
う。これにより、図１（ｂ）に示すように、シリコンウ
エハＷにダイシング跡１２が形成される。
スクライブラインに沿って、シリコンウエハＷの表面側
から第１ダイシングを行う。この第１ダイシングは、シ
リコンウエハＷの厚さの半分以上、例えば８割程度行
う。これにより、図１（ｂ）に示すように、シリコンウ
エハＷにダイシング跡１２が形成される。
【００２１】最後に、ダイシング跡１２に沿って第２ダ
イシングを行う。この第２ダイシングは、シリコンウエ
ハＷの厚さの第１ダイシングで残した厚さ、例えば２割
程度行う。これにより、図１（ｃ）に示すように、シリ
コンウエハＷがチップ１３に分離される。
イシングを行う。この第２ダイシングは、シリコンウエ
ハＷの厚さの第１ダイシングで残した厚さ、例えば２割
程度行う。これにより、図１（ｃ）に示すように、シリ
コンウエハＷがチップ１３に分離される。
【００２２】なお、この第２ダイシングに用いるダイシ
ングソーには、第１ダイシングソーよりも幅の狭いもの
を用いる。これは、第１ダイシングの際の切断面が凸凹
しているからである。上述したように、第１ダイシング
で使用するダイシングソーの幅が約１００μｍである場
合には、第２ダイシングでは、幅が約６０μｍ程度のダ
イシングソーを用いることが望ましい。また、第２ダイ
シングは、チップ１３の損傷を抑えるために、第１ダイ
シングよりも遅い処理スピードで行う。
ングソーには、第１ダイシングソーよりも幅の狭いもの
を用いる。これは、第１ダイシングの際の切断面が凸凹
しているからである。上述したように、第１ダイシング
で使用するダイシングソーの幅が約１００μｍである場
合には、第２ダイシングでは、幅が約６０μｍ程度のダ
イシングソーを用いることが望ましい。また、第２ダイ
シングは、チップ１３の損傷を抑えるために、第１ダイ
シングよりも遅い処理スピードで行う。
【００２３】上記ダイシングにおいては、シリコンウエ
ハＷの厚さの半分以上をダイシングする第１ダイシング
と、第１ダイシング後のシリコンウエハＷに対してダイ
シングを行って複数のチップにする第２ダイシングとを
行っている。これにより、チップに損傷を与えずにダイ
シングを行うことができる。
ハＷの厚さの半分以上をダイシングする第１ダイシング
と、第１ダイシング後のシリコンウエハＷに対してダイ
シングを行って複数のチップにする第２ダイシングとを
行っている。これにより、チップに損傷を与えずにダイ
シングを行うことができる。
【００２４】このように、上記実施の形態に係るダイシ
ング方法においては、スクライブラインとして溝が形成
されているので、ダイシングソーでダイシングする際
に、チップ内部に欠けが侵入することを防止できる。こ
のため、チップに損傷を与えることがなくなり、チップ
不良を減少させることができる。
ング方法においては、スクライブラインとして溝が形成
されているので、ダイシングソーでダイシングする際
に、チップ内部に欠けが侵入することを防止できる。こ
のため、チップに損傷を与えることがなくなり、チップ
不良を減少させることができる。
【００２５】（実施の形態２）図２は、本発明の実施の
形態２に係るダイシング方法を説明するための断面図で
ある。本実施の形態においては、半導体ウエハがシリコ
ンウエハである場合について説明する。
形態２に係るダイシング方法を説明するための断面図で
ある。本実施の形態においては、半導体ウエハがシリコ
ンウエハである場合について説明する。
【００２６】まず、図２（ａ）に示すように、シリコン
ウエハＷを準備する。このシリコンウエハＷの一方の主
面（表面）にはチップ領域１６を区画するスクライブラ
イン１５として溝２１が形成されている。即ち、シリコ
ンウエハＷの表面においてスクライブライン１５とチッ
プ領域１６の境界に溝２１が形成されている。この溝２
１は、素子形成におけるいずれかの工程において形成す
る。また、この溝２１は、フォトリソグラフィ技術及び
エッチング技術を用いて形成される。例えば、チップ領
域にビアホールを形成する工程で、溝２１も同時に形成
することが好ましい。
ウエハＷを準備する。このシリコンウエハＷの一方の主
面（表面）にはチップ領域１６を区画するスクライブラ
イン１５として溝２１が形成されている。即ち、シリコ
ンウエハＷの表面においてスクライブライン１５とチッ
プ領域１６の境界に溝２１が形成されている。この溝２
１は、素子形成におけるいずれかの工程において形成す
る。また、この溝２１は、フォトリソグラフィ技術及び
エッチング技術を用いて形成される。例えば、チップ領
域にビアホールを形成する工程で、溝２１も同時に形成
することが好ましい。
【００２７】この溝２１内には金属２３が埋め込まれて
いる。この金属２３としては、タングステンなどが挙げ
られる。この金属２３は、ビアホール内にＷプラグを埋
め込むなどの工程の際に、同時に溝２１内に埋め込むこ
とが好ましい。金属２３とプラグの材料を同じにするこ
とにより、プラグ埋め込みの際に同時に溝２１内に金属
２３を埋め込むことができる。これにより、工程を増加
させることなく、スクライブラインを構成する溝２１内
に金属２３を埋め込むことができる。
いる。この金属２３としては、タングステンなどが挙げ
られる。この金属２３は、ビアホール内にＷプラグを埋
め込むなどの工程の際に、同時に溝２１内に埋め込むこ
とが好ましい。金属２３とプラグの材料を同じにするこ
とにより、プラグ埋め込みの際に同時に溝２１内に金属
２３を埋め込むことができる。これにより、工程を増加
させることなく、スクライブラインを構成する溝２１内
に金属２３を埋め込むことができる。
【００２８】また、シリコンウエハＷには、ウェル２２
が形成されている。なお、シリコンウエハＷ上には、素
子形成が完了しているが、図２にはウェル２２以外は記
載していない。
が形成されている。なお、シリコンウエハＷ上には、素
子形成が完了しているが、図２にはウェル２２以外は記
載していない。
【００２９】上記溝２１間の間隔は、実施の形態１と同
様に、ダイシングソーの幅よりも２〜３割程度広く形成
することが好ましい。また、溝２１の寸法は、ウェル２
２の深さよりも深いことが好ましい。これにより、溝２
１に埋め込まれる金属により、ウェルに不純物（例えば
ナトリウムイオンなど）が侵入することを確実に防止す
ることが可能となる。通常、ウェル２２の深さが約１〜
２μｍ程度であるので、溝２１の深さはそれよりも深く
するように設定することが望ましい。
様に、ダイシングソーの幅よりも２〜３割程度広く形成
することが好ましい。また、溝２１の寸法は、ウェル２
２の深さよりも深いことが好ましい。これにより、溝２
１に埋め込まれる金属により、ウェルに不純物（例えば
ナトリウムイオンなど）が侵入することを確実に防止す
ることが可能となる。通常、ウェル２２の深さが約１〜
２μｍ程度であるので、溝２１の深さはそれよりも深く
するように設定することが望ましい。
【００３０】次いで、この溝２１の相互間に構成された
スクライブラインに沿って、シリコンウエハＷの表面側
から第１ダイシングを行う。この第１ダイシングは、シ
リコンウエハＷの厚さの半分以上、例えば８割程度行
う。これにより、図２（ｂ）に示すように、シリコンウ
エハＷにダイシング跡２４が形成される。
スクライブラインに沿って、シリコンウエハＷの表面側
から第１ダイシングを行う。この第１ダイシングは、シ
リコンウエハＷの厚さの半分以上、例えば８割程度行
う。これにより、図２（ｂ）に示すように、シリコンウ
エハＷにダイシング跡２４が形成される。
【００３１】最後に、ダイシング跡２４に沿って第２ダ
イシングを行う。この第２ダイシングは、シリコンウエ
ハＷの厚さの第１ダイシングで残した厚さ、例えば２割
程度行う。これにより、図２（ｃ）に示すように、シリ
コンウエハＷがチップ２５に分離される。
イシングを行う。この第２ダイシングは、シリコンウエ
ハＷの厚さの第１ダイシングで残した厚さ、例えば２割
程度行う。これにより、図２（ｃ）に示すように、シリ
コンウエハＷがチップ２５に分離される。
【００３２】なお、この第２ダイシングに用いるダイシ
ングソーには、第１ダイシングソーよりも幅の狭いもの
を用いる。これは、第１ダイシングの際の切断面が凸凹
しているからである。上述したように、第１ダイシング
で使用するダイシングソーの幅が約１００μｍである場
合には、第２ダイシングでは、幅が約６０μｍ程度のダ
イシングソーを用いることが望ましい。また、第２ダイ
シングは、チップ１３の損傷を抑えるために、第１ダイ
シングよりも遅い処理スピードで行う。
ングソーには、第１ダイシングソーよりも幅の狭いもの
を用いる。これは、第１ダイシングの際の切断面が凸凹
しているからである。上述したように、第１ダイシング
で使用するダイシングソーの幅が約１００μｍである場
合には、第２ダイシングでは、幅が約６０μｍ程度のダ
イシングソーを用いることが望ましい。また、第２ダイ
シングは、チップ１３の損傷を抑えるために、第１ダイ
シングよりも遅い処理スピードで行う。
【００３３】上記ダイシングにおいては、シリコンウエ
ハＷの厚さの半分以上をダイシングする第１ダイシング
と、第１ダイシング後のシリコンウエハＷに対してダイ
シングを行って複数のチップにする第２ダイシングとを
行っている。これにより、チップに損傷を与えずにダイ
シングを行うことができる。
ハＷの厚さの半分以上をダイシングする第１ダイシング
と、第１ダイシング後のシリコンウエハＷに対してダイ
シングを行って複数のチップにする第２ダイシングとを
行っている。これにより、チップに損傷を与えずにダイ
シングを行うことができる。
【００３４】このように、上記実施の形態に係るダイシ
ング方法においては、スクライブラインとして溝が形成
されているので、チップ内部に欠けが侵入することを防
止できると共に、チップサイズパッケージ（ＣＳＰ）と
しても、金属が存在するので、外部からの不純物（例え
ばナトリウムイオン）のチップ内部への侵入を防止する
ことができる。これにより、チップ不良を減少させるこ
とができる。
ング方法においては、スクライブラインとして溝が形成
されているので、チップ内部に欠けが侵入することを防
止できると共に、チップサイズパッケージ（ＣＳＰ）と
しても、金属が存在するので、外部からの不純物（例え
ばナトリウムイオン）のチップ内部への侵入を防止する
ことができる。これにより、チップ不良を減少させるこ
とができる。
【００３５】（実施の形態３）図３は、本発明の実施の
形態３に係るダイシング方法を説明するための断面図で
ある。本実施の形態においては、半導体ウエハがシリコ
ンウエハである場合について説明する。
形態３に係るダイシング方法を説明するための断面図で
ある。本実施の形態においては、半導体ウエハがシリコ
ンウエハである場合について説明する。
【００３６】まず、図３（ａ）に示すように、シリコン
ウエハＷを準備する。このシリコンウエハＷのチップ領
域１６にはウェル３４が形成されている。また、シリコ
ンウエハＷ上には絶縁膜３１が形成されている。そし
て、この絶縁膜３１にチップ領域１６を区画するスクラ
イブライン１５として溝３２が形成されている。即ち、
シリコンウエハＷの表面においてスクライブライン１５
とチップ領域１６の境界に溝３２が形成されている。こ
の溝３２は、絶縁膜３１を貫通してシリコンウエハＷ内
にも形成される。さらに、絶縁膜３１にはコンタクトホ
ール３３が形成されている。なお、シリコンウエハＷ上
には、素子形成が完了しているが、図３には絶縁膜３１
及びウェル３４以外は記載していない。この溝３２は、
素子形成におけるいずれかの工程において形成する。例
えば、チップ領域１６にコンタクトホール３３を形成し
た後に、溝３２をフォトリソグラフィー技術及びエッチ
ング技術により単独で形成することも可能である。
ウエハＷを準備する。このシリコンウエハＷのチップ領
域１６にはウェル３４が形成されている。また、シリコ
ンウエハＷ上には絶縁膜３１が形成されている。そし
て、この絶縁膜３１にチップ領域１６を区画するスクラ
イブライン１５として溝３２が形成されている。即ち、
シリコンウエハＷの表面においてスクライブライン１５
とチップ領域１６の境界に溝３２が形成されている。こ
の溝３２は、絶縁膜３１を貫通してシリコンウエハＷ内
にも形成される。さらに、絶縁膜３１にはコンタクトホ
ール３３が形成されている。なお、シリコンウエハＷ上
には、素子形成が完了しているが、図３には絶縁膜３１
及びウェル３４以外は記載していない。この溝３２は、
素子形成におけるいずれかの工程において形成する。例
えば、チップ領域１６にコンタクトホール３３を形成し
た後に、溝３２をフォトリソグラフィー技術及びエッチ
ング技術により単独で形成することも可能である。
【００３７】この溝３２の相互間の間隔は、実施の形態
１と同様に、ダイシングソーの幅よりも２〜３割程度広
く形成することが好ましい。また、溝３２の寸法は、ウ
ェル３４の深さよりも深いことが好ましい。これによ
り、溝３２に埋め込まれる金属により、ウェルに不純物
（例えばナトリウムイオンなど）が侵入することを確実
に防止することが可能となる。通常、ウェル３４の深さ
が約１〜２μｍ程度であるので、シリコンウエハＷにお
いて溝３２の深さはそれよりも深くするように設定する
ことが望ましい。
１と同様に、ダイシングソーの幅よりも２〜３割程度広
く形成することが好ましい。また、溝３２の寸法は、ウ
ェル３４の深さよりも深いことが好ましい。これによ
り、溝３２に埋め込まれる金属により、ウェルに不純物
（例えばナトリウムイオンなど）が侵入することを確実
に防止することが可能となる。通常、ウェル３４の深さ
が約１〜２μｍ程度であるので、シリコンウエハＷにお
いて溝３２の深さはそれよりも深くするように設定する
ことが望ましい。
【００３８】この溝３２内には金属３５が埋め込まれて
いる。この金属３５としては、タングステンなどが挙げ
られる。この金属３５は、コンタクトホール内にコンタ
クト材を埋め込むなどの工程の際に、同時に溝３２内に
埋め込むことが好ましい。金属３５とコンタクト材の材
料を同じにすることにより、コンタクト材埋め込みの際
に同時に溝３２内に金属３５を埋め込むことができる。
これにより、工程を増加させることなく、スクライブラ
インを構成する溝３２内に金属３５を埋め込むことがで
きる。
いる。この金属３５としては、タングステンなどが挙げ
られる。この金属３５は、コンタクトホール内にコンタ
クト材を埋め込むなどの工程の際に、同時に溝３２内に
埋め込むことが好ましい。金属３５とコンタクト材の材
料を同じにすることにより、コンタクト材埋め込みの際
に同時に溝３２内に金属３５を埋め込むことができる。
これにより、工程を増加させることなく、スクライブラ
インを構成する溝３２内に金属３５を埋め込むことがで
きる。
【００３９】次いで、この溝３２の相互間に構成された
スクライブライン１５に沿って、第１ダイシングを行
う。この第１ダイシングは、シリコンウエハＷの厚さの
半分以上、例えば８割程度行う。これにより、図３
（ｂ）に示すように、シリコンウエハＷにダイシング跡
３６が形成される。
スクライブライン１５に沿って、第１ダイシングを行
う。この第１ダイシングは、シリコンウエハＷの厚さの
半分以上、例えば８割程度行う。これにより、図３
（ｂ）に示すように、シリコンウエハＷにダイシング跡
３６が形成される。
【００４０】最後に、ダイシング跡３６に沿って第２ダ
イシングを行う。この第２ダイシングは、シリコンウエ
ハＷの厚さの第１ダイシングで残した厚さ、例えば２割
程度行う。これにより、図３（ｃ）に示すように、シリ
コンウエハＷがチップ３７に分離される。
イシングを行う。この第２ダイシングは、シリコンウエ
ハＷの厚さの第１ダイシングで残した厚さ、例えば２割
程度行う。これにより、図３（ｃ）に示すように、シリ
コンウエハＷがチップ３７に分離される。
【００４１】なお、この第２ダイシングに用いるダイシ
ングソーには、第１ダイシングソーよりも幅の狭いもの
を用いる。これは、第１ダイシングの際の切断面が凸凹
しているからである。上述したように、第１ダイシング
で使用するダイシングソーの幅が約１００μｍである場
合には、第２ダイシングでは、幅が約６０μｍ程度のダ
イシングソーを用いることが望ましい。また、第２ダイ
シングは、チップ１３の損傷を抑えるために、第１ダイ
シングよりも遅い処理スピードで行う。
ングソーには、第１ダイシングソーよりも幅の狭いもの
を用いる。これは、第１ダイシングの際の切断面が凸凹
しているからである。上述したように、第１ダイシング
で使用するダイシングソーの幅が約１００μｍである場
合には、第２ダイシングでは、幅が約６０μｍ程度のダ
イシングソーを用いることが望ましい。また、第２ダイ
シングは、チップ１３の損傷を抑えるために、第１ダイ
シングよりも遅い処理スピードで行う。
【００４２】上記ダイシングにおいては、シリコンウエ
ハＷの厚さの半分以上をダイシングする第１ダイシング
と、第１ダイシング後のシリコンウエハＷに対してダイ
シングを行って複数のチップにする第２ダイシングとを
行っている。これにより、チップに損傷を与えずにダイ
シングを行うことができる。
ハＷの厚さの半分以上をダイシングする第１ダイシング
と、第１ダイシング後のシリコンウエハＷに対してダイ
シングを行って複数のチップにする第２ダイシングとを
行っている。これにより、チップに損傷を与えずにダイ
シングを行うことができる。
【００４３】このように、上記実施の形態に係るダイシ
ング方法においては、スクライブラインとして溝が形成
されているので、チップ内部に欠けが侵入することを防
止できると共に、チップサイズパッケージ（ＣＳＰ）と
しても、金属が存在するので、外部からの不純物（例え
ばナトリウムイオン）のチップ内部への侵入を防止する
ことができる。これにより、チップ不良を減少させるこ
とができる。
ング方法においては、スクライブラインとして溝が形成
されているので、チップ内部に欠けが侵入することを防
止できると共に、チップサイズパッケージ（ＣＳＰ）と
しても、金属が存在するので、外部からの不純物（例え
ばナトリウムイオン）のチップ内部への侵入を防止する
ことができる。これにより、チップ不良を減少させるこ
とができる。
【００４４】本発明は上記実施の形態１〜３に限定され
ず、種々変更して実施することが可能である。例えば、
第１及び第２ダイシングで使用するダイシングソーの幅
や第１ダイシングの際の処理深さ、シリコンウエハに形
成する溝の深さや溝に埋め込む金属の種類などは、適宜
変更して実施することが可能である。また、本発明にお
いては、半導体ウエハがシリコンウエハ以外のものであ
る場合にも適用することができる。
ず、種々変更して実施することが可能である。例えば、
第１及び第２ダイシングで使用するダイシングソーの幅
や第１ダイシングの際の処理深さ、シリコンウエハに形
成する溝の深さや溝に埋め込む金属の種類などは、適宜
変更して実施することが可能である。また、本発明にお
いては、半導体ウエハがシリコンウエハ以外のものであ
る場合にも適用することができる。
【００４５】
【発明の効果】以上説明したように本発明のダイシング
方法は、スクライブラインとして溝が形成されているの
で、ダイシングソーでダイシングする際に、チップ内部
に欠けが侵入することを防止できる。このため、チップ
に損傷を与えることがなくなり、チップ不良を減少させ
ることができる。
方法は、スクライブラインとして溝が形成されているの
で、ダイシングソーでダイシングする際に、チップ内部
に欠けが侵入することを防止できる。このため、チップ
に損傷を与えることがなくなり、チップ不良を減少させ
ることができる。
【００４６】また、溝内に金属を埋め込むことにより、
チップサイズパッケージ（ＣＳＰ）としても、外部から
の不純物（例えばナトリウムイオン）のチップ内部への
侵入を防止することができる。これにより、チップ不良
を減少させることができる。
チップサイズパッケージ（ＣＳＰ）としても、外部から
の不純物（例えばナトリウムイオン）のチップ内部への
侵入を防止することができる。これにより、チップ不良
を減少させることができる。
【図１】（ａ）〜（ｃ）は、本発明の実施の形態１に係
るダイシング方法を説明するための断面図である。
るダイシング方法を説明するための断面図である。
【図２】（ａ）〜（ｃ）は、本発明の実施の形態２に係
るダイシング方法を説明するための断面図である。
るダイシング方法を説明するための断面図である。
【図３】（ａ）〜（ｃ）は、本発明の実施の形態３に係
るダイシング方法を説明するための断面図である。
るダイシング方法を説明するための断面図である。
【図４】（ａ）〜（ｃ）は、従来のダイシング方法を説
明するための断面図である。
明するための断面図である。
【図５】従来のダイシング方法を説明するためのフロー
チャート。
チャート。
１１，２１，３２…溝 １２，２４，３６…ダイシング跡 １３，２５，３７…チップ ２２，３４…ウェル １５…スクライブライン １６…チップ領域 ２３，３５…埋め込み金属 ３１…酸化膜 ３３…コンタクトホール Ｗ…ウエハ
Claims (5)
- 【請求項１】 半導体ウエハを複数のチップにダイシン
グするダイシング方法であって、 半導体ウエハの表面上におけるスクライブラインとチッ
プ領域の境界に溝を形成する工程と、 前記溝の相互間に構成されるスクライブラインにしたが
って前記半導体ウエハに対してダイシングを行う工程
と、を具備することを特徴とするダイシング方法。 - 【請求項２】 前記溝は、前記半導体ウエハに形成され
るウェルの深さよりも深く形成されることを特徴とする
請求項１記載のダイシング方法。 - 【請求項３】 前記溝内に金属が埋め込まれていること
を特徴とする請求項１記載のダイシング方法。 - 【請求項４】 前記金属は、前記半導体ウエハ上に形成
されたコンタクトホール内又はビアホール内に金属を埋
め込む工程において前記溝内に埋め込まれることを特徴
とする請求項３記載のダイシング方法。 - 【請求項５】 前記ダイシング工程は、前記半導体ウエ
ハの厚さの半分以上をダイシングする第１ダイシング工
程と、第１ダイシング後の半導体ウエハに対してダイシ
ングを行って複数のチップにする第２ダイシング工程と
から構成されることを特徴とする請求項１記載のダイシ
ング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000024428A JP2001217210A (ja) | 2000-02-01 | 2000-02-01 | ダイシング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000024428A JP2001217210A (ja) | 2000-02-01 | 2000-02-01 | ダイシング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001217210A true JP2001217210A (ja) | 2001-08-10 |
Family
ID=18550420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000024428A Withdrawn JP2001217210A (ja) | 2000-02-01 | 2000-02-01 | ダイシング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001217210A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013054917A1 (ja) * | 2011-10-13 | 2013-04-18 | 株式会社タムラ製作所 | 半導体素子及びその製造方法 |
| JPWO2013179767A1 (ja) * | 2012-05-30 | 2016-01-18 | オリンパス株式会社 | 撮像装置の製造方法および半導体装置の製造方法 |
-
2000
- 2000-02-01 JP JP2000024428A patent/JP2001217210A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013054917A1 (ja) * | 2011-10-13 | 2013-04-18 | 株式会社タムラ製作所 | 半導体素子及びその製造方法 |
| JPWO2013179767A1 (ja) * | 2012-05-30 | 2016-01-18 | オリンパス株式会社 | 撮像装置の製造方法および半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5786266A (en) | Multi cut wafer saw process | |
| US7316940B2 (en) | Chip dicing | |
| JPH10270388A (ja) | クラックストッパを形成する方法 | |
| JPH0774130A (ja) | ウェハからチップを個別化する方法 | |
| JP2008028243A (ja) | 半導体装置 | |
| JP2575795B2 (ja) | 半導体装置の製造方法 | |
| US7211500B2 (en) | Pre-process before cutting a wafer and method of cutting a wafer | |
| JP2009302231A (ja) | 半導体装置の製造方法 | |
| JP2718901B2 (ja) | 半導体装置の製造方法 | |
| JP2001217210A (ja) | ダイシング方法 | |
| JP2006108489A (ja) | 半導体装置の製造方法 | |
| JP2644069B2 (ja) | 半導体装置の製造方法 | |
| JPH1064855A (ja) | 半導体装置の製造方法 | |
| JPH065701A (ja) | 半導体装置の製造方法 | |
| JP2001203175A (ja) | ダイシング方法 | |
| JPH0442949A (ja) | ダイシングスリット付き半導体装置 | |
| TWI241645B (en) | Pre-process of cutting a wafer and method of cutting a wafer | |
| JPH10312980A (ja) | 半導体装置の製造方法 | |
| JPH0745560A (ja) | 半導体装置及びその製造方法 | |
| JPS6255700B2 (ja) | ||
| JP3221394B2 (ja) | 半導体装置におけるダイシング方法 | |
| JPS60149151A (ja) | 半導体ウエハのダイシング方法 | |
| JPH0529454A (ja) | 半導体集積回路チツプの製造方法 | |
| JPS6189012A (ja) | 基板切断方法 | |
| JPH0563076A (ja) | 半導体ウエーハの切断方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070403 |