JPH10270388A - クラックストッパを形成する方法 - Google Patents
クラックストッパを形成する方法Info
- Publication number
- JPH10270388A JPH10270388A JP10072194A JP7219498A JPH10270388A JP H10270388 A JPH10270388 A JP H10270388A JP 10072194 A JP10072194 A JP 10072194A JP 7219498 A JP7219498 A JP 7219498A JP H10270388 A JPH10270388 A JP H10270388A
- Authority
- JP
- Japan
- Prior art keywords
- discontinuity
- dielectric layer
- integrated circuit
- channel
- crack
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 30
- 238000012545 processing Methods 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 claims abstract description 10
- 239000003989 dielectric material Substances 0.000 claims abstract description 5
- 239000002184 metal Substances 0.000 description 24
- 229910052751 metal Inorganic materials 0.000 description 24
- 235000012431 wafers Nutrition 0.000 description 22
- 238000002161 passivation Methods 0.000 description 18
- 238000001465 metallisation Methods 0.000 description 16
- 238000005516 engineering process Methods 0.000 description 11
- 239000000758 substrate Substances 0.000 description 9
- 238000002955 isolation Methods 0.000 description 8
- 238000013461 design Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
けがICの有効領域に伝播しないようにするためのクラ
ックストッパを形成する方法を提供する。 【解決手段】 集積回路を有する半導体ウェーハを提供
し、前記集積回路が、誘電体層を有するチャネルをダイ
シングすることにより分離させられるようになってお
り、集積回路を分離するためにウェーハをダイシングす
るときに生じるクラックの形成を抑制するために、チャ
ネル218の縁部に誘電体材料における不連続250を
形成し、該不連続を形成するために付加的な処理が必要
とされないように、前記不連続を、集積回路を製造する
工程の一部として製造する。
Description
に、クラックの伝播を減じるクラックストッパを形成す
る方法に関する。
体および導体の層が形成される。これらの層は、特徴お
よびスペースを形成するようにパターニングされ、トラ
ンジスタ、コンデンサおよびレジスタ等のデバイスを形
成する。次いで、これらのデバイスは、所望の電気的機
能を得るように互いに接続され、これにより集積回路
(IC)を形成する。装置の様々な層の形成およびパタ
ーニングは、酸化、注入、デポジション、シリコンのエ
ピタキシャル成長、写真食刻、エッチングおよびプレー
ナ技術等の慣用の製造技術を用いて達成される。このよ
うな技術は、S.M.ジィー(S.M.Sze)著の「VLS
Iテクノロジ(VLSI technology)」第2版(出版社Mc
Graw-hill、New York所在、1988年)に記載されて
いる。
数のICが並行して製造される。次いで、ICは個々の
チップに分離される。ウェーハを個々のチップに分離す
る過程は、通常「ダイシング」と呼ばれる。一般的に、
「グラインド・カット(grind cut)」および「スクラ
イブ・アンド・ブレーク(scribe and break)」等の様
々なダイシング技術が採用されている。このような慣用
のダイシング技術は、シミゾに発行された米国特許第3
942508号明細書に記載されている。
ている。図示したように、ウェーハは、チャネル120
によって分離されたIC114および115からを有し
ている。チャネル120は、ICを分離するためにダイ
シング工具が切断もしくはスクライビングする領域であ
る。チャネルの幅は、たとえば約100ミクロン(μ
m)である。通常、チャネルは酸化物等の誘電体層12
1で被覆されている。ウェーハの表面は硬い不活性化層
と柔らかい不活性化層とで被覆されている。硬い不活性
化層は、たとえば酸化シリコンまたは窒化シリコンから
成っており、柔らかい不活性化層は、ポリイミドから成
っている。不活性化層は、ICの表面を保護するために
働く。ウェーハをダイシングする前に、通常はチャネル
の不活性化層は除去され、メタライゼーションの誘電体
層の部分が残る。
スクライビングすると、クラックおよび欠けが生じる。
典型的な誘電体層の特性により、ダイシング工具がウェ
ーハを切断する領域からクラックが伝播する。深さが数
ミクロンより大きく長さが10分の数ミリメートルより
大きなクラックが観察された。いくつかの例では、この
ようなクラックは、切断縁部から有効チップ領域にまで
延びる可能性があり、完成したICにおける著しい信頼
性の低下を引き起こす。このことは、ウェーハごとのI
Cの歩留りを低下させる。
するクラックおよび欠けの伝播を低減する必要があるこ
とは明らかである。
課題は、ダイシングにより発生するクラックおよび欠け
がICの有効領域に伝播しないようにするためのクラッ
クストッパを形成する方法を提供することである。
に本発明の方法では、冒頭で述べた方法において、集積
回路を有する半導体ウェーハを提供し、前記集積回路
が、誘電体層を有するチャネルをダイシングすることに
より分離させられるようになっており、集積回路を分離
するためにウェーハをダイシングするときに生じるクラ
ックの伝播を抑制するために、チャネルの縁部において
誘電体材料に不連続を形成し、該不連続を形成するため
に付加的な処理が必要とされないように、前記不連続
を、集積回路を製造する工程の一部として製造するよう
にした。
プにダイシングすることにより発生するクラックの重大
性を低減するためのクラックストッパに関する。本発明
によれば、チャネル領域における誘電体層の厚さの不連
続が、ICの有効領域の縁部の近くに形成されており、
これにより、ダイシング領域と有効チップ領域とを分離
させている。不連続は、ICの有効領域にクラックが伝
播するのを抑制することによりクラックストッパとして
働く。不連続が形成されることにより、誘電体層が厚く
および/または薄くなる。不連続は、FEOLおよび/
またはBEOL処理に使用される写真食刻マスクの設計
を変更する等の、設計の変更により、既存の前記処理の
一部として形成される。また、クラックストッパの形成
には付加的な処理ステップは必要ではない。したがっ
て、ICを製造するために必要な元々の処理時間は増大
せず、これに対して、ウェーハごとのチップの歩留りが
改善される。
につき詳しく説明する。
チップにダイシングすることにより生じるクラックの重
大性を低減する。前述のように、クラックは、ICの有
効領域に突入し、ひいてはICを動作不能にするおそれ
がある。本発明によれば、ICの縁部の近くで、誘電層
の厚さの不連続が形成される。この不連続は、クラック
ストッパとして働き、クラックの伝播を妨害および抑制
する。したがって、不連続は、クラックがICの有効領
域に突入することを低減または回避する。
典型的な部分が示されている。図示したように、この部
分は、チャネル218によって分離させられたIC21
4,216(詳しく図示せず)を有している。1つの実
施例では、ICはダイナミックランダムアクセスメモリ
(DRAM)または同期DRAM(SDRAM)等のメ
モリデバイスである。チャネル218は、ICを分離さ
せるためにダイシング工具が切断する領域である。通常
は誘電体層232がチャネルにおいてウェーハの表面を
被覆している。誘電体層は、たとえば、酸化シリコン
(SiO2)、窒化シリコン( Si3N4)、または
LP−CVD窒化シリコン(SiNx)である。誘電体
層は、たとえば、「VLSIテクノロジ(VLSI technol
ogy)」に記載された化学蒸着(CVD)またはスピン
オン技術(spin-on technology)によって形成される。
ICの表面を保護するために、ウェーハの表面には硬い
不活性化層250と柔らかい不活性化層251とが形成
されている。ウェーハのダイシングを容易にするため
に、チャネル領域の硬い不活性化層と柔らかい不活性化
層とは、写真食刻およびエッチング技術によって除去さ
れる。
縁部の近くにおいてダイシングチャネルの縁部に形成さ
れている。不連続は、誘電体層の厚さを増大および/ま
たは減少させる。事実、誘電体層における厚さのあらゆ
る不連続が、クラックがさらに伝播するのを低減または
防止することが観察された。図示したように、ICの縁
部の近くにおいて、チャネルの両側に2列の不連続が形
成されている。図示したように、ウェーハの表面領域を
保護するために、2列の不連続は互いにほぼ平行であ
る。
増大するために、不連続は、慣用のクラックストッパ技
術と一緒に用いられると有利である。慣用のクラックス
トッパ技術では、たとえば、誘電体層を完全に除去す
る。このような技術は、アベその他に発行された米国特
許第4610079号明細書に記載されている。不連続
は、クラックがICの有効領域に伝播するのを抑制する
ためのより有効な技術として、主要なクラックストッパ
技術として(すなわち慣用のクラックストッパ技術の代
わりに)用いられても有効である。
体層で被覆する前に基板に表面段部を形成することによ
り形成される。表面段部は、慣用の写真食刻およびエッ
チング技術を用いて形成される。慣用のエッチング技術
は、たとえば、化学的ウェットエッチングおよび反応性
イオンエッチング(RIE)を含んでいる。このような
技術は、ランヤン(Runyan)他著の「セミコンダクタ・
インテグレイテッド・サーキット・プロセシング・テク
ノロジ(Semiconductor Integrated Circuit Processin
g Technology)」(出版社Addison-Wesley、1990
年)に記載されている。
部は、たとえば、ICおよびメモリデバイスを製造する
ための既存のラインのフロントエンド(FEOL:fron
t end of line)処理時に形成される。図示したよう
に、表面段部は、IC内のデバイスの有効領域を分離さ
せる隔離領域を形成するための処理の一部として形成さ
れる。表面段部は、たとえば、隔離マスクに付加的なパ
ターンを有することによって規定される。この付加的な
パターンは、チャネル領域に設けられる表面段部に対応
している。付加的なパターンは、以下に説明するよう
に、様々な形状であってよく、また種々異なる輪郭を有
していてよい。さらに、特定の隔離技術またはFEOL
処理が重要なのではなく、単に誘電体層の厚さの不連続
が生じるということが重要である。たとえば、浅いトレ
ンチによる隔離(STI:shallow trench isolation
)または局部隔離(LOCOS:local isolation)が
有効である。有効な他のFEOL処理では、たとえば、
DRAMまたはSDRAM等のメモリデバイスにおいて
使用されるトレンチコンデンサを形成するために深いト
レンチ(DT:deep trench)を形成したり、または表
面段部を形成する他の処理を行ったりする。チャネル領
域に表面段部を規定するために、DTパターンがチャネ
ル領域に含まれている。DTの形成は、誘電体層の厚さ
に変化をもたらす。
基板がエッチングされる。その結果、基板の所定の領域
に凹所が形成される。この所定の領域は、表面段部とS
TIとが規定された領域を含んでいる。次いで、STI
と表面段部とは、誘電体材料により充填される。次の処
理では、チャネル領域を被覆する誘電体層が形成され
る。
領域の一部の横断面が示されている。図示したように、
基板301に形成された表面段部305は、誘電体層3
10の厚さの不連続を形成している。特に、表面段部を
備えた領域325における誘電体層の厚さは、表面段部
を備えない領域330における厚さよりも大きい。IC
の縁部の近くにおいてチャネルに一連のこれらの構造を
配置することにより、効果的なクラックストッパが形成
される。誘電体層の厚さの不連続は、ICの有効領域に
までクラックが伝わるもしくは伝播するのを効果的に低
減または回避する。なぜならば、切断領域から拡散した
クラックは、不連続に突き当たり、この不連続が、個々
の集積回路構造へのクラックの伝播を効果的に妨げるか
らである。その結果、クラックによって生ぜしめられる
ICへの損傷が低減される。
トッパの有効度にとって最も重要であるわけではない。
重要なことは、誘電体層の厚さの不連続が、表面段部に
よって生ぜしめられるということである。図4には、表
面段部の典型的な形状および輪郭が示されている。図示
したように、ダイヤモンド形405,方形もしくは矩形
406,楕円形または円形407の表面段部が使用可能
である。その他のジオメトリ形状も使用可能である。1
つの実施例では、表面段部405,406,407で示
したように、一連の表面段部が、ICの縁部に沿って線
形の輪郭で形成されている。一連の表面段部全てが同じ
形状を有している必要はない。クラックストッパとして
働くためには、様々な形状の表面段部を組み合わせるこ
とも効果的である。択一的に、ICの縁部に沿って連続
的な表面段部410が形成されてもよい。連続的な表面
段部もまた様々なジオメトリ形状を有していてよい。そ
の他の効果的なクラックストッパ輪郭は、ジグザグ41
5状である。前記構造は、たとえば隔離またはDTマス
クに所望のパターンを加えることによってチャネル領域
に規定される。したがって、クラックストッパを形成す
るためには、付加的な処理ステップなしに、適当なマス
クに所望のパターンを加えるだけでよい。
さを減じるための構造を形成することによって形成され
ている。このような構造は、たとえば、ラインのバック
エンド(BEOL:back end of line)処理時に形成さ
れる。BEOL処理では、相互接続のための様々な金属
層をICに形成する。BEOL処理を利用した本発明を
理解し易くするために、BEOL処理について説明す
る。
れるような様々な金属層が示されている。もちろん、図
面は、DRAMチップにおける相互接続の正確な描写で
はない。図面は、一般的に用いられる様々な金属層を示
しているだけである。これらの層は、メタライゼーショ
ンまたは相互接続計画を変えることにより変化してよ
い。
はIC内の様々なデバイスの相互接続を提供するために
使用されている。様々な金属層を互いに絶縁させるため
に、たとえば酸化物から成る誘電体層が各金属層間に形
成されている。金属層のレベル同士の接続が必要な箇所
には接点550,551,552が形成されている。接
点の形成は、アインスプルッフ(Einspruch)他著の
「VLSI エレクトロニック・マイクロストラクチャ
・サイエンス(VLSI electronic MicrostructureScienc
e)」の第15巻、「VLSI メタライゼーション(V
LSI Metallization)」(出版社Academic Press、19
87年、ISBN 0−12−234115−5)に記
載されているような慣用の技術を用いることによって達
成される。
タ510が形成されている。トランジスタは、たとえ
ば、DRAMセルのコンデンサに接続されたパストラン
ジスタ(pass transistor)である。トランジスタは、
ゲート515、ソース・ドレイン領域512から成って
いる。ゲート接点(GC)と呼ばれるゲートは、通常、
DRAMアレイのワードラインを意味する。GCの上に
は、M0層と呼ばれる金属層520が設けられている。
M0とCGとは、誘電体材料によって互いに絶縁されて
いる。接点550は、トランジスタのゲートとソースと
を接続しており、DRAMアレイのビットライン接続を
提供している。M0とGCとを相互接続した接点レベル
は、CSレベルと呼ばれる。通常、慣用のIC設計は、
多層金属層を含んでいる。たとえば、M1層と呼ばれる
金属層530は、M0層の上に設けられている。M1と
M0との相互接続レベルは、C1レベルと呼ばれる。M
1層の上にはM2金属層540が設けられている。金属
層は、たとえば、アルミニウム(Al)合金、タングス
テン(W)、銅(Cu)、チタン(Ti)、珪化チタン
および窒化チタン等の金属派生物、または金属層を形成
するために使用されるその他の慣用の材料から成ってい
ることができる。硬い不活性化層570と柔らかい不活
性化層571とは、それぞれ、DRAMチップを保護す
るためにM2の上に形成されている。
を示している。図示したように、チャネル領域は、メタ
ライゼーションの誘電体層を含んでいる。誘電体層の上
には、不活性化層が設けられている。いくつかの適用例
では、メタライゼーションフィルムを備えたカーフ試験
構造(kerf test structure)が、チャネル領域に形成
されている。
て不連続を形成するための、本発明の典型的な実施例が
示されている。誘電体層の厚さの減少は、メタライゼー
ション積層部670を形成するように金属層674およ
び678を組み込むことによって達成される。金属層6
74および678は、それぞれM0およびM1のBEO
L処理に対応する。これらの金属層は、それぞれC1お
よびCSに対応する接点676および672によって相
互接続されている。択一的に、金属層は相互接続されな
くてもよく、この場合、誘電体層がM0層とM1層とを
分離させる。
ャネル領域から除去される。しかしながら、金属層を空
気に曝すと、腐食または汚染を生じるおそれがある。金
属の腐食を防止するために、メタライゼーション積層部
は、不活性化層が除去された後でさえも誘電体層によっ
て被覆されたままであるように形成されている。図6の
実施例は、M0層とM1層とを含んだメタライゼーショ
ン積層部を有している。
するために、連続的なまたは一連のメタライゼーション
積層部が、ICの縁部の近くでチャネルに形成されてい
る。不連続を形成するための段部を形成する実施例のよ
うに、メタライゼーション積層部は、縁部ストッパとし
て働くために様々な形状および輪郭であることができ
る。択一的に、メタライゼーション積層部を表面段部と
組み合わせることも、クラックストッパとして働く場合
に有効である。
OL処理を利用して形成される。メタライゼーション積
層部を形成するには、M0,M1,CSおよびC1の層
を規定するために使用されるマスクの設計を変更するだ
けでよい。たとえば、金属層678および674は、適
当な位置でM0およびM1の層に所望のパターンを加え
ることによって形成される。相互接続は、たとえば、C
SおよびC1レベルにおいて接点を形成するための慣用
の技術を用いて形成される。このように、メタライゼー
ション積層部の形成自体は、付加的な処理ステップを必
要としない。
クストッパを提供するために誘電体層に不連続を形成す
ると有利である。クラックストッパは、クラックがIC
の有効領域に突入する前に、ダイシング処理により発生
するクラックおよび欠けの伝播をうまく低減する。その
結果、ICは、クラックストッパが設けられていない場
合にクラックがICの有効領域にまで伝播することによ
って受けるおそれのある損傷が防止される。不連続は、
誘電体層を厚くすることによって形成されていようと薄
くすることによって形成されていようと、ICを製造す
る工程の一部として形成される。したがって、設計を変
更するだけでよく、付加的な処理ステップや処理の変更
は必要ではない。さらに、不連続は、ダイシングチャネ
ルの幅を減じることができ、これにより、ウェーハごと
の、形成したいICの有効領域が増大する。
施例を参照して説明されているが、本発明の範囲を逸脱
することなしに本発明に変更を加えることは当業者によ
って認められるだろう。一例として、チャネル領域にお
ける誘電体層の厚さの不連続は、様々な形状または輪郭
を有することができる。したがって、本発明の範囲は、
上記説明を参考に決定されるのではなく、本発明の完全
な範囲を含んだ、添付の請求項を参考に決定されるのが
望ましい。
ある。
有する半導体基板を示す図である。
するための本発明の実施例を示す図である。
す図である。
するための本発明の実施例を示す図である。
チャネル、 121誘電体層、 124,125 不
活性化層、 200 ウェーハ、 214,215 I
C、 218 チャネル、 232 誘電体層、 25
0,251不活性化層、 250 不連続、 301
基板、 305 表面段部、 310 誘電体層、 3
25 領域、 330 領域、 405 ダイヤモンド
形、406 方形または円形、 410 連続的な表面
段部、 415 ジグザグ、 550,551,552
接点、 510 トランジスタ、 512 ソース・
ドレイン領域、 515 ゲート、 520 金属層、
550 接点、530,540 金属層、 570,
571 不活性化層、 670 メタライゼーション積
層部、 674,678 金属層、 672,676
接点
Claims (1)
- 【請求項1】 集積回路の製造時に、クラックの伝播を
減じるクラックストッパを形成する方法において、 集積回路を有する半導体ウェーハを提供し、前記集積回
路が、誘電体層を有するチャネルをダイシングすること
により分離させられるようになっており、 集積回路を分離するためにウェーハをダイシングすると
きに生じるクラックの伝播を抑制するために、チャネル
の縁部において誘電体材料に不連続を形成し、該不連続
を形成するために付加的な処理が必要とされないよう
に、前記不連続を、集積回路を製造する工程の一部とし
て製造することを特徴とする、クラックストッパを形成
する方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/823668 | 1997-03-24 | ||
US08/823,668 US5789302A (en) | 1997-03-24 | 1997-03-24 | Crack stops |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10270388A true JPH10270388A (ja) | 1998-10-09 |
Family
ID=25239372
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10072194A Pending JPH10270388A (ja) | 1997-03-24 | 1998-03-20 | クラックストッパを形成する方法 |
Country Status (6)
Country | Link |
---|---|
US (4) | US5789302A (ja) |
EP (1) | EP0867934A1 (ja) |
JP (1) | JPH10270388A (ja) |
KR (1) | KR100482385B1 (ja) |
CN (1) | CN1127133C (ja) |
TW (1) | TW423066B (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001023937A (ja) * | 1999-05-20 | 2001-01-26 | Texas Instr Inc <Ti> | 半導体デバイス内のスクライブストリートシール及び製造方法 |
JP2001267325A (ja) * | 2000-02-10 | 2001-09-28 | Internatl Business Mach Corp <Ibm> | 低誘電率集積回路のクラック止めと酸素バリア |
JP2011091445A (ja) * | 2011-02-04 | 2011-05-06 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
US11183469B2 (en) | 2018-08-29 | 2021-11-23 | Kioxia Corporation | Semiconductor device |
US11610852B2 (en) | 2018-08-29 | 2023-03-21 | Kioxia Corporation | Semiconductor device |
Families Citing this family (60)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5789302A (en) | 1997-03-24 | 1998-08-04 | Siemens Aktiengesellschaft | Crack stops |
JPH1174229A (ja) * | 1997-08-29 | 1999-03-16 | Toshiba Microelectron Corp | 半導体装置 |
US6137155A (en) * | 1997-12-31 | 2000-10-24 | Intel Corporation | Planar guard ring |
US6707680B2 (en) * | 1998-10-22 | 2004-03-16 | Board Of Trustees Of The University Of Arkansas | Surface applied passives |
US6339251B2 (en) * | 1998-11-10 | 2002-01-15 | Samsung Electronics Co., Ltd | Wafer grooves for reducing semiconductor wafer warping |
US7381642B2 (en) | 2004-09-23 | 2008-06-03 | Megica Corporation | Top layers of metal for integrated circuits |
US7405149B1 (en) * | 1998-12-21 | 2008-07-29 | Megica Corporation | Post passivation method for semiconductor chip or wafer |
US6965165B2 (en) | 1998-12-21 | 2005-11-15 | Mou-Shiung Lin | Top layers of metal for high performance IC's |
US6441465B2 (en) * | 1999-02-09 | 2002-08-27 | Winbond Electronics Corp. | Scribe line structure for preventing from damages thereof induced during fabrication |
US6396160B1 (en) | 1999-09-14 | 2002-05-28 | International Business Machines Corporation | Fill strategies in the optical kerf |
KR100314133B1 (ko) * | 1999-11-26 | 2001-11-15 | 윤종용 | 가장자리에 흡습방지막이 형성된 반도체 칩 및 이흡습방지막의 형성방법 |
US6495918B1 (en) * | 2000-09-05 | 2002-12-17 | Infineon Technologies Ag | Chip crack stop design for semiconductor chips |
US6492247B1 (en) | 2000-11-21 | 2002-12-10 | International Business Machines Corporation | Method for eliminating crack damage induced by delaminating gate conductor interfaces in integrated circuits |
US6383893B1 (en) * | 2000-12-28 | 2002-05-07 | International Business Machines Corporation | Method of forming a crack stop structure and diffusion barrier in integrated circuits |
US6895133B1 (en) * | 2001-06-20 | 2005-05-17 | Lightwave Microsystems Corporation | Crack propagation stops for dicing of planar lightwave circuit devices |
KR100804362B1 (ko) * | 2002-02-21 | 2008-02-15 | 주식회사 엘지이아이 | 반도체 웨이퍼의 절단방법 |
US7259043B2 (en) * | 2002-05-14 | 2007-08-21 | Texas Instruments Incorporated | Circular test pads on scribe street area |
US6951801B2 (en) * | 2003-01-27 | 2005-10-04 | Freescale Semiconductor, Inc. | Metal reduction in wafer scribe area |
US20040262762A1 (en) * | 2003-06-25 | 2004-12-30 | Ming-Shuoh Liang | Method of providing via in a multilayer semiconductor device |
US20050230005A1 (en) * | 2003-06-25 | 2005-10-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Test pad for reducing die sawing damage |
US6815813B1 (en) | 2003-07-01 | 2004-11-09 | International Business Machines Corporation | Self-contained heat sink and a method for fabricating same |
US20050026397A1 (en) * | 2003-07-28 | 2005-02-03 | International Business Machines Corporation | Crack stop for low k dielectrics |
US7098544B2 (en) * | 2004-01-06 | 2006-08-29 | International Business Machines Corporation | Edge seal for integrated circuit chips |
JP2005285853A (ja) * | 2004-03-26 | 2005-10-13 | Nec Electronics Corp | 半導体ウェハ、半導体ウェハの製造方法、および半導体装置の製造方法 |
DE102004057238B4 (de) * | 2004-11-26 | 2007-10-04 | Infineon Technologies Ag | Halbleiterbauteil mit Passivierungsschicht |
US7268440B2 (en) * | 2005-01-09 | 2007-09-11 | United Microelectronics Corp. | Fabrication of semiconductor integrated circuit chips |
JP4471852B2 (ja) * | 2005-01-21 | 2010-06-02 | パナソニック株式会社 | 半導体ウェハ及びそれを用いた製造方法ならびに半導体装置 |
US7741715B2 (en) * | 2005-03-14 | 2010-06-22 | Infineon Technologies Ag | Crack stop and moisture barrier |
US20060278957A1 (en) * | 2005-06-09 | 2006-12-14 | Zong-Huei Lin | Fabrication of semiconductor integrated circuit chips |
JP5022576B2 (ja) * | 2005-07-08 | 2012-09-12 | 株式会社ジャパンディスプレイイースト | 表示パネルおよび表示装置 |
US7795615B2 (en) * | 2005-11-08 | 2010-09-14 | Infineon Technologies Ag | Capacitor integrated in a structure surrounding a die |
FR2893182B1 (fr) * | 2005-11-10 | 2007-12-28 | Atmel Grenoble Soc Par Actions | Procede de decoupe de puces de circuit-integre sur substrat aminci |
US7732897B2 (en) * | 2006-06-15 | 2010-06-08 | Taiwan Semiconductor Manufacturing Co., Ltd | Methods of die sawing and structures formed thereby |
WO2008007173A1 (en) * | 2006-07-06 | 2008-01-17 | Freescale Semiconductor, Inc. | Wafer and method of forming alignment markers |
JP2008060532A (ja) * | 2006-08-04 | 2008-03-13 | Seiko Epson Corp | 半導体装置 |
US8013394B2 (en) * | 2007-03-28 | 2011-09-06 | International Business Machines Corporation | Integrated circuit having resistor between BEOL interconnect and FEOL structure and related method |
US8629532B2 (en) * | 2007-05-08 | 2014-01-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor wafer with assisting dicing structure and dicing method thereof |
US8293545B2 (en) * | 2007-10-29 | 2012-10-23 | Globalfoundries Singapore Pte. Ltd. | Critical dimension for trench and vias |
US7812424B2 (en) * | 2007-12-21 | 2010-10-12 | Infineon Technologies Ag | Moisture barrier capacitors in semiconductor components |
US8008750B2 (en) * | 2008-02-01 | 2011-08-30 | Infineon Technologies Ag | Crack stops for semiconductor devices |
US7871902B2 (en) * | 2008-02-13 | 2011-01-18 | Infineon Technologies Ag | Crack stop trenches |
US7491578B1 (en) | 2008-04-02 | 2009-02-17 | International Business Machines Corporation | Method of forming crack trapping and arrest in thin film structures |
US7955952B2 (en) * | 2008-07-17 | 2011-06-07 | International Business Machines Corporation | Crackstop structures and methods of making same |
US8187897B2 (en) * | 2008-08-19 | 2012-05-29 | International Business Machines Corporation | Fabricating product chips and die with a feature pattern that contains information relating to the product chip |
US7821104B2 (en) * | 2008-08-29 | 2010-10-26 | Freescale Semiconductor, Inc. | Package device having crack arrest feature and method of forming |
US8576537B2 (en) * | 2008-10-17 | 2013-11-05 | Kemet Electronics Corporation | Capacitor comprising flex crack mitigation voids |
US8357988B2 (en) | 2009-02-06 | 2013-01-22 | United Microelectronics Corp. | Die seal ring |
US8357996B2 (en) * | 2009-11-17 | 2013-01-22 | Cree, Inc. | Devices with crack stops |
US8859390B2 (en) * | 2010-02-05 | 2014-10-14 | International Business Machines Corporation | Structure and method for making crack stop for 3D integrated circuits |
US8604618B2 (en) | 2011-09-22 | 2013-12-10 | International Business Machines Corporation | Structure and method for reducing vertical crack propagation |
US8970008B2 (en) | 2013-03-14 | 2015-03-03 | Infineon Technologies Ag | Wafer and integrated circuit chip having a crack stop structure |
KR102250130B1 (ko) | 2013-11-20 | 2021-05-11 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
US9583410B2 (en) | 2014-03-21 | 2017-02-28 | International Business Machines Corporation | Volumetric integrated circuit and volumetric integrated circuit manufacturing method |
KR101697961B1 (ko) * | 2015-03-10 | 2017-01-20 | 주식회사 세미콘라이트 | 반도체 발광소자, 및 이의 제조방법 |
US9589912B1 (en) | 2015-08-27 | 2017-03-07 | Globalfoundries Inc. | Integrated circuit structure with crack stop and method of forming same |
US9589911B1 (en) | 2015-08-27 | 2017-03-07 | Globalfoundries Inc. | Integrated circuit structure with metal crack stop and methods of forming same |
JP2017208506A (ja) * | 2016-05-20 | 2017-11-24 | 東芝メモリ株式会社 | 半導体装置 |
KR102399356B1 (ko) * | 2017-03-10 | 2022-05-19 | 삼성전자주식회사 | 기판, 기판의 쏘잉 방법, 및 반도체 소자 |
CN109801563A (zh) * | 2019-03-04 | 2019-05-24 | 武汉华星光电技术有限公司 | Cog玻璃基板结构及显示面板 |
JP7428051B2 (ja) * | 2020-03-31 | 2024-02-06 | 住友大阪セメント株式会社 | 光導波路素子とそれを用いた光変調デバイス及び光送信装置 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3628106A (en) * | 1969-05-05 | 1971-12-14 | Gen Electric | Passivated semiconductor device with protective peripheral junction portion |
US3644801A (en) * | 1971-01-21 | 1972-02-22 | Gary S Sheldon | Semiconductor passivating process and product |
JPS55115343A (en) * | 1979-02-28 | 1980-09-05 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
JPS56103447A (en) * | 1980-01-22 | 1981-08-18 | Toshiba Corp | Dicing method of semiconductor wafer |
JPS6276639A (ja) * | 1985-09-30 | 1987-04-08 | Toshiba Corp | 半導体集積回路装置 |
EP0220404B1 (de) * | 1985-09-30 | 1991-02-06 | Siemens Aktiengesellschaft | Verfahren zur Begrenzung von Ausbrüchen beim Sägen einer Halbleiterscheibe |
US5096855A (en) * | 1988-05-23 | 1992-03-17 | U.S. Philips Corporation | Method of dicing semiconductor wafers which produces shards less than 10 microns in size |
DE3902177C1 (ja) * | 1989-01-25 | 1990-06-21 | Edelhoff Polytechnik Gmbh & Co, 5860 Iserlohn, De | |
US4925808A (en) * | 1989-03-24 | 1990-05-15 | Sprague Electric Company | Method for making IC die with dielectric isolation |
US5136354A (en) * | 1989-04-13 | 1992-08-04 | Seiko Epson Corporation | Semiconductor device wafer with interlayer insulating film covering the scribe lines |
US5414297A (en) * | 1989-04-13 | 1995-05-09 | Seiko Epson Corporation | Semiconductor device chip with interlayer insulating film covering the scribe lines |
JPH0750700B2 (ja) * | 1989-06-27 | 1995-05-31 | 三菱電機株式会社 | 半導体チップの製造方法 |
US5017512A (en) * | 1989-07-27 | 1991-05-21 | Mitsubishi Denki Kabushiki Kaisha | Wafer having a dicing area having a step region covered with a conductive layer and method of manufacturing the same |
US5217916A (en) * | 1989-10-03 | 1993-06-08 | Trw Inc. | Method of making an adaptive configurable gate array |
JP2776457B2 (ja) * | 1992-12-29 | 1998-07-16 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 半導体デバイスのクラックストップ形成方法及び半導体デバイス |
US5418190A (en) * | 1993-12-30 | 1995-05-23 | At&T Corp. | Method of fabrication for electro-optical devices |
IL108359A (en) * | 1994-01-17 | 2001-04-30 | Shellcase Ltd | Method and device for creating integrated circular devices |
US5599746A (en) * | 1994-05-06 | 1997-02-04 | United Microelectronics Corporation | Method to eliminate polycide peeling at wafer edge using extended scribe lines |
US5422286A (en) * | 1994-10-07 | 1995-06-06 | United Microelectronics Corp. | Process for fabricating high-voltage semiconductor power device |
US5521125A (en) * | 1994-10-28 | 1996-05-28 | Xerox Corporation | Precision dicing of silicon chips from a wafer |
JPH08186241A (ja) * | 1995-01-06 | 1996-07-16 | Canon Inc | 撮像素子と固体撮像装置 |
US5776826A (en) * | 1996-05-06 | 1998-07-07 | International Business Machines Corporation | Crack stop formation for high-productivity processes |
US5834829A (en) * | 1996-09-05 | 1998-11-10 | International Business Machines Corporation | Energy relieving crack stop |
US5789302A (en) | 1997-03-24 | 1998-08-04 | Siemens Aktiengesellschaft | Crack stops |
-
1997
- 1997-03-24 US US08/823,668 patent/US5789302A/en not_active Expired - Lifetime
-
1998
- 1998-03-20 JP JP10072194A patent/JPH10270388A/ja active Pending
- 1998-03-24 CN CN98109423A patent/CN1127133C/zh not_active Expired - Lifetime
- 1998-03-24 KR KR10-1998-0010061A patent/KR100482385B1/ko not_active IP Right Cessation
- 1998-03-24 EP EP98302225A patent/EP0867934A1/en not_active Ceased
- 1998-04-02 TW TW087104388A patent/TW423066B/zh active
- 1998-04-16 US US09/061,538 patent/US6025639A/en not_active Expired - Lifetime
- 1998-12-22 US US09/241,741 patent/US6084287A/en not_active Expired - Lifetime
- 1998-12-22 US US09/218,882 patent/US6271578B1/en not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001023937A (ja) * | 1999-05-20 | 2001-01-26 | Texas Instr Inc <Ti> | 半導体デバイス内のスクライブストリートシール及び製造方法 |
JP2001267325A (ja) * | 2000-02-10 | 2001-09-28 | Internatl Business Mach Corp <Ibm> | 低誘電率集積回路のクラック止めと酸素バリア |
JP2011091445A (ja) * | 2011-02-04 | 2011-05-06 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
US11183469B2 (en) | 2018-08-29 | 2021-11-23 | Kioxia Corporation | Semiconductor device |
US11610852B2 (en) | 2018-08-29 | 2023-03-21 | Kioxia Corporation | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
KR100482385B1 (ko) | 2005-08-05 |
CN1198007A (zh) | 1998-11-04 |
KR19980080583A (ko) | 1998-11-25 |
US5789302A (en) | 1998-08-04 |
CN1127133C (zh) | 2003-11-05 |
US6084287A (en) | 2000-07-04 |
US6271578B1 (en) | 2001-08-07 |
TW423066B (en) | 2001-02-21 |
US6025639A (en) | 2000-02-15 |
EP0867934A1 (en) | 1998-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH10270388A (ja) | クラックストッパを形成する方法 | |
US9337147B2 (en) | Semiconductor device and a method of manufacturing the same and designing the same | |
US7176061B2 (en) | Semiconductor device and method for manufacturing the same | |
US5834829A (en) | Energy relieving crack stop | |
US6495918B1 (en) | Chip crack stop design for semiconductor chips | |
US7316940B2 (en) | Chip dicing | |
KR100537284B1 (ko) | 금속화시스템 | |
US5891808A (en) | Method for fabricating a die seal | |
TW586162B (en) | Semiconductor chip mounting wafer | |
JP2001176975A (ja) | 半導体装置及びその製造方法 | |
JPS6226839A (ja) | 半導体基板 | |
KR19990077700A (ko) | 반도체 장치 제조시 블랙 실리콘 감소 방법 | |
JPH1092919A (ja) | 半導体装置及びその製造方法 | |
JPH11111843A (ja) | 半導体集積回路装置およびその製造方法 | |
KR20010065692A (ko) | 반도체 소자의 퓨즈 박스 제조방법 | |
JP2001237245A (ja) | 半導体装置の製造方法 | |
JPH07321118A (ja) | 半導体装置の配線形成方法 | |
KR100702119B1 (ko) | 반도체소자의 본딩패드 및 그 제조방법 | |
JPH11214388A (ja) | 半導体装置およびその製造方法 | |
JP2001237383A (ja) | 半導体装置及びその製造方法 | |
JPH0541449A (ja) | 半導体ウエハ | |
JPH1064905A (ja) | パッシベーションパターンの形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050223 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080222 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080519 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080522 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080905 |