JPH1064905A - パッシベーションパターンの形成方法 - Google Patents
パッシベーションパターンの形成方法Info
- Publication number
- JPH1064905A JPH1064905A JP21859196A JP21859196A JPH1064905A JP H1064905 A JPH1064905 A JP H1064905A JP 21859196 A JP21859196 A JP 21859196A JP 21859196 A JP21859196 A JP 21859196A JP H1064905 A JPH1064905 A JP H1064905A
- Authority
- JP
- Japan
- Prior art keywords
- film
- fuse
- etching
- polycrystalline silicon
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 パッシベーションエッチング時にヒューズと
なる多結晶シリコン配線のエッチングを防ぐことができ
るパッシベーションパターンの形成方法を提供する。 【解決手段】 下地膜上にヒューズとなる多結晶シリコ
ン配線２０３を形成する工程と、この多結晶シリコン配
線２０３上にＳｉＮ膜２０４を形成する工程と、絶縁膜
を形成する工程とを施すようにしたものである。
なる多結晶シリコン配線のエッチングを防ぐことができ
るパッシベーションパターンの形成方法を提供する。 【解決手段】 下地膜上にヒューズとなる多結晶シリコ
ン配線２０３を形成する工程と、この多結晶シリコン配
線２０３上にＳｉＮ膜２０４を形成する工程と、絶縁膜
を形成する工程とを施すようにしたものである。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体製造プロセ
スにおけるパッシベーションパターンの形成方法に関す
るものである。
スにおけるパッシベーションパターンの形成方法に関す
るものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、以下に示すようなものがあった。図１１は従来
のヒューズ部のパッシベーションパターンの概略平面
図、図１２はそのヒューズ部の断面図、図１３はパッド
部の断面図である。
例えば、以下に示すようなものがあった。図１１は従来
のヒューズ部のパッシベーションパターンの概略平面
図、図１２はそのヒューズ部の断面図、図１３はパッド
部の断面図である。
【０００３】図１１において、６０１，６０２はヒュー
ズの多結晶シリコン配線、６０３はパッシベーションパ
ターンであり、縦６μｍ、横９．８μｍの寸法である。
また、ヒューズの幅は０．４μｍ、ヒューズの間隔は３
μｍとなっている。図１２及び図１３において、７０１
は半導体基板、７０２はフィールド酸化膜、７０３はヒ
ューズの多結晶シリコン配線、７０４は層間絶縁膜（Ｓ
ｉＯ2 ）、７０５はアルミニウム、７０６はパッド酸化
膜、７０７はプラズマ窒化膜（Ｐ−ＳｉＮ）、７０８は
ホトレジストパターン（パッシベーションマスク）であ
る。
ズの多結晶シリコン配線、６０３はパッシベーションパ
ターンであり、縦６μｍ、横９．８μｍの寸法である。
また、ヒューズの幅は０．４μｍ、ヒューズの間隔は３
μｍとなっている。図１２及び図１３において、７０１
は半導体基板、７０２はフィールド酸化膜、７０３はヒ
ューズの多結晶シリコン配線、７０４は層間絶縁膜（Ｓ
ｉＯ2 ）、７０５はアルミニウム、７０６はパッド酸化
膜、７０７はプラズマ窒化膜（Ｐ−ＳｉＮ）、７０８は
ホトレジストパターン（パッシベーションマスク）であ
る。
【０００４】従来、パッシベーションパターンの形成
は、 （１）パッド酸化膜（ＳｉＯ2 ）７０６を形成する。 （２）プラズマ窒化膜（Ｐ−ＳｉＮ）７０７を形成す
る。 （３）ホトレジストを用いてパッシベーションマスク７
０８を形成する。 （４）プラズマエッチングにより、パッシベーションパ
ターンを形成する。
は、 （１）パッド酸化膜（ＳｉＯ2 ）７０６を形成する。 （２）プラズマ窒化膜（Ｐ−ＳｉＮ）７０７を形成す
る。 （３）ホトレジストを用いてパッシベーションマスク７
０８を形成する。 （４）プラズマエッチングにより、パッシベーションパ
ターンを形成する。
【０００５】（５）酸素プラズマとウエット処理によ
り、ホトレジストパターン７０８を除去する。 以上の手順により、パッシベーションパターンの形成を
行ってきた。
り、ホトレジストパターン７０８を除去する。 以上の手順により、パッシベーションパターンの形成を
行ってきた。
【０００６】
【発明が解決しようとする課題】しかしながら、上記し
た従来のパッシベーションパターンの形成方法では、パ
ッド部のパッシベーションパターンと冗長回路のヒュー
ズ部のパッシベーションパターンを同時に形成するよう
にしているため、以下の問題が生じた。 〔１〕ヒューズ部の酸化膜がエッチングされ、ヒューズ
部の多結晶シリコン配線又はポリシリサイド（ＷＳｉｘ
／多結晶Ｓｉ）までエッチングされる。
た従来のパッシベーションパターンの形成方法では、パ
ッド部のパッシベーションパターンと冗長回路のヒュー
ズ部のパッシベーションパターンを同時に形成するよう
にしているため、以下の問題が生じた。 〔１〕ヒューズ部の酸化膜がエッチングされ、ヒューズ
部の多結晶シリコン配線又はポリシリサイド（ＷＳｉｘ
／多結晶Ｓｉ）までエッチングされる。
【０００７】〔２〕ヒューズ部の酸化膜がエッチングさ
れ、ヒューズ部の多結晶シリコン配線又はポリシリサイ
ドは残っている状態では、ヒューズ部からの汚染が問題
になる。 〔３〕ヒューズ部の酸化膜が残っていても、酸化膜が薄
い場合は、レーザでヒューズを切る時、となりのヒュー
ズにクラックが入る。
れ、ヒューズ部の多結晶シリコン配線又はポリシリサイ
ドは残っている状態では、ヒューズ部からの汚染が問題
になる。 〔３〕ヒューズ部の酸化膜が残っていても、酸化膜が薄
い場合は、レーザでヒューズを切る時、となりのヒュー
ズにクラックが入る。
【０００８】本発明は、上記問題点を除去し、パッシベ
ーションエッチング時にヒューズとなる多結晶シリコン
配線のエッチングを防ぐことができるパッシベーション
パターンの形成方法を提供することを目的とする。
ーションエッチング時にヒューズとなる多結晶シリコン
配線のエッチングを防ぐことができるパッシベーション
パターンの形成方法を提供することを目的とする。
【０００９】
（１）パッシベーションパターンの形成方法において、
下地膜上にヒューズとなる多結晶シリコン配線を形成す
る工程と、この多結晶シリコン配線上にＳｉＮ膜を形成
する工程と、次に、基板全面に層間絶縁膜を形成する工
程とを施すようにしたものである。
下地膜上にヒューズとなる多結晶シリコン配線を形成す
る工程と、この多結晶シリコン配線上にＳｉＮ膜を形成
する工程と、次に、基板全面に層間絶縁膜を形成する工
程とを施すようにしたものである。
【００１０】このように、ヒューズの多結晶シリコン配
線上にＳｉＮ膜を形成することにより、パッシベーショ
ンエッチング時のヒューズの多結晶シリコン配線のエッ
チングを防ぐことが可能になる。 （２）パッシベーションパターンの形成方法において、
下地膜上にヒューズとなる多結晶シリコン配線を形成す
る工程と、層間絶縁膜を形成する工程と、この層間絶縁
膜上にＳｉＮ膜を形成する工程と、このＳｉＮ膜上に酸
化膜を形成する工程とを施すようにしたものである。
線上にＳｉＮ膜を形成することにより、パッシベーショ
ンエッチング時のヒューズの多結晶シリコン配線のエッ
チングを防ぐことが可能になる。 （２）パッシベーションパターンの形成方法において、
下地膜上にヒューズとなる多結晶シリコン配線を形成す
る工程と、層間絶縁膜を形成する工程と、この層間絶縁
膜上にＳｉＮ膜を形成する工程と、このＳｉＮ膜上に酸
化膜を形成する工程とを施すようにしたものである。
【００１１】このように、層間絶縁膜（ＳｉＯ2 ）とパ
ッド酸化膜の間にＳｉＮ膜を形成することにより、パッ
シベーションエッチング時のヒューズの多結晶シリコン
配線のエッチング及び層間絶縁膜のエッチングを防ぐこ
とが可能となる。 （３）上記（１）記載のパッシベーションパターンの形
成方法において、前記多結晶シリコン配線の切断が予定
される隣の多結晶シリコン配線と前記酸化膜との間の所
定部分にレーザを反射する膜又はレーザを減衰させる膜
をヒューズ保護パターンとして形成するようにしたもの
である。
ッド酸化膜の間にＳｉＮ膜を形成することにより、パッ
シベーションエッチング時のヒューズの多結晶シリコン
配線のエッチング及び層間絶縁膜のエッチングを防ぐこ
とが可能となる。 （３）上記（１）記載のパッシベーションパターンの形
成方法において、前記多結晶シリコン配線の切断が予定
される隣の多結晶シリコン配線と前記酸化膜との間の所
定部分にレーザを反射する膜又はレーザを減衰させる膜
をヒューズ保護パターンとして形成するようにしたもの
である。
【００１２】このように、ヒューズの切断が予定される
隣のヒューズの多結晶シリコン配線と前記酸化膜間の所
定部分にレーザを反射する膜またはレーザを減衰させる
膜をヒューズ保護パターンとして形成することにより、
レーザでヒューズを切るときに、隣のヒューズを切るこ
とや、隣のヒューズにクラックが発生するのを防ぐこと
が可能になる。
隣のヒューズの多結晶シリコン配線と前記酸化膜間の所
定部分にレーザを反射する膜またはレーザを減衰させる
膜をヒューズ保護パターンとして形成することにより、
レーザでヒューズを切るときに、隣のヒューズを切るこ
とや、隣のヒューズにクラックが発生するのを防ぐこと
が可能になる。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら詳細に説明する。図１は本発明の
実施例を示すチップの概略平面図、図２は本発明の第１
実施例を示すチップのヒューズ部の断面図、図３は本発
明の第１実施例を示すチップのパッド部の断面図であ
る。
て図面を参照しながら詳細に説明する。図１は本発明の
実施例を示すチップの概略平面図、図２は本発明の第１
実施例を示すチップのヒューズ部の断面図、図３は本発
明の第１実施例を示すチップのパッド部の断面図であ
る。
【００１４】図１に示すように、チップ１００には、そ
の中央部にメモリセル１０１を配置し、冗長回路のヒュ
ーズ部１０２と、チップの周辺にはパッド部１０３が配
置されている。図２及び図３において、２０１は半導体
基板、２０２はフィールド酸化膜、２０３はヒューズの
多結晶シリコン配線、２０４はＳｉＮ膜、２０５は層間
絶縁膜（ＳｉＯ2 ）、２０６はアルミニウム、２０７は
パッド酸化膜、２０８はプラズマ窒化膜（Ｐ−ＳｉＮ）
である。
の中央部にメモリセル１０１を配置し、冗長回路のヒュ
ーズ部１０２と、チップの周辺にはパッド部１０３が配
置されている。図２及び図３において、２０１は半導体
基板、２０２はフィールド酸化膜、２０３はヒューズの
多結晶シリコン配線、２０４はＳｉＮ膜、２０５は層間
絶縁膜（ＳｉＯ2 ）、２０６はアルミニウム、２０７は
パッド酸化膜、２０８はプラズマ窒化膜（Ｐ−ＳｉＮ）
である。
【００１５】この第１実施例では、ヒューズとなる多結
晶シリコン配線２０３上にＳｉＮ膜２０４を形成し、パ
ッシベーションエッチング時のヒューズのエッチングを
防ぐようにしている。図４はそのヒューズ部の製造工程
断面図、図５はパッド部の製造工程断面図である。
晶シリコン配線２０３上にＳｉＮ膜２０４を形成し、パ
ッシベーションエッチング時のヒューズのエッチングを
防ぐようにしている。図４はそのヒューズ部の製造工程
断面図、図５はパッド部の製造工程断面図である。
【００１６】以下、このパッシベーションパターンの製
造方法について図４及び図５を参照しながら説明する。 （１）まず、図４（ａ）及び図５（ａ）に示すように、
ヒューズ部及びパッド部ともに半導体基板２０１上にフ
ィールド酸化膜２０２を形成する。 （２）次に、図４（ｂ）に示すように、ヒューズ部にＣ
ＶＤにより、多結晶シリコン膜を堆積して、リンを拡散
し、次に、ＣＶＤ法により、ＳｉＮ膜２０４を堆積した
後、ホトレジストを用いてヒューズパターンの形成を行
い、次に、プラズマエッチングにより、ＳｉＮ膜２０４
のエッチングを行う。次に、プラズマエッチングにより
多結晶シリコン膜のエッチングを行い、多結晶シリコン
配線２０３を形成した後、レジスト除去を行う。
造方法について図４及び図５を参照しながら説明する。 （１）まず、図４（ａ）及び図５（ａ）に示すように、
ヒューズ部及びパッド部ともに半導体基板２０１上にフ
ィールド酸化膜２０２を形成する。 （２）次に、図４（ｂ）に示すように、ヒューズ部にＣ
ＶＤにより、多結晶シリコン膜を堆積して、リンを拡散
し、次に、ＣＶＤ法により、ＳｉＮ膜２０４を堆積した
後、ホトレジストを用いてヒューズパターンの形成を行
い、次に、プラズマエッチングにより、ＳｉＮ膜２０４
のエッチングを行う。次に、プラズマエッチングにより
多結晶シリコン膜のエッチングを行い、多結晶シリコン
配線２０３を形成した後、レジスト除去を行う。
【００１７】（３）次に、図４（ｃ）及び図５（ｃ）に
示すように、ヒューズ部及びパッド部ともに層間絶縁膜
（ＳｉＯ2 ）２０５を堆積する。 （４）次に、図５（ｄ）に示すように、パッド部にアル
ミニウムを堆積し、ホトレジストを用いてアルミニウム
パターン２０６を形成する。その後、レジスト除去を行
う。
示すように、ヒューズ部及びパッド部ともに層間絶縁膜
（ＳｉＯ2 ）２０５を堆積する。 （４）次に、図５（ｄ）に示すように、パッド部にアル
ミニウムを堆積し、ホトレジストを用いてアルミニウム
パターン２０６を形成する。その後、レジスト除去を行
う。
【００１８】（５）次に、図４（ｅ）及び図５（ｅ）に
示すように、パッド酸化膜２０７と更に、ホトレジスト
を用いてアルミニウムのパターンを形成した後、プラズ
マエッチングにより、パッド酸化膜２０７、プラズマ窒
化膜（Ｐ−ＳｉＮ）２０８を堆積する。次に、ホトレジ
スト２０９を用いて、パッシベーションのパターンを形
成する。
示すように、パッド酸化膜２０７と更に、ホトレジスト
を用いてアルミニウムのパターンを形成した後、プラズ
マエッチングにより、パッド酸化膜２０７、プラズマ窒
化膜（Ｐ−ＳｉＮ）２０８を堆積する。次に、ホトレジ
スト２０９を用いて、パッシベーションのパターンを形
成する。
【００１９】次に、プラズマエッチングにより、パッシ
ベーションのエッチングを行う。レジスト除去を行う。
なお、パッシベーションエッチングの条件及びエッチン
グ特性を以下に示す。エッチング装置はアノードカップ
ルＲＩＥである。Ｐ−ＳｉＮエッチング条件は、Ｓ
Ｆ6 ：３０ｓｃｃｍ、Ｏ2 ：５ｓｃｃｍ、圧力：２００
ｍＴｏｒｒ、ＲＦパワー：１５０Ｗ、Ｐ−ＳｉＮエッチ
ングレート：４５００Å／ｍｉｎ、また、酸化膜（パッ
ド酸化膜、層間絶縁膜）のエッチングレートは９００Å
／ｍｉｎである。
ベーションのエッチングを行う。レジスト除去を行う。
なお、パッシベーションエッチングの条件及びエッチン
グ特性を以下に示す。エッチング装置はアノードカップ
ルＲＩＥである。Ｐ−ＳｉＮエッチング条件は、Ｓ
Ｆ6 ：３０ｓｃｃｍ、Ｏ2 ：５ｓｃｃｍ、圧力：２００
ｍＴｏｒｒ、ＲＦパワー：１５０Ｗ、Ｐ−ＳｉＮエッチ
ングレート：４５００Å／ｍｉｎ、また、酸化膜（パッ
ド酸化膜、層間絶縁膜）のエッチングレートは９００Å
／ｍｉｎである。
【００２０】パッド酸化膜エッチング条件は、ＣＨ
3 Ｆ：５０ｓｃｃｍ、Ｏ2 ：１０ｓｃｃｍ、圧力：５０
ｍＴｏｒｒ、ＲＦパワー：５００Ｗ、酸化膜エッチング
レート：３０００Å／ｍｉｎ、ＳｉＮエッチングレー
ト：１５０Å／ｍｉｎである。以上の手順により形成さ
れた断面構造を図２及び図３に示す。
3 Ｆ：５０ｓｃｃｍ、Ｏ2 ：１０ｓｃｃｍ、圧力：５０
ｍＴｏｒｒ、ＲＦパワー：５００Ｗ、酸化膜エッチング
レート：３０００Å／ｍｉｎ、ＳｉＮエッチングレー
ト：１５０Å／ｍｉｎである。以上の手順により形成さ
れた断面構造を図２及び図３に示す。
【００２１】上記した第１実施例によれば、ヒューズの
多結晶シリコン配線上にＳｉＮ膜を形成することによ
り、パッシベーションエッチング時のヒューズの多結晶
シリコン配線のエッチングを防ぐことが可能になる。な
お、ＳｉＮ膜２０４の厚さは、パッシベーションエッチ
ング時のヒューズのエッチングを防ぐことはできるが、
ヒューズの切断時には支障のない寸法、例えば、１００
０Å以下にするのが望ましい。また、切断するレーザの
強さは、切断に好適な出力を適宜設定することができ、
その場合、ＳｉＮ膜２０４の厚さは、適宜増減すること
ができる。
多結晶シリコン配線上にＳｉＮ膜を形成することによ
り、パッシベーションエッチング時のヒューズの多結晶
シリコン配線のエッチングを防ぐことが可能になる。な
お、ＳｉＮ膜２０４の厚さは、パッシベーションエッチ
ング時のヒューズのエッチングを防ぐことはできるが、
ヒューズの切断時には支障のない寸法、例えば、１００
０Å以下にするのが望ましい。また、切断するレーザの
強さは、切断に好適な出力を適宜設定することができ、
その場合、ＳｉＮ膜２０４の厚さは、適宜増減すること
ができる。
【００２２】更に、ＳｉＯ2 膜は３０００Å〜４０００
Å程度であれば、ヒューズ上部に積層されていても、レ
ーザによる切断時には、レンズ効果を有し、ヒューズの
溶断時に支障を来すことはない。次に、本発明の第２実
施例について説明する。本発明の第２実施例は、層間絶
縁膜（ＳｉＯ2 ）とパッド酸化膜の間に、ＳｉＮ膜を形
成し、パッシベーションエッチング時のヒューズの多結
晶シリコン配線のエッチング及び層間絶縁膜（Ｓｉ
Ｏ2 ）のエッチングを防ぐようにしたものである。
Å程度であれば、ヒューズ上部に積層されていても、レ
ーザによる切断時には、レンズ効果を有し、ヒューズの
溶断時に支障を来すことはない。次に、本発明の第２実
施例について説明する。本発明の第２実施例は、層間絶
縁膜（ＳｉＯ2 ）とパッド酸化膜の間に、ＳｉＮ膜を形
成し、パッシベーションエッチング時のヒューズの多結
晶シリコン配線のエッチング及び層間絶縁膜（Ｓｉ
Ｏ2 ）のエッチングを防ぐようにしたものである。
【００２３】図６は本発明の第２実施例を示すヒューズ
部の断面図、図７は本発明の第２実施例を示すパッド部
の断面図である。 （１）半導体基板３０１の表面にフィールド領域に厚い
絶縁膜のフィールド酸化膜３０２を形成し、アクティブ
領域に薄い絶縁膜のゲート酸化膜を形成する。 （２）次に、ＣＶＤ法により、多結晶シリコンを堆積し
て、リンを拡散する。
部の断面図、図７は本発明の第２実施例を示すパッド部
の断面図である。 （１）半導体基板３０１の表面にフィールド領域に厚い
絶縁膜のフィールド酸化膜３０２を形成し、アクティブ
領域に薄い絶縁膜のゲート酸化膜を形成する。 （２）次に、ＣＶＤ法により、多結晶シリコンを堆積し
て、リンを拡散する。
【００２４】（３）次に、ホトレジストを用いて多結晶
シリコン配線３０３からなるヒューズパターンの形成を
行う。 （４）次に、プラズマエッチングにより、多結晶シリコ
ン配線３０３のエッチングを行う。 （５）次に、レジスト除去を行う。
シリコン配線３０３からなるヒューズパターンの形成を
行う。 （４）次に、プラズマエッチングにより、多結晶シリコ
ン配線３０３のエッチングを行う。 （５）次に、レジスト除去を行う。
【００２５】（６）次に、層間絶縁膜（ＳｉＯ2 ）３０
４を堆積する。 （７）次に、ＣＶＤ法により、ＳｉＮ膜３０５を堆積す
る。 （８）次に、ホトレジストを用いてコンタクトホールの
パターンを形成する。 （９）次に、プラズマエッチングにより、コンタクトホ
ールのエッチングを行う。
４を堆積する。 （７）次に、ＣＶＤ法により、ＳｉＮ膜３０５を堆積す
る。 （８）次に、ホトレジストを用いてコンタクトホールの
パターンを形成する。 （９）次に、プラズマエッチングにより、コンタクトホ
ールのエッチングを行う。
【００２６】（１０）次に、レジスト除去を行う。 （１１）次に、アルミニウム（Ａｌ）３０６を堆積す
る。 （１２）次に、ホトレジストを用いてアルミニウムのパ
ターンを形成する。 （１３）次に、プラズマエッチングにより、アルミニウ
ムのエッチングを行う。
る。 （１２）次に、ホトレジストを用いてアルミニウムのパ
ターンを形成する。 （１３）次に、プラズマエッチングにより、アルミニウ
ムのエッチングを行う。
【００２７】（１４）次に、レジスト除去を行う。 （１５）次に、パッド酸化膜３０７を堆積する。 （１６）次に、プラズマ窒化膜（Ｐ−ＳｉＮ）３０８を
堆積する。 （１７）次に、ホトレジスト３０９を用いて、パッシベ
ーションのパターンを形成する。
堆積する。 （１７）次に、ホトレジスト３０９を用いて、パッシベ
ーションのパターンを形成する。
【００２８】（１８）次に、プラズマエッチングによ
り、パッシベーションのエッチングを行う。 （１９）次に、レジスト除去を行う。 以上の手順により形成された断面構造を図６及び図７に
示す。なお、パッシベーションエッチングの条件及びエ
ッチング特性は第１実施例と同様である。
り、パッシベーションのエッチングを行う。 （１９）次に、レジスト除去を行う。 以上の手順により形成された断面構造を図６及び図７に
示す。なお、パッシベーションエッチングの条件及びエ
ッチング特性は第１実施例と同様である。
【００２９】このように、第２実施例によれば、層間絶
縁膜（ＳｉＯ2 ）とパッド酸化膜の間にＳｉＮ膜を形成
するようにしたので、パッシベーションエッチング時の
ヒューズの多結晶シリコン配線のエッチング及び層間絶
縁膜のエッチングを防ぐことが可能となる。次に、本発
明の第３実施例について説明する。
縁膜（ＳｉＯ2 ）とパッド酸化膜の間にＳｉＮ膜を形成
するようにしたので、パッシベーションエッチング時の
ヒューズの多結晶シリコン配線のエッチング及び層間絶
縁膜のエッチングを防ぐことが可能となる。次に、本発
明の第３実施例について説明する。
【００３０】図８は本発明の第３実施例を示すヒューズ
部のパッシベーションパターンの概略平面図である。こ
の第３実施例は、図８に示すように、ヒューズを切るこ
とが予定される隣のヒューズの多結晶シリコン配線４０
１，４０２上の所定部分にレーザを反射する膜またはレ
ーザを減衰させる膜４０４をヒューズ保護パターンとし
て形成することにより、レーザで、ヒューズを切るとき
に、隣のヒューズを切ることや、隣のヒューズにクラッ
クが発生するのを防ぐことが可能になる。なお、４０３
はパッシベーションパターンであり、縦６μｍ、横９．
８μｍの寸法である。また、ヒューズの幅は、０．４μ
ｍ、ヒューズの間隔は３μｍとなっている。
部のパッシベーションパターンの概略平面図である。こ
の第３実施例は、図８に示すように、ヒューズを切るこ
とが予定される隣のヒューズの多結晶シリコン配線４０
１，４０２上の所定部分にレーザを反射する膜またはレ
ーザを減衰させる膜４０４をヒューズ保護パターンとし
て形成することにより、レーザで、ヒューズを切るとき
に、隣のヒューズを切ることや、隣のヒューズにクラッ
クが発生するのを防ぐことが可能になる。なお、４０３
はパッシベーションパターンであり、縦６μｍ、横９．
８μｍの寸法である。また、ヒューズの幅は、０．４μ
ｍ、ヒューズの間隔は３μｍとなっている。
【００３１】ここでは、レーザを反射するアルミニウム
を用いた場合について述べる。図９はそのヒューズ部の
断面図、図１０はそのパッド部の断面図である。 （１）半導体基板５０１の表面にフィールド領域に厚い
絶縁膜のフィールド酸化膜５０２を形成し、アクティブ
領域に薄い絶縁膜のゲート酸化膜を形成する。 （２）ＣＶＤ法により、多結晶シリコンを堆積してリン
を拡散する。
を用いた場合について述べる。図９はそのヒューズ部の
断面図、図１０はそのパッド部の断面図である。 （１）半導体基板５０１の表面にフィールド領域に厚い
絶縁膜のフィールド酸化膜５０２を形成し、アクティブ
領域に薄い絶縁膜のゲート酸化膜を形成する。 （２）ＣＶＤ法により、多結晶シリコンを堆積してリン
を拡散する。
【００３２】（３）ホトレジストを用いてヒューズパタ
ーンの形成を行う。 （４）プラズマエッチングにより、多結晶シリコン配線
５０３のエッチングを行う。 （５）レジスト除去を行う。 （６）層間絶縁膜（ＳｉＯ2 ）５０４を堆積する。
ーンの形成を行う。 （４）プラズマエッチングにより、多結晶シリコン配線
５０３のエッチングを行う。 （５）レジスト除去を行う。 （６）層間絶縁膜（ＳｉＯ2 ）５０４を堆積する。
【００３３】（７）ホトレジストを用いてコンタクトホ
ールのパターンを形成する。 （８）プラズマエッチングによりコンタクトホールのエ
ッチングを行う。 （９）レジスト除去を行う。 （１０）アルミニウム（Ａｌ）を堆積する。 （１１）ホトレジストを用いてアルミニウムパターン５
０５を形成する。なお、このときヒューズ保護パターン
５０５Ａも形成する。
ールのパターンを形成する。 （８）プラズマエッチングによりコンタクトホールのエ
ッチングを行う。 （９）レジスト除去を行う。 （１０）アルミニウム（Ａｌ）を堆積する。 （１１）ホトレジストを用いてアルミニウムパターン５
０５を形成する。なお、このときヒューズ保護パターン
５０５Ａも形成する。
【００３４】（１２）プラズマエッチングにより、アル
ミニウムのエッチングを行う。 （１３）レジスト除去を行う。 （１４）パッド酸化膜５０６を堆積する。 （１５）プラズマ窒化膜（Ｐ−ＳｉＮ）５０７を堆積す
る。 （１６）ホトレジスト５０８を用いてパッシベーション
のパターンを形成する。
ミニウムのエッチングを行う。 （１３）レジスト除去を行う。 （１４）パッド酸化膜５０６を堆積する。 （１５）プラズマ窒化膜（Ｐ−ＳｉＮ）５０７を堆積す
る。 （１６）ホトレジスト５０８を用いてパッシベーション
のパターンを形成する。
【００３５】（１７）プラズマエッチングにより、パッ
シベーションのエッチングを行う。 （１８）レジスト除去を行う。 以上の手順により形成されたヒューズ部及びパッド部の
断面構造を図９、図１０に示す。このように、第３実施
例によれば、ヒューズの多結晶シリコン配線上にレーザ
を反射する膜またはレーザを減衰させる膜をヒューズ保
護パターンとして形成することにより、レーザでヒュー
ズを切るときに、隣のヒューズを切ることや、隣のヒュ
ーズにクラックが発生するのを防ぐことが可能になる。
この場合、ヒューズ保護パターンを、例えば、ＳｉＮ膜
で形成するような場合には、厚さを、例えば、２０００
Å以上に形成し、その場合に、ヒューズ保護パターンの
幅よりは広い幅に形成して、ヒューズ保護機能を高める
ことが望ましい。
シベーションのエッチングを行う。 （１８）レジスト除去を行う。 以上の手順により形成されたヒューズ部及びパッド部の
断面構造を図９、図１０に示す。このように、第３実施
例によれば、ヒューズの多結晶シリコン配線上にレーザ
を反射する膜またはレーザを減衰させる膜をヒューズ保
護パターンとして形成することにより、レーザでヒュー
ズを切るときに、隣のヒューズを切ることや、隣のヒュ
ーズにクラックが発生するのを防ぐことが可能になる。
この場合、ヒューズ保護パターンを、例えば、ＳｉＮ膜
で形成するような場合には、厚さを、例えば、２０００
Å以上に形成し、その場合に、ヒューズ保護パターンの
幅よりは広い幅に形成して、ヒューズ保護機能を高める
ことが望ましい。
【００３６】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
【００３７】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 （１）請求項１記載の発明によれば、ヒューズの多結晶
シリコン配線上にＳｉＮ膜を形成することにより、パッ
シベーションエッチング時のヒューズの多結晶シリコン
配線のエッチングを防ぐことが可能になる。
よれば、以下のような効果を奏することができる。 （１）請求項１記載の発明によれば、ヒューズの多結晶
シリコン配線上にＳｉＮ膜を形成することにより、パッ
シベーションエッチング時のヒューズの多結晶シリコン
配線のエッチングを防ぐことが可能になる。
【００３８】（２）請求項２記載の発明によれば、層間
絶縁膜（ＳｉＯ2 ）と酸化膜の間にＳｉＮ膜を形成する
ことにより、パッシベーションエッチング時のヒューズ
の多結晶シリコン配線のエッチング及び層間絶縁膜のエ
ッチングを防ぐことが可能となる。 （３）請求項３記載の発明によれば、ヒューズである多
結晶シリコン配線の切断が予定される隣の多結晶シリコ
ン配線と前記酸化膜との間の所定部分にレーザを反射す
る膜又はレーザを減衰させる膜をヒューズ保護パターン
として形成することにより、レーザでヒューズを切ると
きに、隣のヒューズを切ることや、隣のヒューズにクラ
ックが発生するのを防ぐことが可能になる。
絶縁膜（ＳｉＯ2 ）と酸化膜の間にＳｉＮ膜を形成する
ことにより、パッシベーションエッチング時のヒューズ
の多結晶シリコン配線のエッチング及び層間絶縁膜のエ
ッチングを防ぐことが可能となる。 （３）請求項３記載の発明によれば、ヒューズである多
結晶シリコン配線の切断が予定される隣の多結晶シリコ
ン配線と前記酸化膜との間の所定部分にレーザを反射す
る膜又はレーザを減衰させる膜をヒューズ保護パターン
として形成することにより、レーザでヒューズを切ると
きに、隣のヒューズを切ることや、隣のヒューズにクラ
ックが発生するのを防ぐことが可能になる。
【図１】本発明の実施例を示すチップの概略平面図であ
る。
る。
【図２】本発明の第１実施例を示すチップのヒューズ部
の断面図である。
の断面図である。
【図３】本発明の第１実施例を示すチップのパッド部の
断面図である。
断面図である。
【図４】本発明の第１実施例を示すヒューズ部の製造工
程断面図である。
程断面図である。
【図５】本発明の第１実施例を示すパッド部の製造工程
断面図である。
断面図である。
【図６】本発明の第２実施例を示すヒューズ部の断面図
である。
である。
【図７】本発明の第２実施例を示すパッド部の断面図で
ある。
ある。
【図８】本発明の第３実施例を示すヒューズ部のパッシ
ベーションパターンの概略平面図である。
ベーションパターンの概略平面図である。
【図９】本発明の第３実施例を示すヒューズ部の断面図
である。
である。
【図１０】本発明の第３実施例を示すパッド部の断面図
である。
である。
【図１１】従来のヒューズ部のパッシベーションパター
ンの概略平面図である。
ンの概略平面図である。
【図１２】従来のヒューズ部の断面図である。
【図１３】従来のパッド部の断面図である。
１００ チップ １０１ メモリセル １０２ 冗長回路のヒューズ部 １０３ パッド部 ２０１，３０１，５０１ 半導体基板 ２０２，３０２，５０２ フィールド酸化膜 ２０３，３０３，４０１，４０２，５０３ 多結晶シ
リコン配線（ヒューズ） ２０４，３０５ ＳｉＮ膜 ２０５，３０４，５０４ 層間絶縁膜（ＳｉＯ2 ） ２０６，３０６ アルミニウム ２０７，３０７，５０６ パッド酸化膜 ２０８，３０８，５０７ プラズマ窒化膜（Ｐ−Ｓｉ
Ｎ） ２０９ ホトレジストパターン（パッシベーションマ
スク） ３０９，５０８ ホトレジスト ４０４ レーザを反射する膜またはレーザを減衰させ
る膜 ４０３ パッシベーションパターン ５０５ アルミニウムパターン ５０５Ａ ヒューズ保護パターン
リコン配線（ヒューズ） ２０４，３０５ ＳｉＮ膜 ２０５，３０４，５０４ 層間絶縁膜（ＳｉＯ2 ） ２０６，３０６ アルミニウム ２０７，３０７，５０６ パッド酸化膜 ２０８，３０８，５０７ プラズマ窒化膜（Ｐ−Ｓｉ
Ｎ） ２０９ ホトレジストパターン（パッシベーションマ
スク） ３０９，５０８ ホトレジスト ４０４ レーザを反射する膜またはレーザを減衰させ
る膜 ４０３ パッシベーションパターン ５０５ アルミニウムパターン ５０５Ａ ヒューズ保護パターン
Claims (3)
- 【請求項１】（ａ）下地膜上にヒューズとなる多結晶シ
リコン配線を形成する工程と、（ｂ）該多結晶シリコン
配線上にＳｉＮ膜を形成する工程と、（ｃ）次に、基板
上面に層間絶縁膜を形成する工程とを施すことを特徴と
するパッシベーションパターンの形成方法。 - 【請求項２】（ａ）下地膜上にヒューズとなる多結晶シ
リコン配線を形成する工程と、（ｂ）層間絶縁膜を形成
する工程と、（ｃ）該層間絶縁膜上にＳｉＮ膜を形成す
る工程と、（ｄ）該ＳｉＮ膜上に酸化膜を形成する工程
とを施すことを特徴とするパッシベーションパターンの
形成方法。 - 【請求項３】 請求項１記載のパッシベーションパター
ンの形成方法において、前記多結晶シリコン配線の切断
が予定される隣の多結晶シリコン配線と前記酸化膜との
間の所定部分にレーザを反射する膜又はレーザを減衰さ
せる膜をヒューズ保護パターンとして形成することを特
徴とするパッシベーションパターンの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21859196A JPH1064905A (ja) | 1996-08-20 | 1996-08-20 | パッシベーションパターンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21859196A JPH1064905A (ja) | 1996-08-20 | 1996-08-20 | パッシベーションパターンの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1064905A true JPH1064905A (ja) | 1998-03-06 |
Family
ID=16722365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21859196A Withdrawn JPH1064905A (ja) | 1996-08-20 | 1996-08-20 | パッシベーションパターンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1064905A (ja) |
-
1996
- 1996-08-20 JP JP21859196A patent/JPH1064905A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3183851B2 (ja) | 半導体基板及びその製造方法 | |
| JPH10270388A (ja) | クラックストッパを形成する方法 | |
| US6566735B1 (en) | Integrated circuit chip having anti-moisture-absorption film at edge thereof and method of forming anti-moisture-absorption film | |
| US7872327B2 (en) | Semiconductor integrated circuit device and method of producing the same | |
| JP3907279B2 (ja) | 半導体装置の製造方法および検査方法 | |
| JPH10135331A (ja) | 半導体装置のコンタクトホール形成方法 | |
| US6194318B1 (en) | Manufacturing multiple layered structures of large scale integrated semiconductor devices | |
| US5654576A (en) | Post-titanium nitride mask ROM programming method and device manufactured thereby | |
| US6687973B2 (en) | Optimized metal fuse process | |
| US6982219B2 (en) | Semiconductor device with fuse box and method for fabricating the same | |
| JPH1064905A (ja) | パッシベーションパターンの形成方法 | |
| JP2956880B2 (ja) | 半導体装置およびその製造方法 | |
| US6288450B1 (en) | Wiring structure for semiconductor device | |
| JPH11330067A (ja) | 半導体装置およびその製造方法 | |
| KR20010066336A (ko) | 퓨즈 박스 및 그의 형성 방법 | |
| KR100356791B1 (ko) | 반도체 소자의 퓨즈 형성 방법 | |
| KR100807596B1 (ko) | 반도체 소자 제조방법 | |
| JP2004335612A (ja) | 半導体装置及びその製造方法 | |
| KR100333845B1 (ko) | 반도체 장치의 배선층 레이아웃 구조 | |
| JPH09219535A (ja) | 発光素子の製造方法 | |
| JPH06124944A (ja) | 半導体装置 | |
| JPH01272133A (ja) | 半導体装置 | |
| KR101035644B1 (ko) | 반도체 소자의 제조방법 | |
| KR100237743B1 (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| JP3447896B2 (ja) | Ｓｏｇ塗布膜の形成方法およびこれを用いた配線構造の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031104 |