KR20010065692A - 반도체 소자의 퓨즈 박스 제조방법 - Google Patents

반도체 소자의 퓨즈 박스 제조방법 Download PDF

Info

Publication number
KR20010065692A
KR20010065692A KR1019990065612A KR19990065612A KR20010065692A KR 20010065692 A KR20010065692 A KR 20010065692A KR 1019990065612 A KR1019990065612 A KR 1019990065612A KR 19990065612 A KR19990065612 A KR 19990065612A KR 20010065692 A KR20010065692 A KR 20010065692A
Authority
KR
South Korea
Prior art keywords
pad
buffer layer
fuse box
etching
layer
Prior art date
Application number
KR1019990065612A
Other languages
English (en)
Inventor
박종호
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990065612A priority Critical patent/KR20010065692A/ko
Publication of KR20010065692A publication Critical patent/KR20010065692A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은 반도체소자의 퓨즈 박스 제조방법에 관한 것으로, 패드 영역에 식각완충막을 형성하여 패드/리페어 식각시 퓨즈박스영역에 비해 더디 식각되도록 하기 때문에 다층 배선으로 인해 단차가 높은 반도체 소자에서도 패드/리페어 식각을 동시에 진행할 수 있게 됨으로써 수율 증가와 TATE 및 제조단가를 감소시킬 수 있는 효과가 있다.

Description

반도체 소자의 퓨즈 박스 제조방법{METHOD FOR MANUFACTURING FUSE BOX OF A SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 제조방법에 관한 것으로서, 특히 MML 소자와 같은 다층 금속배선을 구비하는 반도체 소자에서 패드(pad)와 리페어(repair) 식각을 동시에 실시할 수 있도록 하기 위한 반도체 소자의 퓨즈 박스 제조방법에 관한 것이다.
가장 널리 사용되는 메모리 소자인 디램(DRAM)은 제조된 칩 내부에 부분적으로 동작을 하지 않는 메모리 셀들이 존재하게 되는데, 이러한 메모리 셀들은 칩 제조시에 미리 만들어둔 여분의 셀들로 교체함으로써 실제 칩은 동작상에 아무런 영향이 없도록 하고 있으며, 이러한 방법을 이용함으로써 제조된 칩의 수율을 높이고 있다.
디램의 경우 상기에서 설명한 리페어 과정이 이루어지는 부분을 칩상에서 퓨즈박스라 하며, 종래의 경우 이 퓨즈박스의 제 1 도전층이나 제 2 도전층을 레이저를 이용하여 기계적으로 끊음으로써 이루어지도록 하였다.
따라서 디램에서는 높은 수율을 위해서는 필수적인 사항이며, 도 1a 내지 도 1c 는 이러한 디램의 리페어 공정을 도시한 것으로, 참조부 10은 반도체 기판이고, 패드영역의 12는 게이트 전극이며, 14는 상기 게이트 전극과 상부의 금속층간을 절연하기 위한 층간절연막이며, 15는 배선을 위한 금속층이며, 리페어가 이루어지는 퓨즈박스 영역의 11은 활성영역과 비활성영역을 분리하기 위한 필드산화막이고, 13은 퓨즈라인용 도전층이며, 16은 상기 패드 영역 및 퓨즈박스 영역 전면에 형성된 보호막(passivation layer)(16)이며, 17은 패드/리페어 식각마스크다.
상기와 같은 이루어진 패드영역 및 리페어 영역을 구비하는 디램은 일반적으로 2층의 금속층을 사용하고 평탄화를 위해 CTR(Cell Topology Reduction)이나 SOG(Spin On Glass)를 사용하기 때문에 도 3 b 및 도 3c 의 패드 및 리페어 식각공정시 식각되는 산화막의 두께(d)가 20000Å 이하가 되므로 최상부의 금속층(15)이 노출되어도 충분히 견딜 수 있다.
그러나, 로직(logic)과 디램을 단일 웨이퍼에서 구현하여 속도를 향상시키고 제조단가를 절감할 수 있는 MML 소자에 경우에는 도 2a에 도시한 바와 같이 배선을 위한 금속층이 3개층 이상이 되므로(25, 26, 27, 28) 보호막(29) 위에 패드/리페어 식각 마스크를 형성하여 도 2b의 패드/리페어 식각을 실시하면 보호막(29)과 층간절연막(24)의 두께(d')가 50000Å 이상으로 제거량이 급격히 증가된다.
그 결과, 도 2c의 A에 도시한 바와 같이 최상부의 금속층(28)에서 식각되어 나온 금속 폴리머(28')가 식각된 부분에 보호막을 형성하면서 식각타겟에 이르지 못하게 된다. 만일 퓨즈박스영역의 절연막을 원하는 두께만큼 얻기 위해 금속폴리머를 제거하고 계속하여 패드/리페어 식각을 실시하게 되면 도 2d의 B에 도시한 바와 같이 패드 영역의 최상부 금속층(28)이 남지 않고 하부의 층간절연막이 노출되며, 이러한 원하지 않는 금속 폴리머의 형성이나 금속층에 생기는 물리적인 공격과 이때 받는 플라즈마 손상에 의한 안테나 효과는 트랜지스터의 특성을 저하시키고 수율을 감소시킬 뿐만 아니라 소자 자체에 문제를 발생시키게 된다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 보호막 위에 종래와 동일한 두께의 패드/리페어 식각 마스크를 사용하기 전에 패드영역에 소정의 보호 마스크를 형성하여 패드/리페어 식각공정으로부터 최상부 금속층을 보호할 수 있는 반도체 소자의 퓨즈박즈 제조방법을 제공하는데 있다.
도 1a 내지 도 1c 는 종래의 디램(DRAM) 소자의 퓨즈 박스 제조방법을 도시한 단면도들이고,
도 2a 내지 도 2d 는 종래의 기술에 의한 MML 소자의 퓨즈 박스 제조방법을 도시한 단면도들이며,
도 3a 내지 도 3d 는 본 발명에 일시예에 의한 MML 소자의 퓨즈 박스 제조방법을 도시한 단면도들이다.
*도면의 주요 부분에 대한 부호의 설명*
31 : 반도체 기판 32 : 게이트 전극
33 : 퓨즈라인용 도전층 34 : 절연막
35 : 제 1 금속층 36 : 제 2 금속층
37 : 제 3 금속층 38 : 제 4 금속층
39 : 보호막 40 : 식각완충막
41 : 패드/리페어 식각마스크
상기 목적을 달성하기 위한 본 발명은, 퓨즈박스영역에 형성된 퓨즈라인용 도전층과, 패드영역에 형성된 배선을 위한 다수의 금속층들과, 퓨즈박스영역과 패드영역에 걸쳐 형성되어 금속층들과 하부 구조물을 절연시킴과 아울러 각 금속층간을 절연시키기 위한 층간절연막과, 구조물들을 외부로부터 보호하기 위한 보호막을 구비하는 반도체 소자의 퓨즈박스 제조방법으로서, 패드영역의 보호막 위에 식각완충막을 형성하는 단계와, 식각완충막이 형성되어 있는 구조물의 전면에 패드영역의 일부영역과 식각완충막의 일부영역이 노출되도록 패드/리페어 식각 마스크를 형성하는 단계와, 패드/리페어 식각 마스크를 적용하여 층간절연막을 일정깊이로 식각하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하고자 한다.
예를 들어, 도 3a 에 도시한 바와 같이 금속층이 4개인 경우 (하부로부터제1, 제2, 제3, 제4 금속층이라함:35,36,37,38) 패드/리페어 식각시 퓨즈박스 영역의 식각되어야할 층간절연막(34)의 두께가 50000Å 정도가 된다. 따라서 종래와 동일한 방법으로 패드/리페어 식각을 실시하게 되면 상기 패드영역의 최상부에 있는 제 4 금속층(38)이 심하게 식각되므로 이를 막기 위해 식각선택비에 의해 30000Å 정도의 산화막 식각을 견딜만한 식각완충막(40)을 보호막(39) 위에 형성한다.
본 실시예에서 상기 식각완충막(40)으로서, 예를 들어 포토레지스트를 0.5 mu m∼1.0 mu m 정도의 두께로 도포한 후에, 상기 퓨즈박스영역만 노출하도록 패턴을 형성하고, 후속 마스크 공정을 진행할 수 있도록 140℃에서 1분간 하드베이킹(hard baking)을 실시한다.
이어서, 도 3b에 도시된 바와 같이, 상기 식각완충막(40)을 구비하는 구조물 위에 종래와 동일한 두께의 포토레지스트 패턴으로 패드/리페어 식각 마스크(41)를 형성한다. 이때 상기 식각완충막(40)은 하드베이킹이 되어 있으므로 현상(develop)되지 않는다.
이어서, 도 3c에 도시된 바와 같이 상기 패드/리페어 식각 마스크(41)를 적용하여 노출되어 있는 상기 퓨즈박스 영역과 패드 영역을 동시에 식각한다. 이때 상기 패드영역은 상기 식각 완충막(40)에 의해 더디 식각되므로 최상부의 제 4 금속층(38)을 거의 손상되지 않으며, 상기 퓨즈박스 영역의 층간절연막은 원하는 깊이까지 충분히 식각할 수 있다.
이어서, 도 3d에 도시된 바와 같이 패드/리페어 식각 후 상기 패드/리페어 식각 마스크(41)와 식각 완충막(40)을 제거한다.
상기한 바와 같이 본 발명은, 단 1개의 포토 마스킹 공정의 추가로 패드/리페어 식각을 동시에 실시할 수 있기 때문에 수율 증가와 TATE 및 제조단가를 감소시킬 수 있는 효과가 있다.
한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.

Claims (3)

  1. 퓨즈박스영역에 형성된 퓨즈라인용 도전층과, 패드영역에 형성된 배선을 위한 다수의 금속층들과, 상기 퓨즈박스영역과 패드영역에 걸쳐 형성되어 상기 금속층들과 하부 구조물을 절연시킴과 아울러 각 금속층간을 절연시키기 위한 층간절연막과, 상기 구조물들을 외부로부터 보호하기 위한 보호막을 구비하는 반도체 소자의 퓨즈박스 제조방법에 있어서,
    상기 패드영역의 보호막 위에 식각완충막을 형성하는 단계와,
    상기 식각완충막이 형성되어 있는 구조물의 전면에 상기 패드영역의 일부영역과 상기 식각완충막의 일부영역이 노출되도록 패드/리페어 식각 마스크를 형성하는 단계와,
    상기 패드/리페어 식각 마스크를 적용하여 상기 층간절연막과 상기 식각완충막을 식각하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 퓨즈박스 제조방법.
  2. 제 1 항에 있어서, 상기 식각완충막은 상기 층간절연막보다 식각이 용이하게 되지 않는 물질로 이루어지는 것을 특징으로 하는 반도체 소자의 퓨즈박스 제조방법.
  3. 제 2 항에 있어서, 상기 식각완충막은 포토레지스트를 0.5 mu m∼1.0 mu m로 도포한 후 140℃에서 1분간 하드 베이킹하여 이루어지는 것을 특징으로 하는 반도체 소자의 퓨즈박스 제조방법.
KR1019990065612A 1999-12-30 1999-12-30 반도체 소자의 퓨즈 박스 제조방법 KR20010065692A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990065612A KR20010065692A (ko) 1999-12-30 1999-12-30 반도체 소자의 퓨즈 박스 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990065612A KR20010065692A (ko) 1999-12-30 1999-12-30 반도체 소자의 퓨즈 박스 제조방법

Publications (1)

Publication Number Publication Date
KR20010065692A true KR20010065692A (ko) 2001-07-11

Family

ID=19632800

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990065612A KR20010065692A (ko) 1999-12-30 1999-12-30 반도체 소자의 퓨즈 박스 제조방법

Country Status (1)

Country Link
KR (1) KR20010065692A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100709454B1 (ko) * 2005-07-26 2007-04-18 주식회사 하이닉스반도체 반도체 소자의 형성 방법
KR100835428B1 (ko) * 2006-11-23 2008-06-04 동부일렉트로닉스 주식회사 퓨즈를 갖는 반도체 소자의 제조 방법
KR100873810B1 (ko) * 2002-07-06 2008-12-11 매그나칩 반도체 유한회사 퓨즈박스를 갖는 이미지센서 제조방법
DE102013109375B4 (de) * 2012-08-31 2016-07-14 Infineon Technologies Ag Verfahren zum verarbeiten eines wafers

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100873810B1 (ko) * 2002-07-06 2008-12-11 매그나칩 반도체 유한회사 퓨즈박스를 갖는 이미지센서 제조방법
KR100709454B1 (ko) * 2005-07-26 2007-04-18 주식회사 하이닉스반도체 반도체 소자의 형성 방법
KR100835428B1 (ko) * 2006-11-23 2008-06-04 동부일렉트로닉스 주식회사 퓨즈를 갖는 반도체 소자의 제조 방법
DE102013109375B4 (de) * 2012-08-31 2016-07-14 Infineon Technologies Ag Verfahren zum verarbeiten eines wafers
US9449928B2 (en) 2012-08-31 2016-09-20 Infineon Technologies Ag Layer arrangement

Similar Documents

Publication Publication Date Title
US6221714B1 (en) Method of forming a contact hole in a semiconductor substrate using oxide spacers on the sidewalls of the contact hole
KR100471410B1 (ko) 반도체소자의 비트라인 콘택 형성방법
KR20010065692A (ko) 반도체 소자의 퓨즈 박스 제조방법
KR100480894B1 (ko) 복합 반도체 장치의 제조방법
KR20050066879A (ko) 트랜치 아이솔레이션을 갖는 플래시 메모리 소자의 제조방법
KR100334970B1 (ko) 반도체소자의 퓨즈 제조방법
KR100835506B1 (ko) 반도체소자의 제조방법
KR20030000219A (ko) 반도체소자의 배선 형성방법
KR101019698B1 (ko) 반도체 소자의 비트라인 형성방법
KR100511921B1 (ko) 반도체 소자의 워드라인 스페이서 형성방법
KR100505596B1 (ko) 반도체 장치의 제조공정에 있어서 콘택 형성방법
KR100646960B1 (ko) 플래쉬 메모리소자의 금속배선 형성방법
KR100419745B1 (ko) 반도체 소자의 제조 방법
KR20040049121A (ko) 디램 장치 트랜지스터의 게이트 스페이서 형성 방법
KR100402935B1 (ko) 반도체 장치 제조 방법
KR20030001117A (ko) 전극간 단락 방지 방법
KR20020040270A (ko) 반도체소자 콘택 식각 방법
KR19990012265A (ko) 에피층을 이용하여 셀 영역의 단차를 억제한 디램과 로직의복합소자 제조방법
KR19990012665A (ko) 운전 영역별 학습치 보정을 위한 노크 제어 방법
KR20020024919A (ko) 반도체소자의 퓨즈박스 제조 방법
KR20080060338A (ko) 반도체 소자 제조방법
KR20050079551A (ko) 플래쉬 메모리소자의 소자분리막 형성방법
KR19980045145A (ko) 반도체 장치의 콘택홀 형성방법
KR20000027374A (ko) 반도체 소자의 콘택 제조 방법
KR20050066190A (ko) 반도체소자의 콘택 형성방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid