TWI417975B - 測試墊結構、晶片封裝結構、測試墊結構製作方法以及晶片封裝結構製作方法 - Google Patents

Description

測試墊結構、晶片封裝結構、測試墊結構製作方法以及晶片封裝結構製作方法

本發明係關於一種測試墊結構以及晶片封裝結構，並且特別地，本發明係關於一種可防止晶片之訊號線因測試墊切割不完全而產生之短路狀況之測試墊結構以及晶片封裝結構。

現今的電子產品趨向多功能化，其發展的關鍵在於半導體技術的成熟，致使效能更高的晶片被發展出來並廣泛地運用於電子產品中。當晶片被製造出來時係以晶粒方式排列於晶圓上，晶粒必須被切割並經過封裝程序後形成晶片。

晶粒形成於晶圓上之後，必須再經過晶圓接受度測試(Foundry Wafer Acceptable test,WAT)才能出廠。晶圓接受度測試的主要目的係模擬客戶所設計的電路，並監控製程的穩定性及增進產品良率。晶圓接受度測試的另一個重要目的，係希望能透過測試基本電性參數來反映產線上的問題，並藉由測量當中來判斷是否有斷線或橋接上的問題。因此，晶圓接受度測試被視為晶圓出廠前的最後一道防線。晶圓接受度測試的執行通常是經過設置於晶圓之切割道上的測試墊對晶圓進行電性測試。

晶粒測試完畢後，晶圓須經過晶粒切割(wafer die saw)程序將各晶粒取下並進行封裝程序以形成晶片。理論上，於晶粒切割程序中，位於晶圓切割道上之測試墊可被切除，並不會影響到晶片的正常運作。然而實務中，由於切割刀刃的尺寸限制，寬度較窄的切割刀刃無法將所有的測試墊切除。另一方面，由於半導體製程的發展，一個晶圓上能夠製造出的晶粒增加，相對地會縮小切割道的尺寸。如上所述，若使用較寬的切割刀刃，雖然可以將測試墊完全切除，然而由於刀刃與晶粒間的距離變小，容易傷到晶粒本身。

舉例而言，請參閱圖一，圖一係繪示先前技術之晶圓1於切割時應用較窄之切割刀刃B的示意圖。如圖一所示，當晶圓1被切割時，切割刀刃B之寬度無法將測試墊10完全切除，因此，當晶粒進行覆晶薄膜封裝以及玻璃覆晶封裝時，未被切除之測試墊10會翹曲而接觸訊號線，導致兩訊號線間形成短路，進而影響晶片的良率，更甚者，將導致晶片失效。

因此，有必要設計一種新式的測試墊以避免訊號線間形成短路而影響到晶片之良率。

本發明之一範疇在於提供一種測試墊結構，以解決上述問題。

根據一具體實施例，本發明之測試墊結構係鄰近於晶片並用於測試晶片，此測試墊結構包含金屬測試墊以及凹槽，其中，凹槽係設置於金屬測試墊上並位於晶片之第一訊號線以及第二訊號線之間。

於本具體實施例中，由於凹槽位於第一訊號線以及第二訊號線之間，因此金屬測試墊被切割刀刃切割後所殘留之部分會被凹槽分隔。第一訊號線以及第二訊號線於晶片封裝時可能分別接觸金屬測試墊被分隔之部分，藉此，可避免第一訊號線以及第二訊號線間之短路狀況發生。

本發明之另一範疇在於提供一晶片封裝結構，其測試墊能分隔以防止訊號線短路。

根據一具體實施例，本發明之晶片封裝結構包含基板、晶粒以及金屬測試墊，其中，晶粒以及金屬測試墊均設置於基板上並且金屬測試墊鄰近基板。金屬測試墊上具有第一凹槽，並且第一凹槽係位於晶粒之第一訊號線以及第二訊號線之間以阻隔第一訊號線以及第二訊號線。

於本具體實施例中，由於第一凹槽位於第一訊號線以及第二訊號線之間，因此，第一訊號線以及第二訊號線於晶片封裝時可能分別接觸金屬測試墊被分隔之兩側而互相阻隔以形成開路，藉此，可避免第一訊號線以及第二訊號線間之短路狀況發生。

本發明之一範疇在於提供一種測試墊結構製作方法，以解決先前技術之問題。

根據一具體實施例，本發明之測試墊結構製作方法係用以形成測試墊結構，其包含下列步驟：於基板之切割道上設置金屬測試墊；於金屬測試墊上設置第一凹槽以形成測試墊結構。上述第一凹槽係自金屬測試墊之一邊緣延伸至金屬測試墊之中央部位。

於本具體實施例中，由於金屬測試墊上具有第一凹槽，因此金屬測試墊被切割刀刃切割後所殘留之部分會被第一凹槽分隔。晶片封裝時，自晶粒上接出至焊接墊之訊號線可能分別接觸金屬測試墊被分隔之兩側，藉此，可避免訊號線間之短路狀況發生。

本發明之一範疇在於提供一種晶片封裝結構製作方法，以解決先前技術之問題。

根據一具體實施例，本發明之晶片封裝結構製作方法係用以形成晶片封裝結構，其包含下列步驟：於基板之切割道上設置金屬測試墊；於金屬測試墊上設置第一凹槽以形成測試墊結構。上述第一凹槽係自金屬測試墊之一邊緣延伸至金屬測試墊之中央部位。

於本具體實施例中，由於金屬測試墊上具有第一凹槽，因此金屬測試墊被切割刀刃切割後所殘留之部分會被第一凹槽分隔。於晶片封裝以形成晶片封裝結構時，自晶粒上接出至焊接墊之訊號線可能分別接觸金屬測試墊被分隔之兩側，藉此，可避免訊號線間之短路狀況發生。

關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。

請參閱圖二A，圖二A係繪示根據本發明之一具體實施例之測試墊結構20的示意圖。如圖二A所示，測試墊結構20係設置於基板22之切割道220之上，測試墊結構20包含金屬測試墊200以及第一凹槽202，其中，第一凹槽202係設置於金屬測試墊200之上，並且第一凹槽202係自金屬測試墊200之邊緣延伸金屬測試墊200之中央部分。

測試墊結構20可用以測試晶片。於本具體實施例中，測試墊結構20係用來測試設置於基板22上之晶片(未繪示於圖中)。於實務上，測試機台可連接測試墊結構20，並透過測試墊結構20對晶片做測試以獲得其參數。請注意，於本具體實施例中僅以一個測試墊結構20測試晶片然而，於實務中，一個晶片可透過複數個測試墊結構進行測試，並且因為一個晶圓上可包含複數個晶片，因此，基板之切割道上也可具有相對應數量之測試墊結構。

於本具體實施例中，基板22可沿切割道220被切割而將晶粒取下，請參閱圖二B，圖二B係繪示圖二A之基板22被切割刀刃B切割之示意圖。如圖二B所示，切割刀刃B沿基板22之切割道220切割，因此，部分之金屬測試墊200以及第一凹槽202會被切割刀刃B切除，而殘留另一部份於切割道220上。於實務中，被切割下來的基板22以及殘留的測試墊結構20可經過打線以及封裝膠封裝而形成晶粒2，如圖二B中之虛線圈選部分。

請參閱圖二C，圖二C係繪示圖二B之基板22被切割刀刃B切割後之示意圖。如圖二C所示，基板22被切割後，測試墊結構20所殘留下來的金屬測試墊200會被第一凹槽202分隔成兩獨立區域，換言之，對於金屬測試墊200而言，第一凹槽202由切割前自金屬測試墊200之邊緣延伸至中央部位轉變成切割後自金屬測試墊200之一邊緣延伸至另一邊緣。此外，請參閱圖二D，圖二D係繪示圖二C之基板22被切割後進行打線的示意圖。如圖二D所示，晶粒2係與焊接墊26以第一訊號線240以及第二訊號線242進行電性連接。實務中，當打線程序結束後，晶粒2可以封裝膠進行封裝而獲得晶片封裝結構。

在覆晶薄膜封裝製程或是玻璃覆晶封裝製程中，測試墊結構20被切割而殘留的部分會翹曲而可能接觸第一訊號線240以及第二訊號線242，如圖二D所示。由於金屬測試墊200殘留部分被第一凹槽202所分隔，並且由於第一凹槽202係位於第一訊號線240以及第二訊號線242之間，因此，當第一訊號線240以及第二訊號線242接觸到金屬測試墊200殘留部分時，第一凹槽202可有效防止第一訊號線240以及第二訊號線242透過金屬測試墊200之殘留部分形成短路。藉此，可提升晶片之良率。

於本具體實施例中，第一凹槽202在金屬測試墊200上延伸之方向大體上與第一訊號線240以及第二訊號線242大體上相同，因此，第一凹槽202可於切割後有效分隔金屬測試墊200，使第一訊號線240以及第二訊號線242間呈開路狀態以防止短路。此外，第一凹槽202自邊緣向內延伸之長度，於實務中係根據切割刀刃B之寬度而定，其設計原則在於經切割後可將金屬測試墊200分隔為獨立的兩個區域即可，本發明對此並不加以限制。舉例而言，針對液晶顯示面板驅動器，切割刀刃之邊緣與金屬測試墊之邊緣相隔大約30~40μm，因此考慮到誤差，第一凹槽202可設計成自金屬測試墊200之邊緣向中央部分延伸50μm。

請參閱圖三，圖三係繪示根據本發明之另一具體實施例之晶粒3經過打線製程後的示意圖。如圖三所示，晶粒3包含測試墊結構30以及基板32，其中，晶粒3係藉由第一訊號線340、第二訊號線342以及第三訊號線344分別電性連接各焊接墊36。

於本具體實施例中，測試墊結構30包含金屬測試墊300以及設置於金屬測試墊300上之第一凹槽302與第二凹槽304。請注意，本具體實施例之測試墊結構30係經過晶粒切割後所殘留下來之剩餘部分。如圖三所示，第一凹槽302以及第二凹槽304將金屬測試墊300分成三個獨立區域。此晶粒3於封裝時金屬測試墊300的三個獨立區域可能分別接觸第一訊號線302、第二訊號線304以及第三訊號線306，因此，藉由第一凹槽302以及第二凹槽304，第一訊號線302、第二訊號線304以及第三訊號線306可避免因接觸金屬測試墊300而短路，進而可提升晶片的良率。

於實務中，金屬測試墊上可設置之凹槽數量不限定於上述具體實施例中之一個或兩個凹槽，而是根據晶粒打線經過金屬測試墊之數量而定。舉例而言，若晶粒共有五條訊號線經過金屬測試墊之上方，則金屬測試墊上至少需有四個凹槽以將金屬測試墊區分成五個獨立區域。本具體實施例之其他單元係與上述具體實施例相對應之單元大體上相同，故於此不再贅述。

請一併參閱圖四以及圖二A，圖四係繪示根據本發明之另一具體實施例之測試墊結構製作方法的步驟流程圖。如圖四以及圖二A所示，本具體實施例之晶片封裝結構製作方法包含形成測試墊結構之方法，其所形成的測試墊結構20可用來測試晶片。圖四所示之晶片封裝結構製作方法包含下列步驟：於步驟S40，於基板22之切割道220上設置金屬測試墊200；於步驟S42，於金屬測試墊200上設置第一凹槽202以形成測試墊結構20。於本具體實施例中，步驟S42所形成之第一凹槽202係自金屬測試墊200之一邊緣延伸至金屬測試墊200之中央部位。

步驟S40形成金屬測試墊之步驟，於實務中可以一般半導體常使用的方法，例如氣相沈積法或是濺鍍法形成於切割道上，再經由蝕刻之方法完成金屬測試墊。此外，步驟S42之第一凹槽亦可以蝕刻方法形成於金屬測試墊上。於此要說明的是，第一凹槽可於金屬測試墊完成後再進行蝕刻而形成，也可於金屬測試墊形成時一併以曝光顯影的方法設定第一凹槽之位置並同時蝕刻出第一凹槽。換言之，本具體實施例之步驟S40以及步驟S42可依序進行，亦可同時進行，本發明對此並不加以限制。

請一併參閱圖五、圖二B以及圖二D，圖五係繪示根據本發明之另一具體實施例之晶片封裝結構製作方法。如圖五所示，本具體實施例與上一具體實施例不同處，在於本具體實施例之晶片封裝結構製作方法進一步包含下列步驟：於步驟S54，以切割刀刃B沿切割道220切割基板22形成晶粒2；接著，於步驟S56，晶粒2藉由第一訊號線240以及第二訊號線242分別電性連接焊接墊26。於本具體實施例中，步驟S56之第一訊號線240以及第二訊號線S242係位於第一凹槽202之兩側。本具體實施例之其他步驟係與上述具體實施例之相對應步驟大體上相同，故於此不再贅述。

於本具體實施例中，步驟S54以切割刀刃B沿切割道220切割基板22時會殘留部分測試墊結構20，並且第一凹槽202可將金屬測試墊200區隔成兩個獨立區域。由於步驟S56之第一訊號線240以及第二訊號線S242係位於第一凹槽202之兩側，亦即，切割後殘留之金屬測試墊200之兩個獨立區域上，因此當應用此晶片封裝結構製作方法所製作出之晶粒2以封裝膠進行封裝時，金屬測試墊200可能翹曲並接觸第一訊號線240以及第二訊號線242，並且藉由第一凹槽202阻隔第一訊號線240以及第二訊號線242使其不因接觸金屬測試墊200而短路。

相較於先前技術，本發明之測試墊結構上設置凹槽，並且藉由此凹槽可於晶粒切割後將測試墊結構之殘留金屬測試墊區分成獨立區域。當應用此種測試墊結構之晶粒進行封裝時，例如，覆晶薄膜封裝或是玻璃覆晶封裝，訊號線可藉由各凹槽互相阻隔，以避免因殘留之接觸金屬測試墊而產生短路的狀況。藉此，可提高晶片之良率。另一方面，由於金屬測試墊之凹槽形成時係自金屬測試墊之邊緣向中央部位延伸而並未分隔金屬測試墊，因此在晶片測試階段，凹槽的存在並不會影響到晶片測試之結果。

藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。因此，本發明所申請之專利範圍的範疇應該根據上述的說明作最寬廣的解釋，以致使其涵蓋所有可能的改變以及具相等性的安排。

1．．．晶圓

10．．．測試墊

2、3．．．晶粒

20、30．．．測試墊結構

22、32．．．基板

26、36．．．焊接墊

200．．．金屬測試墊

202、302．．．第一凹槽

220．．．切割道

240、340．．．第一訊號線

242、342．．．第二訊號線

304．．．第二凹槽

344．．．第三訊號線

B．．．切割刀刃

S40～S42．．．步驟流程

S50～S56．．．步驟流程

圖一係繪示先前技術之晶圓於切割時應用較窄之切割刀刃的示意圖。

圖二A係繪示根據本發明之一具體實施例之測試墊結構的示意圖。

圖二B係繪示圖二A之基板被切割刀刃切割之示意圖。

圖二C係繪示圖二B之基板被切割刀刃切割後之示意圖。

圖二D係繪示圖二C之基板被切割後進行打線的示意圖。

圖三係繪示根據本發明之另一具體實施例之晶粒經過打線製程後的示意圖。

圖四係繪示根據本發明之另一具體實施例之測試墊結構製作方法的步驟流程圖。

圖五係繪示根據本發明之另一具體實施例之晶片封裝結構製作方法。

2．．．晶粒

20．．．測試墊結構

22．．．基板

200．．．金屬測試墊

202．．．第一凹槽

220．．．切割道

B．．．切割刀刃

Claims (16)

1. 一種測試墊結構，鄰近一晶片並用以測試該晶片，該測試墊結構包含：一金屬測試墊；以及一第一凹槽，設置於該金屬測試墊上；其中，該第一凹槽係位於該晶片之一第一訊號線以及一第二訊號線之間以阻隔該第一訊號線以及該第二訊號線。
2. 如申請專利範圍第1項所述之測試墊結構，其中該第一凹槽係自該金屬測試墊之一邊緣延伸至該金屬測試墊之一中央部位。
3. 如申請專利範圍第1項所述之測試墊結構，進一步包含一第二凹槽設置於該金屬測試墊上，該第二凹槽係位於該晶片之該第二訊號線以及一第三訊號線之間以阻隔該第二訊號線以及該第三訊號線。
4. 如申請專利範圍第3項所述之測試墊結構，其中該第二凹槽係自該金屬測試墊之一邊緣延伸至該金屬測試墊之一中央部位。
5. 如申請專利範圍第1項所述之測試墊結構，其中該第一凹槽延伸之方向大體上相同於該第一訊號線以及該第二訊號線之延伸方向。
6. 一種晶片封裝結構，包含：一基板；一晶片，設置於該基板上；一第一訊號線，連接該晶片；一第二訊號線，連接該晶片；以及一金屬測試墊，設置於該基板上並鄰近該晶片，該金屬測試墊上具有一第一凹槽；其中，該第一凹槽係位於該晶粒之一第一訊號線以及一第二訊號線之間以阻隔該第一訊號線以及該第二訊號線。
7. 如申請專利範圍第6項所述之晶片封裝結構，其中該第一凹槽係自該金屬測試墊之一第一邊緣延伸至該金屬測試墊之一第二邊緣。
8. 如申請專利範圍第6項所述之晶片封裝結構，進一步包含一第三訊號線連接該晶片，並且該金屬測試墊進一步包含一第二凹槽，該第二凹槽係位於該第二訊號線以及該第三訊號線之間以阻隔該第二訊號線以及該第三訊號線
9. 如申請專利範圍第8項所述之晶片封裝結構，其中該第二凹槽係自該金屬測試墊之一第一邊緣延伸至該金屬測試墊之一第二邊緣。
10. 如申請專利範圍第6項所述之晶片封裝結構，其中該第一凹槽延伸之方向大體上相同於該第一訊號線以及該第二訊號線之延伸方向。
11. 如申請專利範圍第6項所述之晶片封裝結構，進一步包含一第一焊接墊以及一第二焊接墊，該第一訊號線以及該第二訊號線分別電性連接該第一焊接墊以及該第二焊接墊。
12. 如申請專利範圍第6項所述之晶片封裝結構，該晶片封裝結構係一覆晶薄膜封裝結構。
13. 如申請專利範圍第6項所述之晶片封裝結構，該晶片封裝結構係一玻璃覆晶封裝結構。
14. 一種測試墊結構製作方法，用以形成一測試墊結構，該測試墊結構係用以測試一晶片，該方法包含下列步驟：於一基板之一切割道上設置一金屬測試墊；以及於該金屬測試墊上設置一第一凹槽以形成該測試墊結構；其中，該第一凹槽係自該金屬測試墊之一邊緣延伸至該金屬測試墊之一中央部位。
15. 一種晶片封裝結構製作方法，用以製作一晶片封裝結構，該方法包含下列步驟：於一基板之一切割道上設置一金屬測試墊；以及於該金屬測試墊上設置一第一凹槽；其中，該第一凹槽係自該金屬測試墊之一邊緣延伸至該金屬測試墊之一中央部位。
16. 如申請專利範圍第15項所述之方法，進一步包含下列步驟：以一切割刀刃沿該切割道切割該基板；以及以一第一訊號線以及一第二訊號線將該基板上之一晶粒電性連接一第一焊接墊以及一第二焊接墊；其中，該第一訊號線以及該第二訊號線係位於該第一凹槽之兩側並藉由該第一凹槽互相阻隔。