JP2007194530A - 耐性評価可能装置 - Google Patents
耐性評価可能装置 Download PDFInfo
- Publication number
- JP2007194530A JP2007194530A JP2006013438A JP2006013438A JP2007194530A JP 2007194530 A JP2007194530 A JP 2007194530A JP 2006013438 A JP2006013438 A JP 2006013438A JP 2006013438 A JP2006013438 A JP 2006013438A JP 2007194530 A JP2007194530 A JP 2007194530A
- Authority
- JP
- Japan
- Prior art keywords
- teg
- chip
- resistance
- bonding
- grid pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】脆弱であり、かつ、密着性に乏しくて剥離し易い多孔質状low−k材が絶縁膜として用いられた場合において、更にはチップ厚が100μm以下と言った薄型タイプのものにおいて、バックグラインド以降におけるパッケージプロセスの物理的耐性の評価を出来るようにすることである。
【解決手段】耐性を評価する為の素子TEG(A,B,C)が基板に設けられてなる耐性評価可能な装置であって、
素子TEG(A)は、
前記基板が碁盤目状に切断される切断ラインよりも1〜200μm内側の位置に設けられ、
素子TEG(B)が、
前記碁盤目状に切断されたチップにおけるボンディングエリア上であって、かつ、ボンディング位置からは水平方向において1〜200μm離れた位置に設けられ、
素子TEG(C)は、
前記碁盤目状に切断されたチップにおけるボンディングエリアの内側ラインから水平方向において1〜200μm内側に離れた位置に設けられてなる。
【選択図】図1
【解決手段】耐性を評価する為の素子TEG(A,B,C)が基板に設けられてなる耐性評価可能な装置であって、
素子TEG(A)は、
前記基板が碁盤目状に切断される切断ラインよりも1〜200μm内側の位置に設けられ、
素子TEG(B)が、
前記碁盤目状に切断されたチップにおけるボンディングエリア上であって、かつ、ボンディング位置からは水平方向において1〜200μm離れた位置に設けられ、
素子TEG(C)は、
前記碁盤目状に切断されたチップにおけるボンディングエリアの内側ラインから水平方向において1〜200μm内側に離れた位置に設けられてなる。
【選択図】図1
Description
本発明は、半導体デバイスのパッケージプロセス等におけるチップの物理的耐性の評価が可能な技術に関する。
半導体デバイスは、物理的に脆弱な半導体Si基板上に、無機あるいは有機材料膜の絶縁膜に挟まれた金属配線膜からなる多層配線膜が設けられた構造である。そして、前記構造の半導体デバイスはパッケージプロセスに従って組み立てられて製品となる。
この組立工程(パッケージプロセス)において、半導体デバイスに所望の物理的強度が無い場合には、半導体デバイスは破損し、不良品となってしまう。従って、半導体デバイスが所望の物理的強度を有しているか否かを評価しておくことは非常に重要である。又、逆の観点から眺めた場合、物理的強度が確保できない場合には、それに対応できるプロセスとなるような変更が必要になる。このようなことから、通常のデバイスを用い、各プロセスを経た後、半導体製品としての信頼性試験後に電気特性を評価している。
ところで、通常のデバイスによる電気的測定では、デバイス自体の電気的特性が変動することも有り、デバイスのどの特性がどのように変わっているのかを把握することは難しい。又、組立工程に入る前のチップの電気的特性と組立プロセス要因による電気的特性との間での変化のデータの切り分けが困難である。
さて、通常のデバイスの製造ラインを少々変更するだけの評価であれば、その変化が製品としての規格内であれば問題が無いと判断できる。これに対して、デバイス構造が新しく変わってしまう場合、例えば新規な多孔質状の低誘電率材(low−k材)が絶縁膜として用いられた如きの場合には、low−k材が多孔質な為に脆弱である為、多層配線膜を備えたデバイスは配線膜(配線層)が物理的に脆弱であり、パッケージプロセスにおいて各種の影響を受け、電気的特性が構造変化の影響を受け、デバイス不良の原因特定が非常に難しい。
尚、特開2004−228510号公報には、デバイスをダイシングしてチップとするデバイスの外周部にあるスクライブ領域に電気的特性を評価する評価用の素子であるTEG(Test
Element Group)を配置することが開示されている。
Element Group)を配置することが開示されている。
しかしながら、この提案のものでは、ダイシングされた場合に、TEG自体が破壊されてしまい、パッケージプロセスにおける影響を評価することが出来ない。
特開2004−228510号公報
これまでも、素子がパッケージプロセスにおいて影響を受けることも有り、その悪影響を出来るだけ少なくすることについての検討はなされていた。
しかしながら、その前提となる筈であるが、物理的耐性を如何に評価するかについての検討は殆どなされていなかった。
例えば、上述した通り、実際のデバイスを用いて評価するのが関の山であった。あるいは、TEG自体は知られているものの、TEGの利用形態の検討は全く顧みられてなかった。
さて、パッケージプロセスの物理的耐性の評価としては、ダイシング耐性、ボンディング耐性、ピックアップ耐性などの耐性の評価が主に挙げられる。
ダイシング耐性の評価とは、ダイシング条件やブレード種により、ダイシング時にダメージを受けることが有り、これを評価することである。従来では、ダイシング後に、切断ライン(ダイシングライン:スクライブライン:カットライン)からのウェハ欠けや銅配線膜の剥がれを顕微鏡で観察して行っていた。尤も、絶縁膜として、多孔質low−k材では無く、SiO2が用いられ、かつ、チップの厚みが厚かった従来では、ダイシングによる欠けや割れは殆ど問題にならなかった。しかしながら、脆弱な多孔質状low−k材が用いられたり、更にはチップ厚が100μm以下と言ったように薄くなって来ると、ダイシング耐性の評価が重要になって来た。
ボンディング耐性の評価とは、ボンディングの際に生じる衝撃力によってチップが破損する恐れもあり、その耐性の評価をすることである。このボンディング耐性についても、絶縁膜として、多孔質low−k材では無く、SiO2が用いられ、かつ、チップの厚みが厚かった従来では、ボンディングによる損傷は殆ど問題にならなかった。しかしながら、脆弱な多孔質状low−k材が用いられたり、更にはチップ厚が100μm以下と言ったように薄くなって来ると、ボンディング耐性の評価が重要になって来た。
ピックアップ耐性の評価とは、ピックアップ時に、ピックアップ方法によってはチップに無理な力が掛かってダメージを受けることが有り、この耐性を評価することである。従来では、ピックアップ後に、チップの割れや欠けを顕微鏡で観察して行っていた。尤も、絶縁膜として、多孔質low−k材では無く、SiO2が用いられ、かつ、チップの厚みが厚かった従来では、ピックアップによる欠けや割れは殆ど問題にならなかった。しかしながら、脆弱な多孔質状low−k材が用いられたり、更にはチップ厚が100μm以下と言ったように薄くなって来ると、ピックアップ耐性の評価が重要になって来た。
従って、本発明が解決しようとする課題は、前記の問題点を解決することである。すなわち、TEGを巧妙に基板に設け、この巧妙に設けられたTEGによってパッケージプロセスの物理的耐性の評価を出来るようにすることである。特に、バックグラインド以降におけるパッケージプロセスの物理的耐性の評価を出来るようにすることである。中でも、脆弱であり、かつ、密着性に乏しくて剥離し易い多孔質状low−k材が絶縁膜として用いられた場合において、更にはチップ厚が100μm以下と言った薄型タイプのものにおいて、バックグラインド以降におけるパッケージプロセスの物理的耐性の評価を出来るようにすることである。
前記の課題は、耐性を評価する為の素子が基板に設けられてなる耐性評価可能な装置であって、
前記素子は、前記基板が碁盤目状に切断される切断ラインよりも1〜200μm内側の位置に設けられてなる
ことを特徴とする耐性評価可能装置によって解決される。
前記素子は、前記基板が碁盤目状に切断される切断ラインよりも1〜200μm内側の位置に設けられてなる
ことを特徴とする耐性評価可能装置によって解決される。
又、耐性を評価する為の素子が基板に設けられてなる耐性評価可能な装置であって、
前記素子は、碁盤目状に切断されたチップにおけるボンディングエリア上であって、かつ、ボンディング位置からは水平方向において1〜200μm離れた位置に対応して設けられてなる
ことを特徴とする耐性評価可能装置によって解決される。
前記素子は、碁盤目状に切断されたチップにおけるボンディングエリア上であって、かつ、ボンディング位置からは水平方向において1〜200μm離れた位置に対応して設けられてなる
ことを特徴とする耐性評価可能装置によって解決される。
又、耐性を評価する為の素子が基板に設けられてなる耐性評価可能な装置であって、
前記素子は、碁盤目状に切断されたチップにおけるボンディングエリアの内側ラインから水平方向において1〜200μm内側に離れた位置に対応して設けられてなる
ことを特徴とする耐性評価可能装置によって解決される。
前記素子は、碁盤目状に切断されたチップにおけるボンディングエリアの内側ラインから水平方向において1〜200μm内側に離れた位置に対応して設けられてなる
ことを特徴とする耐性評価可能装置によって解決される。
勿論、上記耐性評価可能装置の三種の構成要件の中、二種の構成要件を満たした耐性評価可能装置によって解決される。
特に、耐性を評価する為の素子が基板に設けられてなる耐性評価可能な装置であって、
前記素子が、
前記基板が碁盤目状に切断される切断ラインよりも1〜200μm内側の位置、
前記碁盤目状に切断されたチップにおけるボンディングエリア上であって、かつ、ボンディング位置からは水平方向において1〜200μm離れた位置、
前記碁盤目状に切断されたチップにおけるボンディングエリアの内側ラインから水平方向において1〜200μm内側に離れた位置
の各々に設けられてなる
ことを特徴とする耐性評価可能装置によって解決される。
前記素子が、
前記基板が碁盤目状に切断される切断ラインよりも1〜200μm内側の位置、
前記碁盤目状に切断されたチップにおけるボンディングエリア上であって、かつ、ボンディング位置からは水平方向において1〜200μm離れた位置、
前記碁盤目状に切断されたチップにおけるボンディングエリアの内側ラインから水平方向において1〜200μm内側に離れた位置
の各々に設けられてなる
ことを特徴とする耐性評価可能装置によって解決される。
尚、上記耐性評価可能装置における切断ラインよりも1〜200μm内側の位置に設けられる素子は、ボンディングエリアの外側に設けられていることが好ましい。
又、上記耐性評価可能装置における素子は、基板が碁盤目状に切断されるチップの角の位置に対応して設けられていることが好ましい。これは、チップの角の位置が各プロセスによる影響を受け易いと言うことに基づいている。
又、上記耐性評価可能装置であって、碁盤目状に切断されたチップの中央位置にも素子が設けられていることが好ましい。すなわち、チップの中央位置は、ダイシング、ボンディングやピックアップによる影響を受け難い位置であることが判ったからである。従って、このような中央位置にも素子を設けておき、この中央位置(影響を受けない位置)の素子を基準素子として用い、チップの角位置における素子との比較を行うことによって、パッケージプロセスの物理的耐性の評価を簡単・正確に行うことが出来る。
本発明は、多孔質材が用いられて構成された素子が碁盤目状に切断されるチップ内に設けられてなる場合、及び/又は誘電率が3以下の絶縁膜が配線膜の部分に用いられて構成された素子が碁盤目状に切断されるチップ内に設けられてなる場合、及び/又は基板の厚さが100μm以下のものである場合、その意義が特に発揮される。
本発明によれば、パッケージプロセスの物理的耐性の評価が可能になる。特に、バックグラインド以降におけるパッケージプロセスの物理的耐性の評価が出来る。中でも、脆弱であり、かつ、密着性に乏しくて剥離し易い多孔質状low−k材が絶縁膜として用いられた場合において、更にはチップ厚が100μm以下と言った薄型タイプのものにおいて、バックグラインド以降におけるパッケージプロセスの物理的耐性が正確に評価できるようになる。
本発明になる耐性評価可能装置は、耐性を評価する為の素子(TEG)が基板に設けられたものである。基板は碁盤目状に切断されて一つ一つのチップが構成される。その一つ一つのチップにTEGは設けられる。特に、碁盤目状に切断される切断ラインよりも1〜200μm内側の位置にTEG(A)は設けられている。中でも、碁盤目状に切断される切断ラインよりも1〜200μm内側の位置で、かつ、ボンディングエリアの外側にTEG(A)は設けられている。及び/又は、碁盤目状に切断されたチップにおけるボンディングエリア上であって、かつ、ボンディング位置からは水平方向において1〜200μm離れた位置にTEG(B)は設けられている。及び/又は、碁盤目状に切断されたチップにおけるボンディングエリアの内側ラインから水平方向において1〜200μm内側に離れた位置にTEG(C)は設けられている。中でも、基板が碁盤目状に切断される切断ラインよりも1〜200μm内側の位置(特に、碁盤目状に切断される切断ラインよりも1〜200μm内側で、かつ、ボンディングエリアの外側の位置)と、前記碁盤目状に切断されたチップにおけるボンディングエリア上であって、かつ、ボンディング位置からは水平方向において1〜200μm離れた位置と、前記碁盤目状に切断されたチップにおけるボンディングエリアの内側ラインから水平方向において1〜200μm内側に離れた位置とに各々対応して、TEG(A,B,C)が設けられている。中でも、碁盤目状に切断されたチップの角の位置に対応して設けられている。又、碁盤目状に切断されたチップの中央位置にもTEGが設けられている。TEGは、基本的には、配線膜が設けられたものである。特に、絶縁膜として多孔質材、特に誘電率が3以下のlow−k材が絶縁膜として用いられている。そして、配線膜は、つづら折れパターンや層間につづら折れするビアチェーン構造を採用できる。つまり、TEGの配線膜に電流を流し、その抵抗や容量を測定することによって、電気特性を測定し、耐性評価を行う。その評価の精度を高める為、即ち、配線長を長くして精度を高める為、つづら折れパターンや層間につづら折れするビアチェーン構造を採用する。そして、本発明にあっては、チップ厚は、特に、100μm以下(特に、50μm以下。好ましくは10μm以上。)の薄型である。
更に詳しく説明する。
本発明において、切断ライン(ダイシングライン:スクライブライン:カットライン)とは、例えばダイシングブレードで切削されることにより除去される箇所である。半導体チップの作製に際して、通常、ウェハ(基板)は碁盤目状(縦方向および横方向)に切断される。ボンディングエリア(ボンディングパッドエリア)とは、ワイヤーボンディング、フリップチップボンディングによりボンディングされるパッド(バンプ)が形成されているエリアで囲まれるエリアである。例えば、ボンディングパッドが切断チップの周囲に沿って設けられていたとすると、ボンディングパッドの最外周位置を連結した最外周ラインと最内周位置を連結した最内周ラインとによって挟まれるエリアである。
角の位置に設けられるTEG(A,B,C)はプロセス影響を評価する為の測定用TEGであり、中央位置に設けられるTEGはプロセス影響を受けないと考えられるエリアに配置されたリファレンスTEGで、リファレンス(評価:基準)の為だけのものであり、サンプルウェハに設けられる。
TEG(A)は、ダイシングプロセス、樹脂封止プロセス、パッケージ信頼性試験での絶縁膜の剥離やクラックを評価する為に有効な半導体装置及びサンプルウェハにおけるTEGである。この配置になるTEGは、チップコーナー部の最外周部に配置されたTEGである。従って、ダイシング工程では、TEG(A)は、ダイシングライン上に無いので、ダイシングブレードによる損傷を受けず、かつ、ダイシング加工の影響を一番受ける。そして、本発明にあっては、ウェハが碁盤目状に切断される切断ラインよりも1〜200μm内側の位置と規定した。これは、1μmよりも切断ラインに接近していると、ダイシング時に誤ってTEGを破壊してしまう確率が高いからである。逆に、200μmよりも大きく離れていると、ダイシングに対する感度(影響)が低下するからである。尚、5μm以上離れていることが好ましい。より好ましくは10μm以上離れていることである。そして、100μm以内であることが好ましい。
TEG(B)は、ワイヤーボンディング、フリップチップボンディング時の絶縁膜(多孔質状low−k膜)へのダメージ、樹脂封止プロセスでのストレスによる配線層へのダメージ、温度サイクル試験のような繰返し応力が掛かるパッケージ信頼性における絶縁膜へのダメージを評価する為に有効なTEGである。そして、本発明にあっては、ボンディングエリア内と言うだけでは無く、ボンディングパッド位置から水平方向において1〜200μm離れた位置と規定した。これは、ボンディング位置の真上であると、ボンディングによる影響が強すぎ、逆に離れすぎていると感度が低下するからである。尚、好ましくは5μm以上離れていることである。そして、100μm以内であることが好ましい。
TEG(C)は、ピックアップ、ダイボンディングプロセスのようなチップが変形するプロセスにおける配線層へのダメージ評価、温度サイクル試験といった繰り返し応力が掛かるパッケージ信頼性評価を行う為に有効なTEGである。そして、本発明にあっては、碁盤目状に切断されたチップにおけるボンディングエリアの内側ラインから水平方向において1〜200μm内側に離れた位置と規定した。これは、1μ未満しか離れていない場合には、ボンディングの影響をも考慮しなければならず、それだけ複雑になって、評価が難しくなるからである。逆に、200μmを越えて離れ過ぎていると、例えばピックアップなどに対する感度が低下するからである。尚、好ましくは5μm以上離れていることである。そして、100μm以内であることが好ましい。TEG(C)は、特に、チップ厚(ウェハ厚)が100μm以下、中でも、50μm以下の場合に、その脆弱性が非常に大きくなることから、有効である。すなわち、チップ厚が薄いと、ピックアップ時の影響が著しいからである。そして、極薄チップを用いたスタックドCSPの如くにチップを複数積層するパッケージの評価に有用である。
測定用TEG(A,B,C)及びリファレンス用TEGを構成する抵抗パターン(配線膜)としては各種のものを採用できる。例えば、図2に示される如きの平面においてつづら折れパターン、及び層間につづら折れするビアチェーン構造を採用すると、A1〜Anの測定用パッドにより抵抗値の変化の評価が可能である。尚、チップ切断面からの距離が異なるつづら折れパターンとして、パターンの途中にも測定用端子(例えば、A2)を設けることで、クラックの影響度合いをみることが出来る。或いは、図3に示される如きの平面においてつづら折れパターン、及び層間につづら折れするビアチェーン構造を採用すると、例えば測定用パッドB1と測定用パッドC1のように同じ番号の測定用パッドB,Cにより抵抗値の変化の評価が可能である。又、測定用パッドD1と測定用パッドD2のように同じアルファベットの測定用パッドにより配線間容量、ショートチェック、絶縁耐圧、リーク電流の測定も可能である。又は、図4に示される如きの平面におけるつづら折れパターン、及び層間につづら折れするビアチェーン構造を採用すると、例えば測定用パッドD1と測定用パッドE1のように、測定パッドD、Eにより配線間容量、ショートチェック、絶縁耐圧、リーク電流の変化の評価が可能である。又、測定用パッドC1と測定用パッドC2とのように同じアルファベットの測定用パッドにより抵抗値の測定が可能である。本パターンにおける配線幅やビア径は、好ましくは80〜1000nm、より好ましくは90〜200nm、更に好ましくは90〜110nmである。これは、配線幅が80nm未満では、パターン形成が困難であり、逆に、1000nmを越えると、十分な感度が得られ難いからである。パターンの総配線長は、好ましくは100μm〜1m、より好ましくは1〜100mmである。不良モードの及ぶ影響の度合いにより適宜に選択する。尚、100μm未満では、十分な感度が得られ難く、1mを越えると、パターン形成時に不良が発生し易く、測定誤差が生じ易い。ビア数は、好ましくは100〜10M、より好ましくは1000〜1Mである。100未満では、十分な感度が得られ難く、10Mを越えると、パターン形成時に不良が発生し易く、測定誤差が生じ易い。尚、端子設置のエリアに制約がある場合には、不良モードの発生が予想されるつづら折れパターンを任意に曲げて設けることでもよい。特にチップのコーナー部では有効である。
又、上記測定用TEG(A,B,C)は、リファレンスTEGから適切なTEGを選択し、ホイーストンブリッジを構成して測定することが可能で、必要に応じて、入力抵抗調整、出力調整、ブリッジの平衡、ゼロ点補償、感度補償用の抵抗を挿入することが出来る。特に、チップの四隅に配置した同パターンのTEGを用いてホイーストンブリッジを形成すると、簡単に抵抗変化等の以上による変化を感知できる。
そして、本実施の形態では、パッケージ完成後のlow−k材へのダメージ、薄チップの割れ等の評価がパッケージの開封なく評価可能であるので、簡便にパッケージ信頼性評価が可能になる。
以下、具体的な実施例を挙げて説明する。
[実施例1]
low−k材としてBD(Black Diamond)を用い、図4に示されるパターンのTEGを、図1に示される如く、チップのコーナー4箇所にTEG−Aとして配置し、又、リファレンス用として、チップ中央部に同パターンのTEGを配置した二層配線膜を有するサンプルウェハを作成した。尚、TEG(A)は、チップの最外周(切断ライン)から50μm内側の位置に配置されている。TEGを構成するビアチェーンの個数は2M個、ビア径は110nmであり、ビアを含めた総対向長は400mmである。そして、予め各TEGの抵抗値を測定しておき、TEGが良品であることを確認する。判定は抵抗値が2倍以上になった場合を断線とすることにした。尚、数値基準は、評価対象によって、別な数値を使うことができる。
low−k材としてBD(Black Diamond)を用い、図4に示されるパターンのTEGを、図1に示される如く、チップのコーナー4箇所にTEG−Aとして配置し、又、リファレンス用として、チップ中央部に同パターンのTEGを配置した二層配線膜を有するサンプルウェハを作成した。尚、TEG(A)は、チップの最外周(切断ライン)から50μm内側の位置に配置されている。TEGを構成するビアチェーンの個数は2M個、ビア径は110nmであり、ビアを含めた総対向長は400mmである。そして、予め各TEGの抵抗値を測定しておき、TEGが良品であることを確認する。判定は抵抗値が2倍以上になった場合を断線とすることにした。尚、数値基準は、評価対象によって、別な数値を使うことができる。
次に、該ウェハをガラス支持方式にて30μm厚に裏面研削し、DAF付きダイシングテープを用いてダイシングを行った。チップサイズは8.6mm角である。ダイシング後に再度抵抗値を測定して、不良の発生がないことを確認し、その後、容量の変化を測定した処、チップコーナー4箇所でのTEGの変化率は、各々、23%,15%,6%,18%、チップ中央部のTEGでは0%であった。従って、TEG(A)により、ダイシングによる影響の評価が可能なことが判る。
[実施例2]
low−k材としてBD(Black Diamond)を用い、図3に示されるパターンのTEGを、図1に示される如く、チップのコーナー4箇所にTEG−Bとして配置し、又、リファレンス用として、チップ中央部に同パターンのTEGを配置した二層配線膜を有するサンプルウェハを作成した。尚、TEG(B)は、チップの最外周(ダイシングライン)から250μm内側の位置であって、ボンディングパットの真上から横に20μm離れた位置に設けられているTEGを構成するビアチェーンの個数は2000個、ビア径は110nmであり、ビアを含めた総対向長は400μmである。そして、予め各TEGの抵抗値を測定しておき、TEGが良品であることを確認する。判定は抵抗値が2倍以上になった場合を断線とすることにした。尚、数値基準は、評価対象によって、別な数値を使うことができる。
low−k材としてBD(Black Diamond)を用い、図3に示されるパターンのTEGを、図1に示される如く、チップのコーナー4箇所にTEG−Bとして配置し、又、リファレンス用として、チップ中央部に同パターンのTEGを配置した二層配線膜を有するサンプルウェハを作成した。尚、TEG(B)は、チップの最外周(ダイシングライン)から250μm内側の位置であって、ボンディングパットの真上から横に20μm離れた位置に設けられているTEGを構成するビアチェーンの個数は2000個、ビア径は110nmであり、ビアを含めた総対向長は400μmである。そして、予め各TEGの抵抗値を測定しておき、TEGが良品であることを確認する。判定は抵抗値が2倍以上になった場合を断線とすることにした。尚、数値基準は、評価対象によって、別な数値を使うことができる。
次に、該ウェハをガラス支持方式にて30μm厚に裏面研削し、DAF付きダイシングテープを用いてダイシングを行った。チップサイズは8.6mm角である。ダイシング後に再度抵抗値を測定して、不良の発生がないことを確認し、次にNECマシナリー製CPS−3000を用い、ニードルレス方式によりピックアップを行い、ガラスエポキシ基板にダイボンディングを行った。その後、再度、抵抗値を測定して、不良の発生がないことを確認した。そして、ボンディングパッドにワイヤーボンディングを実施した後、15チップを測定した結果、チップコーナー4箇所でのTEGの不良個数は、各々、11/15,8/15,9/15,4/15であり、チップ中央部のTEGでは0であった。このことによって、ワイヤーボンディング作業によって、チップに損傷が引き起こされていることが判る。しかも、チップ中央部では無く、ボンディングエリアのみで引き起こされていることが判った。従って、TEG(B)により、ボンディングによる影響の評価が可能なことが判る。
[実施例3]
low−k材としてBD(Black Diamond)を用い、図2に示されるパターンのTEGを、図1に示される如く、チップのコーナー4箇所にTEG−Cとして配置し、又、リファレンス用として、チップ中央部に同パターンのTEGを配置した二層配線膜を有するサンプルウェハを作成した。尚、TEG(C)は、チップの最外周(切断ライン)から300μm、ボンディングエリア内縁から50μm内側の位置に配置されている。TEGを構成するビアチェーンの個数は2M個、ビア径は110nmである。そして、予め各TEGの抵抗値を測定しておき、TEGが良品であることを確認する。判定は抵抗値が2倍以上になった場合を断線とすることにした。尚、数値基準は、評価対象によって、別な数値を使うことができる。
low−k材としてBD(Black Diamond)を用い、図2に示されるパターンのTEGを、図1に示される如く、チップのコーナー4箇所にTEG−Cとして配置し、又、リファレンス用として、チップ中央部に同パターンのTEGを配置した二層配線膜を有するサンプルウェハを作成した。尚、TEG(C)は、チップの最外周(切断ライン)から300μm、ボンディングエリア内縁から50μm内側の位置に配置されている。TEGを構成するビアチェーンの個数は2M個、ビア径は110nmである。そして、予め各TEGの抵抗値を測定しておき、TEGが良品であることを確認する。判定は抵抗値が2倍以上になった場合を断線とすることにした。尚、数値基準は、評価対象によって、別な数値を使うことができる。
次に、該ウェハをガラス支持方式にて30μm厚に裏面研削し、DAF付きダイシングテープを用いてダイシングを行った。チップサイズは8.6mm角である。ダイシング後に再度抵抗値を測定して、不良の発生がないことを確認し、次にNECマシナリー製CPS−3000を用い、ニードルレス方式によりピックアップを行い、ガラスエポキシ基板にダイボンディングを行った。このダイボンディングでは、ウェハ厚が薄い為に、ダメージの発生が予想される。
15チップを測定した結果、チップコーナー箇所でのTEGの不良個数は、各々、11/15,15/15,6/15,7/15個、チップ中央部のTEGでは3/15個であった。ダイボンディング作業のハンドリングで生じる歪などによってチップに損傷が与えられていることが判る。しかも、その程度は、中央部よりも周辺部でのダメージが大きいことが判る。ピックアップの方法を変えると、このダメージ数が変わることが判ったので、TEG(C)はピックアップ作業の改善の評価に利用できるものであった。
そして、上述した通り、チップコーナー部に設けたTEGにより、ダイボンディングのみならず、バックグラインド以降のプロセス影響評価が可能になる。例えば、ダイシング時には、チップ外周部からの膜剥れ、チップダイシング面からの水分の進入による影響、チップピックアップ時におけるチップ変形の影響、ボンディング時のチップ外周部にかかるストレスの影響、樹脂封止後のモールド樹脂による応力の影響、フリップチップボンディング後のアンダーフィル、NCF,NCPによる応力の影響、パッケージ信頼性試験における熱ストレスの影響等の評価が可能である。
TEG−A 耐性評価素子
TEG−B 耐性評価素子
TEG−C 耐性評価素子
代 理 人 宇 高 克 己
TEG−B 耐性評価素子
TEG−C 耐性評価素子
代 理 人 宇 高 克 己
Claims (4)
- 耐性を評価する為の素子が基板に設けられてなる耐性評価可能な装置であって、
前記素子は、前記基板が碁盤目状に切断される切断ラインよりも1〜200μm内側の位置に設けられてなる
ことを特徴とする耐性評価可能装置。 - 素子はボンディングエリアの外側に設けられてなることを特徴とする請求項1の耐性評価可能装置。
- 耐性を評価する為の素子が基板に設けられてなる耐性評価可能な装置であって、
前記素子は、碁盤目状に切断されたチップにおけるボンディングエリア上であって、かつ、ボンディング位置からは水平方向において1〜200μm離れた位置に対応して設けられてなる
ことを特徴とする耐性評価可能装置。 - 耐性を評価する為の素子が基板に設けられてなる耐性評価可能な装置であって、
前記素子は、碁盤目状に切断されたチップにおけるボンディングエリアの内側ラインから水平方向において1〜200μm内側に離れた位置に対応して設けられてなる
ことを特徴とする耐性評価可能装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006013438A JP2007194530A (ja) | 2006-01-23 | 2006-01-23 | 耐性評価可能装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006013438A JP2007194530A (ja) | 2006-01-23 | 2006-01-23 | 耐性評価可能装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007194530A true JP2007194530A (ja) | 2007-08-02 |
Family
ID=38449962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006013438A Pending JP2007194530A (ja) | 2006-01-23 | 2006-01-23 | 耐性評価可能装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007194530A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009141074A (ja) * | 2007-12-05 | 2009-06-25 | Elpida Memory Inc | 半導体ウエハ及びその製造方法 |
JP2010056427A (ja) * | 2008-08-29 | 2010-03-11 | Fukuoka Pref Gov Sangyo Kagaku Gijutsu Shinko Zaidan | 耐性評価用ウェハ及び耐性評価方法 |
JP2012169524A (ja) * | 2011-02-16 | 2012-09-06 | Mitsubishi Electric Corp | 半導体装置及びその試験方法 |
-
2006
- 2006-01-23 JP JP2006013438A patent/JP2007194530A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009141074A (ja) * | 2007-12-05 | 2009-06-25 | Elpida Memory Inc | 半導体ウエハ及びその製造方法 |
JP2010056427A (ja) * | 2008-08-29 | 2010-03-11 | Fukuoka Pref Gov Sangyo Kagaku Gijutsu Shinko Zaidan | 耐性評価用ウェハ及び耐性評価方法 |
JP2012169524A (ja) * | 2011-02-16 | 2012-09-06 | Mitsubishi Electric Corp | 半導体装置及びその試験方法 |
US8884383B2 (en) | 2011-02-16 | 2014-11-11 | Mitsubishi Electric Corporation | Semiconductor device and method of testing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9646954B2 (en) | Integrated circuit with test circuit | |
US7888776B2 (en) | Capacitor-based method for determining and characterizing scribe seal integrity and integrity loss | |
US9293394B2 (en) | Chip package and method for forming the same | |
US7939936B2 (en) | Semiconductor package having semiconductor device featuring externally-accessible endless ring-shaped resistance circuit | |
TWI600125B (zh) | 晶片封裝體及其製造方法 | |
US6683329B2 (en) | Semiconductor device with slot above guard ring | |
JP4717523B2 (ja) | 半導体装置及びその製造方法 | |
US9502378B1 (en) | Printed circuit boards having blind vias, method of testing electric current flowing through blind via thereof and method of manufacturing semiconductor packages including the same | |
JP2006210631A (ja) | 半導体装置 | |
JP2007194530A (ja) | 耐性評価可能装置 | |
JP2007194531A (ja) | 耐性評価可能装置 | |
JPH02220454A (ja) | 薄膜配線のためのプロセス・モニタを有する装置および方法 | |
US20120032693A1 (en) | Crack detection in a semiconductor die and package | |
JP5174505B2 (ja) | 不具合検出機能を備えた半導体装置 | |
JP2007036252A (ja) | 改善されたパッド構造を有する半導体装置及び半導体装置のパッド形成方法 | |
TW531776B (en) | Metal pad structure suitable for connection pad and inspection pad | |
JP2008028274A (ja) | 半導体装置の製造方法 | |
JP5428002B2 (ja) | チェックパターン及び実装評価装置 | |
TW202201586A (zh) | 封裝基板之同側電性量測技術 | |
US6218726B1 (en) | Built-in stress pattern on IC dies and method of forming | |
KR20130016765A (ko) | 반도체 소자의 전기특성 테스트용 박막 저항체 구비 전기적 연결 장치 및 그의 제작방법 | |
JPWO2006134643A1 (ja) | 半導体装置及びその製造方法 | |
TWI306640B (en) | Test component for bump process and test method thereof | |
TWI841243B (zh) | 測試元件組 | |
JPH0439950A (ja) | 半導体装置 |