JP5174505B2 - 不具合検出機能を備えた半導体装置 - Google Patents

Description

本発明は、層間絶縁膜の剥離を検出する機能を有する半導体装置に関する。

チップ・スケール・パッケージ（ＣＳＰ）と呼ばれる半導体パッケージ技術が急速に普及している。ＣＳＰは、半導体チップ上の電極から半導体パッケージ表面に格子状に配置されたはんだバンプにかけて「再配線」を形成する。このため、半導体チップ上に狭ピッチで配置された素子電極の配置に制約を受けず、半導体チップの大きさに近い小型の半導体パッケージを得ることができる。

ＣＳＰにおいて、ウエハレベルＣＳＰプロセスと呼ばれる技術は、半導体の製造工程において半導体チップを切断することなくウエハ状態のままでパッケージングまでを行う製法である。ウエハレベルＣＳＰでは、はんだバンプによる端子形成を含め、ウエハ全面に従来のパッケージングに必要なすべての構造をウエハ状態で一括して形成することが可能になり、はんだバンプを全面に形成した完成ウエハをダイシングすることにより、従来と同様の半導体パッケージを得ることが可能になる。

また、近年は半導体素子の微細化と高速化が進み、それに伴い新しい層間絶縁膜が開発されて使用されるようになってきている。それら新しい層間絶縁膜の材料は、従来の材料と比較して密着性が悪化すること及び、物理的特性の違いにより熱または応力など外力によって層間で剥離が発生するという問題がある。

ウエハレベルＣＳＰは、その構造上、モールドパッケージのように樹脂で半導体チップが封止、固定されていないため外力に対して弱く、上記で述べている剥離が発生しやすいという問題がある。

このように外力に弱いウエハレベルＣＳＰだが、基板に実装する際にはリフロー炉でリフローされ、実装基板へ搭載されるという工程をたどる。実装時にはリフローにより２５０℃程度の熱が数十秒から数百秒間加えられることになり、基板と半導体チップの熱膨張率が異なることから半導体チップに応力が掛かるため、半導体チップの反りが生じて層間絶縁膜の剥離が発生する可能性がある。

層間絶縁膜の剥離が発生した場合、半導体チップ内部の回路に深刻な影響を与える可能性がある。また、剥離が小さくても実装後の熱や衝撃、湿気などの外的ストレスにより、剥離が広がり回路動作に影響を及ぼす可能性があるため、小さな剥離でも検出できることが望ましい。

図９は、従来の剥離検出機能を有する半導体チップ６２の構成を示す平面図である。半導体チップ６２のコーナー部には、層間絶縁膜の剥離を検出するために層間絶縁膜を貫いて形成されたビア配線６３（層間配線）が２つ形成されている。２つのビア配線６３同士は下層側で下層配線６５によって接続されており、各ビア配線６３の上層側は、ビア配線６３と下層配線６５で形成された経路の抵抗値を測定するための１対の電極パッド６４にそれぞれ接続されている。

半導体チップ６２で層間絶縁膜の剥離が発生して、層間絶縁膜を貫くビア配線６３が断線していると、抵抗値が変化することで剥離を検出することができる。

このようにして、半導体チップにビア配線を設け、層間絶縁膜の剥離を検出する方法が特許文献１、特許文献２等に開示されている。
特開２００７−５６６２号公報（平成１９年１月１１日公開） 特開２００５−１０９３９３号公報（平成１７年４月２１日公開）

しかしながら、上記のような従来技術に記載の構成では、層間絶縁膜の剥離を検出するために新たに２個以上の電極パッドを設ける必要があり、チップ面積の増加が問題になる。また、半導体チップをモールドまたはウエハレベルＣＳＰに加工して基板に実装した後に層間絶縁膜の剥離が発生していた場合、検査用の電極パッドの数だけパッケージの端子数を増やす必要があり、パッケージの巨大化につながってしまう。

さらに上記従来技術は抵抗値を計測することによって層間絶縁膜の剥離を検出する構成であり、そのためには、特許文献１と特許文献２とのいずれの構成においてもアナログテストが必要となるという問題がある。

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、層間絶縁膜の外周に渡って同時に検査をし、層間絶縁膜の剥離をより確実に検出し、同時に層間絶縁膜の接着を補強することである。またさらに、測定端子数を増やすことなく、層間絶縁膜の剥離をロジックテストによって容易に検出でき、実装後に層間絶縁膜の剥離が発生した場合にも不良として検出できる半導体装置を提供することにある。

本発明に係る半導体装置は、上記課題を解決するために、半導体チップは半導体基板と、前記半導体基板の上に少なくとも１層以上の層間絶縁膜とを有し、前記層間絶縁膜の一方の主面側に前記半導体チップの外周に沿って形成され任意の配線長毎に複数箇所切断された検査配線と、少なくとも一つの前記層間絶縁膜を貫いて前記検査配線の切断箇所にそれぞれ接続された少なくとも２つの層間配線と、前記層間絶縁膜の他方の主面側に形成されて前記層間配線の一方と他方とを接続する第２の配線とをさらに有し、前記検査配線は、最下層の配線層に配置されており、前記半導体チップは、３層以上の配線層を有する多層配線構造であり、第１系統の前記検査配線と第２系統の前記検査配線とを有し、前記第１系統の検査配線に対応する前記第２の配線は、最上層の配線層に配置されており、前記第２系統の検査配線に対応する前記第２の配線は、前記第１系統の検査配線に対応する前記第２の配線とは異なる配線層に配置されており、前記半導体装置は、前記層間配線または前記検査配線の断線を検出するための検出信号を前記検査配線に供給するための検出回路と、前記検査配線を流れた前記検出信号を出力するための出力端子とを備え、前記検出回路と前記出力端子とは前記検査配線を介して接続されていることを特徴としている。
また、本発明に係る半導体装置は、半導体基板と、前記半導体基板の上に少なくとも１層以上の層間絶縁膜を有する半導体チップを備えた半導体装置であって、前記半導体チップは、前記層間絶縁膜の一方の主面側に前記半導体チップの外周に沿って形成され任意の配線長毎に複数箇所切断された検査配線と、前記少なくとも１つの層間絶縁膜を貫いて、前記検査配線の切断箇所にそれぞれ接続された少なくとも２つの層間配線と、前記層間絶縁膜の他方の主面側に形成されて前記層間配線の一方と他方とを接続する第２の配線とをさらに有し、前記検査配線は、最下層の配線層に配置されており、前記半導体チップは、半導体基板表面に形成された表面配線層と、２層の配線層とを有する２層配線構造であり、第１系統の前記検査配線と第２系統の前記検査配線とを有し、前記第１系統の検査配線に対応する前記第２の配線は、最上層の配線層に配置されており、前記第２系統の検査配線に対応する前記第２の配線は、前記第１系統の検査配線に対応する前記第２の配線とは異なる配線層に配置されており、前記半導体装置は、前記層間配線または前記検査配線の断線を検出するための検出信号を前記検査配線に供給するための検出回路と、前記検査配線を流れた前記検出信号を出力するための出力端子とを備え、前記検出回路と前記出力端子とは前記検査配線を介して接続されていることを特徴としている。

上記特徴によれば、半導体チップ外周部で層間絶縁膜の剥離が発生した際に層間配線内の接続が切断されるため、検査配線に検査信号が流れなくなり、剥離が発生したことを半導体チップの外周に渡って一度により確実に検出できる。また半導体チップの外周部で層間配線が層間絶縁膜を縦断することにより層間絶縁膜の接着を補強することができる。

また、本発明に係る半導体装置では、前記半導体チップが３層以上の配線層を有する多層配線構造であり、前記検査配線は、前記複数の配線層のうちの最下層の配線層または最上層の配線層に配置され、前記第２の配線は、最上層の配線層または最下層の配線層に配置されてもよい。

上記構成によれば、多層配線構造の全ての層間絶縁膜及び最上層絶縁膜（保護膜）の剥離を検査することができる。

本発明に係る半導体装置では、前記半導体チップが３層以上の配線層を有する多層配線構造である場合、複数系統の前記検査配線を有し、それぞれの系統の前記検査配線に対応する前記第２の配線は、前記検査配線の系統ごとに異なる配線層に形成されていてもよい。

本発明に係る半導体装置では、前記半導体チップが半導体基板表面に形成された基板配線と、２層の配線層とを有する２層配線構造である場合、複数系統の前記検査配線を有し、それぞれの系統の前記検査配線に対応する前記第２の配線は、前記検査配線の系統ごとに異なる配線層に形成されていてもよい。

上記構成によれば、多層配線構造のどの層の層間絶縁膜が剥離しているかを検出し特定することができる。

本発明に係る半導体装置では、前記層間配線または前記検査配線の断線を検出するための検出信号を前記検査配線に供給するための検出回路と、前記検査配線を流れた前記検出信号を出力するための出力端子とを備え、前記検出回路と前記出力端子とは前記検査配線を介して接続されていることが好ましい。

上記構成によれば、半導体チップに設けられた検出回路から、半導体チップの外周に沿って破損を検出するために形成された検査配線や層間配線の断線を検出するための検出信号が、配線に供給され、配線を流れた検出信号が、出力端子から出力される。このため、１個の出力端子のみによって、チップ外周部に発生した破損を検出することができる。

本発明に係る半導体装置では、前記半導体チップに設けられた内部回路からの出力信号と、前記検査配線を流れた前記検出信号とのいずれか一方を選択して前記出力端子に供給する出力切替回路を備え、前記検出回路と前記出力切替回路とは前記検査配線を介して接続されていることが好ましい。

上記構成によれば、内部回路用に元来備わっている出力端子を、層間絶縁膜の剥離を検出するための検出信号を出力する出力端子と共用することができるので、検出信号を出力する出力端子を新たに設ける必要がなくなり、チップ面積を抑えて、半導体装置をより一層小型化することができる。

本発明に係る半導体装置に設けられた前記内部回路は、プルアップ抵抗、プルダウン抵抗、オントランジスタ及びオフトランジスタのうち少なくとも１つを備えていることが好ましい。

上記構成によれば、層間絶縁膜の剥離時に確実に不良を検出することができ、また、出力端子へ誤信号が流れることを防ぐことができる。

本発明に係る半導体装置では、前記検査配線の内周側に沿って配置され接地電位または電源電位を有する内周側配線を備えていることが好ましい。

上記構成によれば、半導体チップに変形が生じた場合、検査配線が内側の内周側配線に接触して、検出信号が出力されないことにより半導体チップに変形が生じていることを検出することができる。

本発明に係る半導体装置の試験方法は、前記検出回路が前記検査配線に供給する前記検出信号は、前記半導体チップの接地電位と電源電位とからなるパルス信号であることを特徴としている。

上記構成によれば、接地電位と電源電位とを組み合わせたパルス信号によって検出信号を構成することにより、電圧レベルのみを検出すればよいロジックテストによって半導体チップの破損を検出することができる。

本発明に係る半導体装置は、以上のように半導体チップは半導体基板と、前記半導体基板の上に少なくとも１層以上の層間絶縁膜とを有し、前記層間絶縁膜の一方の主面側に前記半導体チップの外周に沿って形成され任意の配線長毎に複数箇所切断された検査配線と、少なくとも１つの前記層間絶縁膜を貫いて前記検査配線の切断箇所にそれぞれ接続された少なくとも２つの層間配線と、前記層間絶縁膜の他方の主面側に形成されて前記層間配線の一方と他方とを接続する第２の配線とをさらに有するという特徴を有するので、半導体チップ外周部で層間絶縁膜の剥離が発生した際に層間配線内の接続が切断されるため、検査配線に検査信号が流れなくなり、剥離が発生したことを半導体チップの外周に渡って一度に確実に検出できるという効果を奏する。また半導体チップの外周部で層間配線が層間絶縁膜を縦断することにより層間絶縁膜の接着が補強されるという効果を奏する。さらに半導体チップの外周部に配線が形成されていることで、層間絶縁膜の剥離だけでなく、半導体チップの外周部に割れや欠けなどの破損が発生した場合にも検査配線が断線されることで、剥離とは別に破損した場合も不良として検出できるようになる。

本発明の一実施形態について図１ないし図８に基づいて説明すると以下の通りである。

（実施の形態１）
図１は、実施の形態１に係る半導体装置１の構成を示す平面図である。半導体装置１は、半導体チップ２を備えている。半導体チップ２の外周に沿って層間絶縁膜の剥離を検出するための信号を伝送する検査配線３が形成されている。検査配線３の一端には、検出信号を検査配線３に供給するための検出回路４が設けられている。検出回路４が検査配線３に供給する検出信号は、接地電位と電源電位とを有しているパルス信号である。検査配線３の形成には、金属、多結晶シリコン、拡散層などの任意の材料を用いることができる。

図２は図１の拡大図である。検査配線３はある間隔毎に切断され、層間配線１０を通して最上層配線８に載せ替えて接続されている。また、このような構造をとることで検査配線３が受ける応力を緩和し、層間絶縁膜の剥離やウエハの破損以外の原因で配線が切断されるのを防ぐ効果がある。また外周に渡って検査配線３と層間配線１０が形成されているため、一度の検査で外周に渡って層間絶縁膜の剥離や半導体チップの破損を検査することができ、また層間絶縁膜の剥離がある場合は層間配線１０が切断されるので、他の層内配線が断線に至らない場合でもより確実に層間絶縁膜の剥離を検出することができる。

図３（ａ）は図２のＡ−Ａ’部分の断面図である。半導体チップ２は半導体基板１５上に層間絶縁膜１６と金属で配線が形成される金属配線層とが交互に積層した構造となっている。半導体チップ２は、半導体基板１５と、半導体基板１５の上に接触して形成された層間絶縁膜１６ａとを有する。さらに半導体チップ２は、層間絶縁膜１６ａの半導体基板１５側の主面に半導体チップ２の外周に沿って形成され任意の配線長毎に複数箇所切断された検査配線３と、層間絶縁膜１６ａ及び層間絶縁膜１６ａの上に形成された層間絶縁膜１６ｂを貫いて検査配線３の切断箇所にそれぞれ接続された２つの層間配線１０と、層間絶縁膜１６ｂの上に形成されて層間配線１０の一方と他方とを接続する第２の配線８とを有する。層間絶縁膜１６ｂは、層間絶縁膜１６ａと第２の配線８との間に形成されている。第２の配線８の上には最上層絶縁膜（保護膜）１８が形成されている。

本実施形態では検査配線３は半導体基板１５上に多結晶シリコンで形成されており、検査配線３の切断箇所は、検査配線３の上に第１の層間配線１０ａが形成されて金属配線層の最下層配線（第１層配線）１３に接続され、その上に第２の層間配線１０ｂが形成されて金属配線層の最上層配線（第２層配線）８に接続されることで電気的に接続されている。このような構造を取ることで、第１の層間配線１０ａと第２の層間配線１０ｂとを有する層間配線１０がくさびの役割を果たし、層間絶縁膜１６の剥離を予防する補強材として機能することになる。

本実施の形態では検査配線３を半導体基板１５上に多結晶シリコンで形成し、半導体基板１５の表面の配線層（多結晶シリコン、拡散層などを用いたもの）と２つの金属配線層を含む、合計３層の配線層を有する２層配線構造の例を示すが、本発明は２層配線構造に限らず、金属配線層を３層以上含む多層配線構造でも有効である。ここで半導体チップの２層配線構造とは金属配線層が２つであることを示す。検査配線を金属配線で形成する場合、検査配線の形成には任意の金属配線層を用い、適当な間隔毎に層間配線を用いて検査配線をその他の金属配線層または半導体基板上の配線に載せ替えて接続する。この時、層間配線１０を全ての層間絶縁膜１６を横断するように形成すると、全ての層間絶縁膜１６及び最上層絶縁膜（保護膜）１８の剥離を検査できるので効果的である。例えば図３（ｂ）に示すように、図３（ａ）と同じ２層配線構造の半導体チップ２の検査配線を金属配線で形成する場合、検査配線３を最上層の金属配線層で形成して、その切断箇所を、層間配線１０（１０ａ・１０ｂ）を用いて半導体基板１５上の多結晶シリコンで形成された基板上配線１７に接続してもよい。なお図３（ｂ）では、図３（ａ）と同一の構成要素については同一の参照符号を用い、詳細な説明は省略する。検査配線が半導体基板１５の拡散層で形成される場合、前述の載せ替えは層間配線として拡散層から最下層の金属配線へコンタクトで接続し、その上部に層間配線を設けて最上層の金属配線へと載せ替える。

また、本図面では層間配線が垂直に整列されたビアスタック構造を図示しているが、これは層間配線の一例であり、この構造に限定する物ではない。面積効率を考えるとスタック構造を取るのが最もよいが、チップ面積に余裕がある場合や、ビアのスタック構造が禁止されているプロセスを用いる場合はビアをスタックにせず、適宜ずらして配置することとする。

図１に示すように検査配線３の他端には、出力切替回路７が設けられている。出力切替回路７は、内部回路６からの出力信号と、検査配線３を流れた検出信号との何れか一方を選択して出力端子５に供給する。このように、検査配線３の他端は出力切替回路７に接続されており、出力切替回路７は通常時はチップの機能信号を出力する出力端子５に、通常機能の出力信号と検出信号とを切り替えて接続することができるので、検査時に検出結果を出力することができる。そのため、検出結果の出力のために新たに出力端子を備える必要がない。内部回路６は、プルアップ抵抗、プルダウン抵抗、オントランジスタ及びオフトランジスタのうちの少なくとも１つを有していることが好ましい。これにより出力端子に誤信号が流れることを防ぐことができ、半導体チップの不良をより確実に検出することが可能となる。

半導体チップ２のテストモードでは、インターフェースからテスト用の信号を入力し、各端子に出力される結果を判定することで良・不良を判定する。本実施の形態によれば、このテストが、ロジックテストにより可能となる。

半導体チップ２に形成した検査配線３の断線検出のみを考えると、検査には、信号入力端子、電源端子、接地端子、及び出力端子と４個の端子が必要に見えるが、信号入力端子、電源端子、及び接地端子は、もともと半導体チップ２に備わっているもので、出力端子も既存の出力端子５を切替回路７で切り替えることにより共用できる。このため、本実施の形態によれば、新規に設置する端子は０個である。

このように、破損検査配線３の一端は検出回路４に接続され、通常時は接地され、接地電位(ローレベル)が出力されている設定だが、検査時には電源電位(ハイレベル)と接地電位(ローレベル)とを切り替えることで出力もハイレベルからローレベルへと切り替わる。切り替わらなければ検査配線または層間配線が断線しているため、半導体チップ外周部に不良があることが検出できる。この際に検出するのは電圧レベルのみであるので、ロジックテストで検査が可能である。

図４は、検出回路４から供給される検出信号を示す波形図である。検出回路４から破損検査配線３に供給される検出信号は、ローレベル（接地電位）とハイレベル（電源電位）とを有しているパルス信号である。検査配線３による遅延と、波形のなまりが発生するため、インバータ（図示せず）によって波形成形し、検出信号は、出力切替回路７に供給され、出力端子５から出力される。

層間絶縁膜の剥離やチップ破損がなく検査配線３と層間配線１０の断線９が生じていないときは、波形成形されたパルス信号が出力端子５から出力される。検査配線３の断線９が生じたときは、ハイレベルの信号が出力端子５から出力される。検査配線３が他の配線（図示せず）に接触したときは、その接触した配線の電圧レベルに応じた信号が出力端子５から出力される。

すなわち、不良がない場合は出力端子からパルス信号が出力され、不良がある場合は特定レベルで一定の信号が出力されることとなる。このように、ハイレベルまたはローレベルの電圧を検出するロジックテストによってチップ破損を検出することができ、電流測定を要するアナログテストは不要である。

本実施の形態では、この様に層間絶縁膜の剥離や割れや欠けといった不良を簡便に検出できるように、半導体チップの外周部に検査配線を設置して、その配線の接続状態によって検出できるようにした。その際の特長は、半導体ＩＣチップの通常の機能テストの際に、ロジックテストの一環として、断線チェックテストモードに切り替えて、外周部の配線に信号を与え、その状態を検出部によって判定できるようにしたことである。

このような構成により、従来の技術では断線チェック用の特別のテスト部が必要であったのに対して、本実施の形態では、本来ＩＣチップが有するロジック機能の一部を断線チェックテスト回路に振り分けることにより、特別な端子は必要なくなる。

以上のように、実施の形態１によれば、検査配線３と層間配線の断線を検出することにより層間絶縁膜の剥離や半導体チップ外周部に発生した破損を外周に渡って検出することができる。

検出回路４から破損検査配線３にハイレベル、ローレベルの信号を切り替えて出力し、出力端子５から信号を読み取ることにより、確実に破損検査配線３の断線を検出することが可能である。

その理由として、もし出力端子５からハイレベルもしくはローレベルの片方のみが出力されている場合は、チップ外周部の破損により検査用配線が断線したか、検査用配線がチップ内部回路の電源線や接地線に接触してしまったものとして検出することができるからである。

また、ロジックテストにより検出可能なために、半導体チップのテストがロジックのみの場合にアナログテストを追加する必要が無くなり、検査が簡易になり、テストに要する時間は、全体のロジックテスト所要時間に比べれば、無視できるレベルの短時間で済む。

さらに、本実施の形態では上記形式を取ることから、層間絶縁膜の剥離とチップの破損といった不良の検出において検出端子を新たに追加する必要がない。このため、半導体チップの出力端子が少ない場合、及び新たな端子を設ける余裕がない場合でも、不良を検出することができる。また、実装後にチップ内部回路動作に異常が見られた場合に、層間絶縁膜の剥離やチップの破損によるものかどうかを確認することができるという効果も得られる。

また本実施の形態は図５に示すように、検査配線３の内周側に沿って配置され接地電位または電源電位を有する内周側配線１４を備えていることが好ましい。この構成によれば図６に示すように半導体チップ２に変形が生じた場合、検査配線３または層間配線が断線に至らない場合でも、検査配線３が内周側配線１４に接触して検出信号が出力されないことにより半導体チップ２に変形が生じていることを検出することができる。

このように、実施の形態１に係る半導体装置によれば、測定用の端子やパッドを増やすことなく、ロジックテストによって容易にチップの破損を検出することができる。

また、その構造上、側面に保護膜が形成されず、機械的衝撃や応力による変形に弱いウエハレベルＣＳＰに対して、本実施の形態は特に有効であり、層間絶縁膜の剥離や割れ、欠けが発生したチップをテストで簡単に判定でき、その結果として、より製品の信頼性を高めることができる。

（実施の形態２）
図７は、実施の形態２に係る半導体装置１ａの構成を示す平面図である。前述した構成要素と同一の構成要素には同一の参照符号を付し、その詳細な説明は省略する。半導体装置１ａは、半導体チップ２ａを備えている。本実施形態では実施の形態１と異なり、半導体チップ２ａの外周に沿って層間絶縁膜の剥離を検出するための信号を伝送する検査配線３ａ・３ｂが２系統形成されている。検査配線３ａ・３ｂの一端には、検出信号を検査配線３ａ・３ｂに供給するための検出回路が設けられている。検出回路が検査配線３ａ・３ｂに供給する検出信号は、接地電位と電源電位とを有しているパルス信号である。検査配線３ａ・３ｂの形成には、金属、多結晶シリコン、拡散層などの任意の材料を用いることができる。ただし、剥離した層間絶縁膜の特定をするためには、検査配線３ａ・３ｂを金属で形成する場合は図３（ｂ）に示される検査配線３のように、最上層配線層に検査配線３ａ・３ｂを形成することができない。検査配線３ａ・３ｂを最上層配線層に形成した場合、最下層の層間絶縁膜１６ａが剥離した場合でも、剥離の影響で剥離した面より上に形成された配線は断線している可能性があり、例え層間配線及び第２の配線が層間絶縁膜１６ａより上にある場合でも、検査配線３ａ・３ｂからはともに断線と判定されてしまうためである。

実施の形態１では、検査配線３は適当な間隔毎に切断され、層間配線を通して最上層配線に載せ替えていたが、本実施形態では検査配線を複数系統用意し、層間配線を通して載せ替える配線は検査配線の各系統ごとに異なる金属配線層を用いている。ここでは例として半導体チップ２ａが２層配線構造の場合を取り上げ図７にその平面構造を示す。半導体基板上に検査配線３ａ・３ｂを多結晶シリコンで形成し、配線の載せ替えには第１層配線１１と第２層配線１２との２種類の配線を用いる。検査配線３ａと第１層配線１１、検査配線３ｂと第２層配線１２とは層間配線１０で接続されている。

図７に示す配線の載せ替え部分の断面Ｂ−Ｂ’の構造を図８に示す。実施の形態１と同一の構成要素については同一の参照符号を用い、その詳細な説明は省略する。半導体チップ２ａは半導体基板１５上に層間絶縁膜１６と金属で配線が形成される金属配線層とが交互に積層した構造となっている。半導体チップ２ａは半導体基板１５の表面に形成された表面配線層３ａ・３ｂと２つの金属配線層１１・１２を含む、合計３層の配線層を有する２層配線構造であり、複数系統の検査配線３ａ・３ｂを有し、それぞれの系統の検査配線３ａ・３ｂに対応する第２の配線１１・１２は、検査配線３ａ・３ｂの系統ごとに異なる配線層に形成されている。

本実施形態では半導体基板１５上に多結晶シリコンで形成された２系統の検査配線３ａ・３ｂがあり、検査配線３ａの切断箇所は層間配線１０により第１層配線１１に接続され、電気的に接続されている。もう一方の検査配線３ｂの切断箇所は層間配線１０により第２層配線１２に接続され、電気的に接続されている。

検査配線に検出信号であるパルス信号を入力して出力端子から信号を読み取る検出手法は実施の形態１と同一なので説明は省略する。

本実施の形態では検査配線が複数系統存在するため、出力端子の増加を増やすのを防ぐために、全系統の配線の信号を一度出力切替回路に入力し、出力切替回路の設定で任意の系統の配線からの信号を出力端子に出力できる形式にすることが望ましい。

このように検査配線を複数系統設けることで、層間絶縁膜の剥離がどの層で発生しやすいかを検査することができ、剥離の予防対策を取りやすくなる効果が得られる。その方法は、例として上記で述べた、検査配線３ａ・３ｂの載せ替えに第１層配線１１と第２層配線１２とを用いる形式の場合、検査配線３ａ（載せ替え部は第１層配線１１）・３ｂ（載せ替え部は第２層配線１２）ともに断線が検出された場合、層間絶縁膜１６ａと層間絶縁膜１６ｂとの間で剥離が生じていることが分かる。また、検査配線３ｂ（載せ替え部は第２層配線１２）のみ断線が検出された場合は、最上層絶縁膜１８と層間絶縁膜１６ｂとの間で剥離していることが分かる。

もちろん、上記は２層配線構造の場合の例なので金属配線層が３層以上の多層配線構造の場合でも同様の構造を取って、各層間絶縁膜に応じた多系統の検査配線を備えて層間配線の断線を検出することで、どの層間絶縁膜の間で剥離を起こしているかが分かり、剥離の対策を取りやすくなる。

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

本発明は、層間絶縁膜の剥離や半導体チップの割れ、欠けといった破損を検出する機能を有する半導体装置に適用することができる。

実施の形態１に係る半導体装置の構成を示す平面図である。 上記半導体装置の配線部を示す平面図である。 （ａ）は上記配線の層間配線を示す図２のＡ−Ａ’に沿った断面図であり、（ｂ）は層間配線の他の例を示す断面図である。 層間絶縁膜の剥離やチップの破損を検出する入力信号と出力信号を示すグラフである。 検査配線の内周に内周側配線を設置した半導体チップの配線部を示す平面図である。 図５に示す半導体チップが外力による変形を受けた場合の配線部を示す平面図である。 実施の形態２に係る半導体装置の配線部を示す平面図である。 上記配線の層間配線を示す図８のＢ−Ｂ’に沿った断面図である。 従来の半導体装置の構成を示す平面図である。

符号の説明

１、１ａ 半導体装置
２、２ａ 半導体チップ
３ 検査配線
３ａ、３ｂ 検査配線（表面配線層）
４ 検出回路
５ 出力端子
６ 内部回路
７ 出力切替回路
８ 最上層配線（第２の配線、配線層）
９ 不良発生部（断線）
１０、１０ａ、１０ｂ 層間配線
１１、１３ 第１層配線（配線層）
１２ 第２層配線（配線層）
１４ 内周側配線
１５ 半導体基板
１６ａ 層間絶縁膜
１６ｂ 層間絶縁膜
１７ 基板上配線
１８ 最上層絶縁膜

Claims (6)

1. 半導体基板と、前記半導体基板の上に少なくとも１層以上の層間絶縁膜を有する半導体チップを備えた半導体装置であって、
   前記半導体チップは、前記層間絶縁膜の一方の主面側に前記半導体チップの外周に沿って形成され任意の配線長毎に複数箇所切断された検査配線と、
   前記少なくとも１つの層間絶縁膜を貫いて、前記検査配線の切断箇所にそれぞれ接続された少なくとも２つの層間配線と、
   前記層間絶縁膜の他方の主面側に形成されて前記層間配線の一方と他方とを接続する第２の配線とをさらに有し、
   前記検査配線は、最下層の配線層に配置されており、
   前記半導体チップは、３層以上の配線層を有する多層配線構造であり、第１系統の前記検査配線と第２系統の前記検査配線とを有し、
   前記第１系統の検査配線に対応する前記第２の配線は、最上層の配線層に配置されており、
   前記第２系統の検査配線に対応する前記第２の配線は、前記第１系統の検査配線に対応する前記第２の配線とは異なる配線層に配置されており、
   前記半導体装置は、前記層間配線または前記検査配線の断線を検出するための検出信号を前記検査配線に供給するための検出回路と、前記検査配線を流れた前記検出信号を出力するための出力端子とを備え、
   前記検出回路と前記出力端子とは前記検査配線を介して接続されていることを特徴とする半導体装置。
2. 半導体基板と、前記半導体基板の上に少なくとも１層以上の層間絶縁膜を有する半導体チップを備えた半導体装置であって、
   前記半導体チップは、前記層間絶縁膜の一方の主面側に前記半導体チップの外周に沿って形成され任意の配線長毎に複数箇所切断された検査配線と、
   前記少なくとも１つの層間絶縁膜を貫いて、前記検査配線の切断箇所にそれぞれ接続された少なくとも２つの層間配線と、
   前記層間絶縁膜の他方の主面側に形成されて前記層間配線の一方と他方とを接続する第２の配線とをさらに有し、
   前記検査配線は、最下層の配線層に配置されており、
   前記半導体チップは、半導体基板表面に形成された表面配線層と、２層の配線層とを有する２層配線構造であり、第１系統の前記検査配線と第２系統の前記検査配線とを有し、
   前記第１系統の検査配線に対応する前記第２の配線は、最上層の配線層に配置されており、
   前記第２系統の検査配線に対応する前記第２の配線は、前記第１系統の検査配線に対応する前記第２の配線とは異なる配線層に配置されており、
   前記半導体装置は、前記層間配線または前記検査配線の断線を検出するための検出信号を前記検査配線に供給するための検出回路と、前記検査配線を流れた前記検出信号を出力するための出力端子とを備え、
   前記検出回路と前記出力端子とは前記検査配線を介して接続されていることを特徴とする半導体装置。
3. 前記半導体装置は、前記半導体チップに設けられた内部回路からの出力信号と、前記検査配線を流れた前記検出信号とのいずれか一方を選択して前記出力端子に供給する出力切替回路を備え、
   前記検出回路と前記出力切替回路とは前記検査配線を介して接続されていることを特徴とする請求項１または２に記載の半導体装置。
4. 前記半導体装置に設けられた前記内部回路は、プルアップ抵抗、プルダウン抵抗、オントランジスタ及びオフトランジスタのうち少なくとも１つを備えていることを特徴とする請求項３に記載の半導体装置。
5. 前記半導体装置は、前記検査配線の内周側に沿って配置され接地電位または電源電位を有する内周側配線を備えていることを特徴とする請求項１から４のいずれか１項に記載の半導体装置。
6. 請求項１から５のいずれか一項に記載の半導体装置に対する試験方法であって、
   前記検出回路が前記検査配線に供給する前記検出信号は、前記半導体チップの接地電位と電源電位とからなるパルス信号であることを特徴とする半導体装置の試験方法。

Images