CN1127131C - 用以覆盖半导体器件上的孔的基层结构及其形成方法 - Google Patents

用以覆盖半导体器件上的孔的基层结构及其形成方法 Download PDF

Info

Publication number
CN1127131C
CN1127131C CN98106991A CN98106991A CN1127131C CN 1127131 C CN1127131 C CN 1127131C CN 98106991 A CN98106991 A CN 98106991A CN 98106991 A CN98106991 A CN 98106991A CN 1127131 C CN1127131 C CN 1127131C
Authority
CN
China
Prior art keywords
hole
basic unit
thickness
insulating barrier
extends
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN98106991A
Other languages
English (en)
Other versions
CN1198587A (zh
Inventor
菊田邦子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1198587A publication Critical patent/CN1198587A/zh
Application granted granted Critical
Publication of CN1127131C publication Critical patent/CN1127131C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明提供一种形成于孔中的基层结构，所说孔的上部直径大于孔其它部分的直径。孔形成于半导体器件的绝缘层中。基层结构包括在至少孔的上部的一部分上和至少靠近孔顶部的绝缘层的一部分之上延伸的基层，其中在所说上部延伸的基层在高度方向有一有效厚度，该厚度大于绝缘膜上的基层的厚度，还大于使至少孔上部上面的部分基层在各向异性腐蚀工艺后能够保留下来，而利用各向异性腐蚀工艺将绝缘层上延伸的基层腐蚀掉的临界厚度。

Description

用以覆盖半导体器件上的孔的 基层结构及其形成方法
技术领域
本发明涉及一种半导体器件，特别是涉及一种用以覆盖在半导体器件绝缘层上所形成的接触孔或通孔的基层结构及其形成方法。
背景技术
在现有技术中，具有通孔或接触孔的半导体器件形成如下。
参见图1A，在硅衬底1上形成第一层间绝缘层3-1。在第一层间绝缘层3-1上形成第一级互连2。在第一级互连2上形成第二层间绝缘层3-2。在第二层间绝缘层3-2上形成孔，如接触孔或通孔，使得第一级互连2的一部分通过孔显现出来。从孔的底部除去自身氧化膜。对第二层间绝缘层3-2上的孔的边缘部分4进行RF溅射，使得将第二层间绝缘层3-2上的孔的边缘部分4腐蚀成具有曲线形状。
参见图1B，通过溅射方法将基层5如钛层或氮化钛层淀积到第二层间绝缘层3-2上和孔的底部和侧壁上。然后通过溅射方法将铝层6淀积到基层5上，使得铝层6填充到孔内，并且在第二层间绝缘层3-2的表面上延伸。溅射方法可以在增加衬底温度下完成。还可以在完成了溅射工艺以后，在溅射室中完成退火工艺。
如果第二层间绝缘层上孔的边缘不按图2所示进行腐蚀的话，会出现孔的上部由金属层6阻塞的问题，由此在孔上会形成空隙8。
为了避免上述问题，孔的边缘部分可通过溅射工艺进行腐蚀，使得孔的边缘部分具有图3所示的曲线形状。
可替换地，为了避免上述问题形成锥形孔也是有效的，其中孔的侧壁可向底部成锥形，使得孔的直径向下减小。
进一步可替换地，为了避免上述问题形成孔的凹槽上部10也是有效的，其中凹槽部分可通过在由干法腐蚀形成孔之前对第二层间绝缘层进行湿法腐蚀而形成。
在淀积了金属层6以后，然后可通过光刻技术形成光刻胶掩模，用以连续地通过干法腐蚀对金属层进行构图处理，由此形成第二级互连和接触层，其可提供第一和第二级互连的连接。
由于减小半导体器件尺度的要求正在日益增加，因此也要求孔的直径的减小和互连宽度的减小。在这种情况下，当为形成金属互连而进行光刻工艺时，完成孔与孔上第二级互连之间精确对齐是非常困难的。如果金属互连与孔错开的话，那么孔上部上的金属层的一部分也会通过试图对图1C所示金属互连进行构图的干法腐蚀工艺被腐蚀，由此在孔带有曲线形状的边缘部分附近会形成空腔7。
由于互连的宽度和间距较窄，因此为精确形成互连而对金属层进行的整个腐蚀要求进行相对长时间的过腐蚀。如果在这种情况下金属互连与孔错开的话，那么在孔上部上的金属层会通过干法腐蚀工艺而大量腐蚀掉。即使然后在第二级互连6上形成第三层间绝缘层，也难以在空腔7极窄时使第三层间绝缘层填充到空腔7中。在孔边缘部分附近空腔的存在会导致形成接触层变窄的上部。该接触层变窄的上部会引起电流的集中，从而引起接触层的断开。
在上述情况下，需要开发出一种无上述问题的在半导体器件的孔如接触孔或通孔上所形成的基层结构。
发明内容
因此，本发明的目的就是提供一种无上述问题的在半导体器件的孔如接触孔或通孔上所形成的基层结构。
本发明进一步的目的是提供一种在半导体器件的孔如接触孔或通孔上所形成的基层结构，用以避免孔上部上的金属层受到腐蚀。
本发明再一个目的是提供一种半导体器件，其具有无上述问题的在孔如接触孔或通孔上所形成的基层。
本发明的再一个目的是提供一种半导体器件，其具有无上述问题的在孔如接触孔或通孔上所形成的基层，用以避免孔上部上的金属层受到腐蚀。
本发明的更进一步的目的是提供一种形成半导体器件的方法，其半导体器件具有无上述问题的在孔如接触孔或通孔上所形成的基层。
本发明的再一个目的是提供一种形成半导体器件的方法，其半导体器件具有在孔如接触孔或通孔上所形成的基层，用以避免孔上部上的金属层受到腐蚀。
本发明的还一个目的是提供一种形成半导体器件的方法，其半导体器件具有在孔如接触孔或通孔上所形成的基层，用以避免孔上的接触层断开。
本发明的另一目的是提供一种在高产量下形成半导体器件的方法，其半导体器件具有在孔如接触孔或通孔上所形成的基层。
通过下列描述将使本发明的上述和其他目的，特征和优点更加清楚。
本发明提供一种基层结构，其在孔中形成，所述孔具有比其其他部分直径大的上部。该孔可形成在半导体器件的绝缘层中。基层结构包括延伸在至少孔的上部的弯曲边缘部分上和至少靠近孔顶部的绝缘层的一部分上的基层，所述孔是连接绝缘层下部的第一级互连和绝缘层上部的第二级互连的通孔，所述基层是比第二级互连金属腐蚀速度低的导电薄膜，其中延伸在上部上的基层在沿孔的高度方向上具有有效厚度，该厚度大于基层在绝缘膜上的厚度，并且还大于在各向异性腐蚀工艺以后使基层至少在所说孔上部上面的部分能够保留下来的临界厚度，而延伸在绝缘层上的基层可通过各向异性腐蚀工艺腐蚀掉。
附图说明
下面将参照附图对按照本发明的优选实施例进行详细的描述。
图1A至1C是局部截面正视图，其表示采用包含在在形成半导体器件的常用方法中以顺序步骤形成孔上基层的半导体器件。
图2是局部截面正视图，其表示带有孔上所形成基层的常用半导体器件，用以描述常用制造方法中存在的问题。
图3是局部截面正视图，其表示半导体衬底，其上的层间绝缘层具有孔，该孔带有由溅射工艺所形成的宽顶部边缘部分。
图4是局部截面正视图，其表示半导体衬底，其上的层间绝缘层具有孔，该孔带有锥形侧壁，使得孔的直径向下变小。
图5是局部截面正视图，其表示半导体衬底，其上的层间绝缘层具有孔，该孔带有由湿法腐蚀工艺所形成的凹槽边缘部分。
图6是局部截面正视图，其表示按照本发明第一实施例，具有在孔上所形成基层的半导体器件。
图7A至7D是局部截面正视图，其表示按照本发明第一实施例，具有采用形成半导体器件的方法中所包含的顺序步骤形成孔上基层的半导体器件。
图8是局部截面正视图，其表示按照本发明第二实施例，具有孔上所形成基层的半导体器件。
图9A至9D是局部截面正视图，其表示按照本发明第二实施例，具有采用形成半导体器件的方法中所包含的顺序步骤形成孔上基层的半导体器件。
图10是局部截面正视图，其表示按照本发明第三实施例，具有孔上所形成基层的半导体器件。
图11是局部截面正视图，其表示按照本发明第四实施例，具有孔上所形成基层的半导体器件。
图12是局部截面正视图，其表示按照本发明第五实施例，具有孔上所形成基层的半导体器件。
图13是局部截面正视图，其表示按照本发明第六实施例，具有孔上所形成基层的半导体器件。
具体实施方式
本发明第一方案提供一种形成于孔中的基层结构，所说孔的上部直径大于孔其它部分的直径。孔形成于半导体器件的绝缘层中。基层结构包括在至少孔的上部的一部分上和至少靠近孔顶部的绝缘层的一部分之上延伸的基层，其中在所说上部延伸的基层在高度方向有一有效厚度，该厚度大于绝缘膜上的基层的厚度，还大于使至少孔上部上面的部分基层在各向异性腐蚀工艺后能够保留下来，而利用各向异性腐蚀工艺将绝缘层上延伸的基层腐蚀掉的临界厚度。
最好是在所说上部延伸的基层其垂直于基层表面方向的厚度大于绝缘膜上延伸的基层厚度。这种情况下，最好是在所说上部延伸的基层其垂直于基层表面方向的厚度大于基层其它部分的厚度。
最好是孔的上部有半径固定的弯曲边缘。
最好是孔有锥形侧壁，以便孔的直径向下逐渐减小。
最好是孔的上部有曲线形的凹进部分。
最好是基层在孔内延伸，以便填充孔并在绝缘层上延伸。
最好是基层在孔上部的一个侧边上延伸。
最好是基层在孔上部的相对侧边上延伸。
最好是提供在孔的底壁和侧壁及上部延伸，并且还在绝缘膜上延伸的基层，其中在基层上设置金属层，以填充孔。
本发明第二方案提供一种形成于孔中的基层结构，所说孔的上部直径大于孔其它部分的直径。孔形成于半导体器件的绝缘层中。基层结构包括在至少孔上部的一部分上和至少靠近孔顶部的绝缘层的一部分之上延伸的基层，其中在所说上部延伸的基层在垂直于基层表面的方向有一厚度，该厚度大于在绝缘膜上延伸的基层的厚度。
最好是在所说上部上延伸的基层在垂直于基层表面的方向有一厚度，该厚度大于基层其它部分的厚度。这种情况下，最好是孔上部有半径固定的弯曲边缘。
最好是孔有锥形侧壁，以便孔的直径向下逐渐减小。
最好是孔的上部有曲线形的凹进部分。
最好是基层在孔内延伸，以便填充孔并在绝缘层上延伸。
最好是基层在孔上部的一个侧边上延伸。
最好是基层在孔上部的相对侧边上延伸。
最好是提供在孔的底壁和侧壁及上部延伸，并且还在绝缘膜上延伸的基层，其中在基层上设置金属层，以填充孔。
最好金属层包括含铝的合金层。
本发明的第三方案提供一种半导体器件，该器件包括：绝缘层；形成于绝缘层中的孔，所说孔的上部的直径大于孔其它部分的直径；在至少孔上部的一部分上及至少靠近孔顶部的绝缘层的一部分之上延伸的基层；及设置于基层上的金属层；其中在所说上部延伸的基层在高度方向有一有效厚度，该厚度大于绝缘膜上的基层的厚度，还大于使至少孔上部上面的部分基层在各向异性腐蚀工艺后能够保留下来，而利用各向异性腐蚀工艺将在绝缘层上的延伸的基层腐蚀掉的临界厚度。
最好是在所说上部延伸的基层其垂直于基层表面方向的厚度大于绝缘膜上延伸的基层的厚度。这种情况下，最好是在所说上部延伸的基层其垂直于基层表面方向的厚度大于基层其它部分的厚度。
最好是孔的上部有半径固定的弯曲边缘。
最好是孔有锥形侧壁，以便孔的直径向下逐渐减小。
最好是孔的上部有曲线形的凹进部分。
最好是基层在孔内延伸，以便填充孔并在绝缘层上延伸。
最好是基层在孔上部的一个侧边上延伸。
最好是基层在孔上部的相对侧边上延伸。
最好是提供在孔的底壁和侧壁及上部延伸，并且还在绝缘膜上延伸的基层，其中金属层设置于基层上，以填充孔。
本发明第四方案提供一种半导体器件，该器件包括：绝缘层；形成于绝缘层中的孔，所说孔的上部的直径大于孔其它部分的直径；在孔的底部、侧壁和至少上部的部分上及至少靠近孔顶部的绝缘层的一部分上延伸的基层；及设置于基层上的金属层；其中在所说上部延伸的基层在垂直于基层表面的方向有一厚度，该厚度大于在绝缘膜上延伸的基层的厚度。
最好是在所说上部上延伸的基层在垂直于基层表面的方向有一厚度，该厚度大于基层其它部分的厚度。这种情况下，最好是孔上部有半径固定的弯曲边缘。
最好是孔有锥形侧壁，以便孔的直径向下逐渐减小。
最好是孔的上部有曲线形的凹进部分。
最好是基层在孔内延伸，以便填充孔并在绝缘层上延伸。
最好是基层在孔上部的一个侧边上延伸。
最好是基层在孔上部的相对侧边上延伸。
最好是提供在孔的底壁和侧壁及上部延伸，并且还在绝缘膜上延伸的基层，其中金属层设置于基层上，以填充孔。
最好是金属层包括含铝的合金层。
本发明第五方案提供一种形成半导体器的方法，包括以下步骤。在绝缘层上形成孔，使孔的上部直径大于孔其它部分的直径。淀积基层，使基层在至少孔的上部的一部分上及至少靠近孔的绝缘层上表面的一部分上延伸，在孔的上部延伸的基层在高度方向上有一有效厚度，该厚度大于在绝缘层上延伸的基层的厚度。在基层上淀积金属层。对金属层和基层进行各向异性腐蚀，以选择地腐蚀金属层和基层，以便至少保留孔上部上的那部分基层，同时腐蚀掉在绝缘层上延伸的金属层和基层。
最好是在孔的上部淀积延伸的基层，使之在垂直于基层表面上方向有一厚度，该厚度大于在绝缘层上延伸的基层的厚度。这种情况下，最好是在孔的上部淀积基层，使之在垂直于基层表面方向有一厚度，该厚度大于基层其它部分的厚度。
最好是利用溅射法腐蚀孔的上部，形成半径固定的弯曲边缘。
最好是通过在能够形成锥形侧壁的条件下各向异性腐蚀形成孔，以使孔的直径向下逐渐减小。
最好是利用各向异性腐蚀然后各向同性腐蚀的方法形成孔，以使孔的上部具有曲线形的湿法腐蚀部分。
最好是基层淀积于孔内及绝缘层之上，以填充孔。
最好是基层腐蚀成最终在孔上部的一个侧边上延伸。
最好是基层腐蚀成最终在孔上部的相反侧边上延伸。
最好是基层淀积成在孔的底壁、侧壁和上部及绝缘膜上延伸，然后在基层上淀积金属层，以填充孔。第一实施例
下面参考图6详细介绍本发明的第一实施例，该图图示出孔中形成有基层的半导体器件。半导体器件具有以下结构。第一层间绝缘层3-1形成在硅衬底上。形成延伸在第一层间绝缘层3-1上的第一级互连2或底级互连。第二层间绝缘层3-2形成在第一级互连2上。在第二层间绝缘层3-2中形成如通孔或接触孔的孔，以使孔接触到第一级互连2的顶部，孔的上部直径较大，以形成孔的弯曲边缘部分。形成基层，该层延伸在孔的底部、孔的侧壁、以及孔的上部，并也延伸在第二层间绝缘层3-2的部分上表面。在一边，基层向上延伸在部分孔的上部或孔的弯曲边缘部分的下半部分，但没有延伸到孔的弯曲边缘部分的上半部分。在另一边，基层没有延伸在整个弯曲边缘部分，但延伸到孔的边界处的第二层间绝缘层3-2上。沿垂直于基层表面方向测量出的基层厚度不等，在弯曲边缘部分上的基层厚于延伸在第二层间绝缘层3-2的上表面上的基层，以及厚于延伸在孔的垂直侧壁上和孔的底部的基层。在孔的弯曲边缘部分上基层的高度方向中测量的有效厚度厚于第二层间绝缘层的上表面上的基层的有效厚度。这里的有效厚度限定为沿孔延伸的高度方向测量时的厚度。基层包括第二层间绝缘层上的钛层51和钛层51上的氮化钛层52的叠层。当沿垂直于钛层51表面的方向测量时，钛层51的厚度均匀。另一方面，当沿垂直于钛层51表面的方向测量时，氮化钛层的厚度不等，弯曲边缘部分上的氮化钛层52厚于其它部分的氮化钛层52。在孔的弯曲边缘部分上的氮化钛层52的高度方向内测量的有效厚度厚于第二层间绝缘层3-2的上表面上氮化钛层52的有效厚度。不仅在孔上也在孔内形成金属层。部分金属层选择性地延伸在孔的弯曲边缘部分上和边界处，因此部分金属层可作为第二级互连或顶级互连，而金属层的其余部分留在孔内填充孔，因此金属层的其余部分可作为电连接第一级互连2和第二级互连的接触层。在以上的一边中，金属层延伸到孔的弯曲边缘部分的下半部分以上，但没有延伸到孔的弯曲边缘部分的上半部分，也没有延伸到第二层间绝缘层3-2的上表面。在以上的另一边中，金属层不仅延伸到整个孔的弯曲边缘部分，也延伸到孔的边界处第二层间绝缘层3-2的上表面。金属层包括Al-Ti合金层53，与氮化钛层52和Al-Cu层61相接触。
氮化钛层的腐蚀速率低于含铝层的腐蚀速率。以上孔的弯曲边缘部分上厚度增加部分可作为腐蚀中止层，防止孔的上部分中的金属层被构图金属层以限定出第二级互连的干法腐蚀工艺腐蚀，即使干法腐蚀工艺不过量腐蚀。
下面参考图7A到7D说明形成以上半导体器件的方法。
参考图7A，在硅衬底1上形成第一层间绝缘层3-1。在第一层间绝缘层3-1上形成第一互连2，在第一互连2上形成第二层间绝缘层3-2。通过光刻技术和随后的干法腐蚀工艺在第二层间绝缘层3-2中形成孔3a。此后，通过溅射工艺在第二层间绝缘层3-2中腐蚀出孔的边缘部分，以使孔的边缘部分为半径不变的弯曲形状。在第二层间绝缘层中孔的边缘部分的腐蚀量取决于需要的器件尺寸，例如约50nm。
参考图7B，厚度为20纳米的钛膜51淀积成在第二层间绝缘层3-2的上表面，和孔的弯曲的上部分和垂直的侧壁部分，以及孔的底部。然后在钛膜51上形成厚度为50纳米的氮化钛膜52。孔的弯曲的上部分上的氮化钛膜52的厚度厚于其它部分的氮化钛膜52，其中在垂直于氮化钛膜52表面的方向测量氮化钛膜52可得出厚度。特别是，孔的弯曲的上部分上的氮化钛膜52的厚度厚于孔的底部上氮化钛膜52的厚度。
参考图7C，在氮化钛膜52上淀积厚度为4.0纳米的铝膜，其中钛原子存在于氮化钛膜52的上表面。因此，现在淀积的钛膜中的铝原子与氮化钛膜52中的钛原子接触，由此铝原子与钛原子反应形成Al-Ti合金膜53。此外，在Al-Ti合金膜53上淀积Al-Cu膜61。通过溅射法在10kW下淀积0.3微米的Al-Cu膜61，随后在0.8kW下淀积0.4微米厚的Al-Cu膜61。在该溅射工艺中，支撑衬底的加热块保持在约500℃的温度。在淀积0.3微米厚的Al-Cu膜期间，衬底的温度保持很低，并且没有从底部到衬底流过的Ar气体。另一方面，在淀积0.4微米厚的Al-Cu膜期间，衬底的温度保持很高，例如约450℃，并且从底部到衬底注入的Ar气体。通过改变Al-Cu淀积条件可以降低衬底温度。因此孔中完全填充有Al-Ti合金膜53和Al-Cu膜61。
参考图7D，通过光刻工艺在Al-Cu膜61上形成光刻胶图形，以便使用光刻胶作掩模通过干法腐蚀工艺构图Al-Cu膜61、Al-Ti合金膜53、氮化钛膜52以及钛膜51的叠层。即使由于错误光刻胶图形与孔3a错开并进行了过腐蚀，那么孔的弯曲边缘部分上氮化钛膜52厚度增加的部分可作为腐蚀中止层，能防止孔上部分中的Al-Ti合金膜53和Al-Cu膜腐蚀。这样可提高半导体器件的成品率。可以减少半导体器件的制造步骤，也可以减少半导体器件的制造成本。第二实施例
下面参考图8详细介绍本发明的第一实施例，该图图示出孔中形成有基层的半导体器件。半导体器件具有以下结构。第一层间绝缘层3-1形成在硅衬底1上。形成延伸在第一层间绝缘层3-1上的第一级互连2或底级互连。第二层间绝缘层3-2形成在第一级互连2上。在第二层间绝缘层3-2中形成如通孔或接触孔的孔3a，以使孔3a接触到第一级互连2的顶部，孔的上部直径较大，以形成孔的弯曲边缘部分。形成基层53，该层延伸在孔内和第二层间绝缘层3-2的部分上表面。在一边，基层53向上延伸到部分孔的上部或孔的弯曲边缘部分的下半部分，但没有延伸到孔的弯曲边缘部分的上半部分。在另一边，基层53没有延伸到整个弯曲边缘部分，但延伸到孔的边界处的第二层间绝缘层3-2上。沿垂直于基层表面测量出的基层厚度不等，在弯曲边缘部分上的基层厚于延伸在第二层间绝缘层3-2的上表面上的基层53。在孔的弯曲边缘部分上基层53的高度方向内测量的有效厚度厚于第二层间绝缘层3-2上表面上基层的有效厚度。这里的有效厚度限定为沿孔的高度方向测量时的厚度。基层53包括如铝钛膜的导电膜，然而该膜的腐蚀速率低于含铝金属层的腐蚀速率，因此基层53可作为腐蚀中止层。在基层53上形成金属层。金属层选择性地延伸在孔的弯曲边缘部分上和第二层间绝缘层的上表面上，因此金属层可作为第二级互连或顶级互连，在以上的一边中，金属层延伸到孔的弯曲边缘部分的下半部分以上，但没有延伸到孔的弯曲边缘部分的上半部分，也没有延伸到第二层间绝缘层3-2的上表面。在以上的另一边中，金属层不仅延伸到整个孔的弯曲边缘部分，也延伸到孔的边界处第二层间绝缘层的上表面。金属层包括铝层62，与铝钛层53和Al-Cu层61相接触。
铝钛层的腐蚀速率低于含铝层例如Al-Cu层的腐蚀速率。以上孔的弯曲边缘部分上厚度增加部分可作为腐蚀中止层，防止孔的上部分中的基层被构图金属层以限定出第二级互连的干法腐蚀工艺腐蚀，即使干法腐蚀工艺不过量腐蚀。
下面参考图9A到9D说明形成以上半导体器件的方法。
参考图9A，在硅衬底1上形成第一层间绝缘层3-1。在第一层间绝缘层3-1上形成第一级互连2。在第一级互连2上形成第二层间绝缘层3-2。通过光刻技术和随后的干法腐蚀工艺在第二层间绝缘层3-2中形成孔3a。此后，通过溅射工艺在第二层间绝缘层3-2中腐蚀出孔的边缘部分，以使孔的边缘部分为半径不变的弯曲形状。在第二层间绝缘层中孔的边缘部分的腐蚀量取决于需要的器件尺寸，例如约50nm。在第二层间绝缘层3-2的上表面和以及孔的底部和垂直侧壁，以及孔的弯曲边缘部分上淀积钛膜51，钛膜51的厚度例如不小于50纳米，厚于溅射工艺腐蚀的孔的边缘部分。
参考图9B，通过化学汽相淀积在钛膜51上淀积铝膜62，以使铝膜62在孔内和第二层间绝缘层3-2上延伸。在化学汽相淀积工艺中，使用二乙基-铝-氢化物除去氢气的气泡。衬底的温度设定在150℃。铝膜62的厚度约300纳米，由此直径为0.3微米的孔3a完全填充铝膜62。
参考图9C，在400℃的衬底温度下使用溅射工艺淀积Al-Cu膜61。在该工艺中，钛膜51中的钛原子于化学汽相淀积淀积的铝层中的铝原子反应，由此，在第二层间绝缘层3-2上和孔3a内形成铝钛合金层53。因此孔3a填充有铝钛合金层53。
参考图9D，通过光刻工艺在Al-Cu膜61上形成光刻胶图形，以便使用光刻胶作掩膜通过干法腐蚀工艺构图Al-Cu膜61、Al-Ti合金膜53、铝层62以及的叠层。即使由于错误光刻胶图形与孔3a错开并进行了过腐蚀，那么孔的弯曲边缘部分上Al-Ti合金膜53厚度增加的部分可作为腐蚀中止层，能防止腐蚀孔上部分中的Al-Ti合金膜53。这样可提高半导体器件的成品率。可以减少半导体器件的制造步骤，也可以减少半导体器件的制造成本。第三实施例
下面参考图10详细介绍本发明的第三实施例，该图图示出孔中形成有基层的半导体器件。半导体器件具有以下结构。第一层间绝缘层3-1形成在硅衬底上。形成延伸到第一层间绝缘层3-1上的第一级互连2或底级互连。第二层间绝缘层3-2形成在第一级互连2上。在第二层间绝缘层3-2中形成如通孔或接触孔的孔，以使孔接触到第一级互连2的顶部。孔具有锥形侧壁，因此孔的直径向下地变小。在孔的底部、孔的锥形侧壁以及部分第二层间绝缘层3-2上形成基层52。在一边，基层52向上延伸到孔的上部，但不延伸到第二层间绝缘层3-2。在另一边上，基层52不仅延伸到孔的整个锥形侧壁上，也延伸到孔的边界内的第二层间绝缘层3-2上。沿垂直于基层表面方向测量出的基层52厚度不等，在孔上部分上的基层厚于延伸在第二层间绝缘层3-2的上表面上的基层，以及厚于延伸在孔的锥形侧壁上和孔的底部的基层。在孔的弯曲边缘部分上基层52的高度方向中测量的有效厚度厚于第二层间绝缘层3-2的上表面上的基层52的有效厚度。这里的有效厚度限定为沿孔的高度方向测量时的厚度。基层52包括氮化钛层或钛层和氮化钛层的叠层。金属层61不仅设置在孔上而且设置在孔内。一部分金属层61在孔的上部的上方及附近有选择地延伸，以使该部分金属层61作为第二级互连或顶级互连，而金属层61的剩余部分处在孔内填充该孔，以使金属层的该剩余部分作为在第一级互连2和第二级互连之间提供电连接的接触层。在一侧的上面，金属层61延伸达到孔上部的上方，但不延伸到第二层间绝缘层3-2上表面上方。然而，在该孔周围，在另一侧上，金属层61不仅在孔的整个锥形侧壁上延伸，而且在第二层间绝缘层3-2上表面的上方延伸。金属层61可由一层Al-Cu层61或一层Al-Ti合金层与一层Al-Cu层61的叠层构成。
氮化钛层52的腐蚀速度比含铝层的腐蚀速度低。即使干法腐蚀工艺不是如此过量的过腐蚀，该孔的曲线形边缘部分上的基层52上面的加厚部分作为防止该孔上部中的金属层61被用于对金属层61进行构图以确定第二级互连而执行的干法腐蚀工艺腐蚀的腐蚀阻挡层。即使用于对第二级互连布图的光刻胶图形被错误地从孔3a移去并进行过腐蚀，该孔上部上方的基层52的加厚部分可作为能够防止对该孔上部中的Al-Cu薄膜61进行任何腐蚀的腐蚀阻挡层。这样可使半导体器件的产量提高。可减少半导体器件的制造步骤，并且同样可降低半导体器件的制造成本。第四实施例
参考图11详细描述根据本发明的第四实施例，图11说明了具有在一个孔中形成的基层的半导体器件。半导体器件具有下列结构。在一层硅衬底上形成第一层间绝缘层3-1。形成第一级互连2或底级互连，该第一级互连2或底级互连在第一层间绝缘层3-1上延伸。在第一级互连2上形成第二层间绝缘层3-2。一个诸如通孔或一个接触孔之类的孔3a形成在第二层间绝缘层3-2中，以使孔3a到达一部分第一级互连2的顶部。孔3a具有锥形侧壁，以使孔3a的直径向下逐渐减小。设置一层基层53，该基层在孔内和第二层间绝缘层3-2的一部分上表面上延伸。在一侧，基层53延伸到该孔的一部分上表面，但不延伸的第二层间绝缘层3-2的上表面之上。在另一侧，基层53不仅在孔的整个锥形侧壁上延伸，而且在孔周围的第二层间绝缘层3-2上延伸。基层53改变在孔3a沿其延伸的高度方向测量的有效厚度，以使上部上的基层53在高度方向比第二层间绝缘层3-2上的基层53的那些部分厚。在孔上部上的基层的高度方向中测量的有效厚度比第二层间绝缘层3-2上表面上的基层53的有效部分厚。在此，有效厚度被定义为在孔沿其延伸的高度方向中测量时的厚度。基层53可由诸如铝钛薄膜之类，但具有比含铝层低的腐蚀速度的导电薄膜构成，以使基层53可作为腐蚀阻挡层。在基层53上设置金属层。金属层有选择地在基层53上扩展。以使该部分金属层作为第二级互连或顶级互连。在一侧上，金属层延伸到达孔上部的上方，但不延伸到第二层间绝缘层3-2上表面上。然而，在该孔周围，在另一侧上，金属层61不仅在孔的整个锥形侧壁上延伸，而且在第二层间绝缘层3-2上表面上延伸。金属层61可由与铝钛层53接触的铝层的叠层以及Al-Cu层61构成。
铝钛基层的腐蚀速度比诸如Al-Cu层之类的含铝层的腐蚀速度低。即使干法腐蚀工艺不是如此过量的过腐蚀，孔上部上的基层53上面的加厚部分作为防止该孔上部中的基层被用于对金属层进行布图以确定第二级互连而执行的干法腐蚀工艺腐蚀的腐蚀阻挡层。即使用于对第二级互连布图的光刻胶图形被错误地从孔3a移去并进行过腐蚀，该孔上部上的基层53的加厚部分可作为能够防止对该孔上部中的基层53进行任何腐蚀的腐蚀阻挡层。这样可使半导体器件的产量提高。可减少半导体器件的制造步骤和并且同样可降低半导体器件的制造成本。第五实施例
参考图12详细描述根据本发明的第五实施例，图12说明了具有在一个孔中形成基层的半导体器件。半导体器件具有下列结构。在一层硅衬底1上形成第一层间绝缘层3-1。形成第一级互连2或下级互连，该第一级互连2或下级互连在第一层间绝缘层3-1上延伸。在第一级互连2上形成第二层间绝缘层3-2。一个诸如通孔或一个接触孔之类的孔形成在第二层间绝缘层3-2中，以使该孔到达一部分第一级互连2的顶部。该孔具有直径家宽的上部，以便形成该孔被湿法腐蚀的上部，其中湿法腐蚀的上部已由湿法腐蚀或各向同性腐蚀工艺形成。设置一层基层52，该基层在孔的下部，孔的垂直侧壁和孔的上部延伸，并且还在第二层间绝缘层3-2的一部分上上表面上延伸。在一侧，基层52延伸到该孔上部的一部分，或该孔被湿法腐蚀的上部的下半部分，但不延伸到该孔被湿法腐蚀的上部的上半部分。在另一侧，基层52不仅在该孔整个被湿法腐蚀的上部延伸，而且在孔周围的第二层间绝缘层3-2上延伸。基层52改变在垂直于基层52表面的方向测量的厚度，以使被湿法腐蚀的上部的基层52比在第二层间绝缘层3-2上表面上扩展以及同样在该孔的垂直侧壁上和孔底延伸的基层的任何其它部分厚。在该孔被湿法腐蚀的上部上的基层52的高度方向中测量的有效厚度比第二层间绝缘层3-2上表面上的基层52的有效厚度厚。在此，有效厚度被定义为在孔沿其延伸的高度方向中测量时的厚度。基层52可由氮化钛层或钛层和氮化钛层叠层构成。不仅在孔上而且在孔内设置金属层。一部分金属层61有选择地在该孔被湿法腐蚀上部之上和其周围，以使该部分金属层作为第二级互连或顶级互连，而金属层61的剩余部分位于孔内填充该孔，以使金属层的该剩余部分作为在第一级互连2和第二级互连之间提供电连接的接触层。在一侧上，金属层延伸到达该孔被湿法腐蚀的上部的下半部分上，但不延伸到该孔被湿法腐蚀的上部的上半部分，同样也不延伸到第二层间绝缘层3-2的上表面上。然而，在该孔周围，在另一侧上，金属层61不仅在该孔整个被湿法腐蚀的上部延伸，而且在第二层间绝缘层3-2上表面上延伸。金属层61可由Al-Cu层或Al-Ti合金层与Al-Cu层的叠层构成。
氮化钛层的腐蚀速度比含铝层的腐蚀速度低。即使干法腐蚀工艺不是如此过量的过腐蚀，该孔被湿法腐蚀的上部上的基层52上面的加厚部分作为防止该孔上部中的金属层61被用于对金属层61进行布图以确定第二级互连而执行的干法腐蚀工艺腐蚀的腐蚀阻挡层。即使用于对第二级互连布图的光刻胶图形被错误地从孔3a移去并进行过腐蚀，该孔上部上的基层52的加厚部分可作为能够防止对该孔上部中的金属层61进行任何腐蚀的腐蚀阻挡层。这样可使半导体器件的产量提高。可减少半导体器件的制造步骤和并且同样可降低半导体器件的制造成本。第六实施例
参考图13详细描述根据本发明的第六实施例，图13说明了具有在一个孔中形成基层的半导体器件。半导体器件具有下列结构。在一层硅衬底1上形成第一层间绝缘层3-1。形成第一级互连2或下级互连，该第一级互连2或下级互连在第一层间绝缘层3-1上延伸。在第一级互连2上形成第二层间绝缘层3-2。一个诸如通孔或一个接触孔之类的孔3a形成在第二层间绝缘层3-2中，以使该孔3a到达一部分第一级互连2的顶部。孔3a具有直径加宽的上部，以便形成该孔被湿法腐蚀的上部。设置一层基层53，该基层在孔内和第二层间绝缘层3-2的一部分上表面上延伸。在一侧，基层53延伸到该孔上部的一部分，或该孔被湿法腐蚀的上部的下半部分，但不延伸到该孔被湿法腐蚀的上部的上半部分上。在另一侧，基层53不仅在该孔整个被湿法腐蚀的上部延伸，而且在孔周围的第二层间绝缘层3-2上延伸。基层53改变孔3a沿其延伸的高度方向测量的有效厚度，以使被湿法腐蚀的上部的基层53在高度方向比在第二层间绝缘层3-2上的基层53的那些部分厚。在该孔被湿法腐蚀的上部上的基层53的高度方向测量的有效厚度比第二层间绝缘层3-2上表面上的基层的有效厚度厚。在此，有效厚度被定义为在孔沿其延伸的高度方向测量时的厚度。基层53可由诸如铝钛之类的导电薄膜构成，但这些导电薄膜具有比含铝的金属层低的腐蚀速度，以使基层53可作为一个腐蚀阻挡层。在基层53上设置一层金属层。金属层有选择地在该孔被湿法腐蚀上部之上和第二层间绝缘层3-2的上表面上延伸，以使该部分金属层作为第二级互连或顶级互连。在一侧上，金属层不延伸到该孔被湿法腐蚀的上部的上半部分，同样也不延伸到第二层间绝缘层3-2的上表面上。然而，在该孔周围，在另一侧上，金属层不仅在该孔整个被湿法腐蚀的上部延伸，而且在第二层间绝缘层3-2上表面上延伸。金属层61可由铝层62与Al-Cu层61的叠层构成。
铝钛基层53的腐蚀速度比诸如Al-Cu层61的含铝层的腐蚀速度低。即使干法腐蚀工艺不是如此过量的过腐蚀，该孔被湿法腐蚀的上部上的基层53上面的加厚部分作为防止该孔上部中的基层被用于对金属层61进行布图以确定第二级互连而执行的干法腐蚀工艺腐蚀的腐蚀阻挡层。即使用于对第二级互连布图的光刻胶图形被错误地从孔3a移去并进行过腐蚀，该孔被湿法腐蚀的上部上的Al-Ti合金薄膜53的加厚部分可作为能够防止对该孔上部中的Al-Ti薄膜53进行任何腐蚀的腐蚀阻挡层。这样可使半导体器件的产量提高。可减少半导体器件的制造步骤和并且同样可降低半导体器件的制造成本。
在上述实施例中，基层可由氮化钛层或铝钛层构成。然而，也可用诸如硅化钛层，硅化钽层，和硅化钨层之类的各种耐热金属硅化物层，以及诸如氮化钽层和氮化钨层之类的金属氮化物层，以及另外那些层的叠层供具有比第二级互连的金属层低的腐蚀速度的基层使用。
另外，在上述实施例中，在增加的衬底温度下通过溅射方法或化学气相淀积方法淀积含铝层。也可采用诸如高压溅射方法或离子溅射方法之类的其它淀积方法孔内填充的导电层可以是含Cu层。
本发明的改进对与本发明相关技术领域的技术人员是显而易见，应该理解，不应认为作为说明给出和描述的实施例是对本发明的限定。因此，其意图是通过权利要求覆盖本发明精神和范围内的所有改进。

Claims (27)

1.一种形成于孔中的基层结构，所说孔的上部直径大于孔其它部分的直径，所说孔形成于半导体器件的绝缘层中，所说基层结构包括延伸在至少所说孔的所说上部的弯曲边缘部分上和至少靠近所说孔顶部的所说绝缘层的一部分之上的基层，所说孔是连接所说绝缘层下部的第一级互连和所说绝缘层上部的第二级互连的通孔，所说基层是比所说第二级互连金属腐蚀速度低的导电薄膜，
其中延伸在所说上部上的所说基层在沿所说孔的高度方向有一有效厚度，该厚度大于所说基层在所说绝缘膜上的厚度，还大于利用各向异性腐蚀工艺将延伸在所说绝缘层上的所说基层腐蚀掉，并在所述的各向异性腐蚀工艺后使所说基层至少在所说孔的所说上部上面的部分能够保留下来的临界厚度。
2.如权利要求1的基层结构，其特征在于，延伸在所说上部的所说基层在垂直于所说基层表面方向具有的厚度大于所说基层其它部分的厚度。
3.如权利要求1的基层结构，其特征在于，所说孔的所说上部的弯曲边缘有固定的半径。
4.如权利要求1的基层结构，其特征在于，所说孔有锥形侧壁，以便所说孔的直径向下逐渐减小。
5.如权利要求1的基层结构，其特征在于，所说孔的所说上部有曲线形的凹进部分。
6.如权利要求1的基层结构，其特征在于，所说基层在所说孔内延伸，以便填充所说孔，并在所说绝缘层上延伸。
7.如权利要求1的基层结构，其特征在于，所说基层在所说孔的所说上部的一个侧边上延伸。
8.如权利要求1的基层结构，其特征在于，所说基层在所说孔的所说上部的相对两侧边上延伸。
9.如权利要求1的基层结构，其特征在于，提供在所说孔的底壁和侧壁及所说上部延伸，并且还在所说绝缘膜上延伸的所说基层，其中在所说基层上设置金属层，以填充所说孔。
10.一种半导体器件，包括：
绝缘层；
形成于所说绝缘层中的孔，所说孔的上部的直径大于孔其它部分的直径，所说孔是连接所说绝缘层下部的第一级互连和所说绝缘层上部的第二级互连的通孔；
延伸在至少所说孔的所说上部的弯曲边缘部分上及至少靠近所说孔顶部的所说绝缘层的一部分之上的基层，所说基层是比所说第二级互连金属腐蚀速度低的导电薄膜；及
设置于所说基层上的金属层；
其中延伸在所说上部的所说基层在沿所说孔高度方向有一有效厚度，该厚度大于所说基层在所说绝缘膜上的厚度，还大于利用各向异性腐蚀工艺将延伸在所说绝缘层上的所说基层腐蚀掉，并在所述的各向异性腐蚀工艺后使所说基层至少在所说孔的所说上部上面的部分能够保留下来的临界厚度。
11.如权利要求10的半导体器件，其特征在于，延伸在所说上部的所说基层在垂直于所说基层表面方向具有的厚度大于所说基层其它部分的厚度。
12.如权利要求10的半导体器件，其特征在于，所说孔的所说上部的弯曲边缘有固定的半径。
13.如权利要求10的半导体器件，其特征在于，所说孔有锥形侧壁，以便所说孔的直径向下逐渐减小。
14.如权利要求10的半导体器件，其特征在于，所说孔的上部有曲线形的凹进部分。
15.如权利要求10的半导体器件，其特征在于，所说基层在所说孔内延伸，以便填充所说孔，并在所说绝缘层上延伸。
16.如权利要求10的半导体器件，其特征在于，所说基层在所说孔的所说上部的一个侧边上延伸。
17.如权利要求10的半导体器件，其特征在于，所说基层在所说孔的所说上部的相对两侧边上延伸。
18.如权利要求10的半导体器件，其特征在于，提供在所说孔的底壁和侧壁及所说上部延伸，并且还在所说绝缘膜上延伸的所说基层，其中金属层设置于所说基层上，以填充所说孔。
19.一种形成半导体器件的方法，包括以下步骤：
形成第一级互连；
在所说第一级互连上形成绝缘层；
在所说绝缘层上形成孔，在所说绝缘层中暴露出所说第一级互连并使孔的上部直径大于孔其它部分的直径；
淀积基层，使所说基层延伸在至少所说孔的所说上部的弯曲边缘部分上及至少靠近所说孔的所说绝缘层上表面的一部分上，在所说孔的上部延伸的所说基层在沿所说孔的高度方向上有一有效厚度，该厚度大于延伸在所说绝缘层上的所说基层的厚度；
在所说基层上淀积金属层，部分所说金属层作为第二级互连，所说孔是连接所说绝缘层下部的所说第一级互连和所说绝缘层上部的所说第二级互连的通孔，所说基层是比所说第二级互连金属腐蚀速度低的导电薄膜；
对所说金属层和所说基层进行各向异性腐蚀，以选择地腐蚀所说金属层和所说基层，以便至少保留所说孔的所说上部上的所说基层，同时腐蚀掉在所说绝缘层上延伸的所说金属层和所说基层。
20.如权利要求19的方法，其特征在于，在报说孔的所说上部淀积所说基层，使之在垂直于所说基层表面方向有一厚度，该厚度大于所说基层其它部分的厚度。
21.如权利要求19的方法，其特征在于，利用溅射法腐蚀所说孔的所说上部，形成半径固定的弯曲边缘。
22.如权利要求19的方法，其特征在于，通过在能够形成锥形侧壁的条件下各向异性腐蚀形成所说孔，以使所说孔的直径向下逐渐减小。
23.如权利要求19的方法，其特征在于，利用各向异性腐蚀然后各向同性腐蚀的方法形成所说孔，以使所说孔的所说上部具有曲线形的湿法腐蚀部分。
24.如权利要求19的方法，其特征在于，所说基层淀积于所说孔内以填充所说孔，还淀积于所说绝缘层之上。
25.如权利要求19的方法，其特征在于，所说基层腐蚀成最终在所说孔的所说上部的一个侧边上延伸。
26.如权利要求19的方法，其特征在于，所说基层腐蚀成最终在所说孔上部的相对两侧边上延伸。
27.如权利要求19的方法，其特征在于，所说基层淀积成在所说孔的底壁、侧壁和所说上部及所说绝缘膜上延伸，然后在所说基层上淀积金属层，以填充所说孔。
CN98106991A 1997-04-18 1998-04-17 用以覆盖半导体器件上的孔的基层结构及其形成方法 Expired - Fee Related CN1127131C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9102169A JP3050161B2 (ja) 1997-04-18 1997-04-18 半導体装置及びその製造方法
JP102169/97 1997-04-18
JP102169/1997 1997-04-18

Publications (2)

Publication Number Publication Date
CN1198587A CN1198587A (zh) 1998-11-11
CN1127131C true CN1127131C (zh) 2003-11-05

Family

ID=14320214

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98106991A Expired - Fee Related CN1127131C (zh) 1997-04-18 1998-04-17 用以覆盖半导体器件上的孔的基层结构及其形成方法

Country Status (6)

Country Link
US (2) US6051880A (zh)
JP (1) JP3050161B2 (zh)
KR (1) KR19980081534A (zh)
CN (1) CN1127131C (zh)
DE (1) DE19817558A1 (zh)
TW (1) TW436873B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284316B1 (en) * 1998-02-25 2001-09-04 Micron Technology, Inc. Chemical vapor deposition of titanium
JP3575373B2 (ja) * 1999-04-19 2004-10-13 株式会社村田製作所 外力検知センサの製造方法
JP2001015508A (ja) * 1999-06-28 2001-01-19 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6444574B1 (en) * 2001-09-06 2002-09-03 Powerchip Semiconductor Corp. Method for forming stepped contact hole for semiconductor devices
US6875693B1 (en) * 2003-03-26 2005-04-05 Lsi Logic Corporation Via and metal line interface capable of reducing the incidence of electro-migration induced voids
US7833893B2 (en) * 2007-07-10 2010-11-16 International Business Machines Corporation Method for forming conductive structures
JP5634742B2 (ja) * 2010-04-30 2014-12-03 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置の製造方法
US9856132B2 (en) 2010-09-18 2018-01-02 Fairchild Semiconductor Corporation Sealed packaging for microelectromechanical systems
US8813564B2 (en) 2010-09-18 2014-08-26 Fairchild Semiconductor Corporation MEMS multi-axis gyroscope with central suspension and gimbal structure
US9278846B2 (en) 2010-09-18 2016-03-08 Fairchild Semiconductor Corporation Micromachined monolithic 6-axis inertial sensor
DE112011103124T5 (de) 2010-09-18 2013-12-19 Fairchild Semiconductor Corporation Biegelager zum Verringern von Quadratur für mitschwingende mikromechanische Vorrichtungen
EP2616389B1 (en) 2010-09-18 2017-04-05 Fairchild Semiconductor Corporation Multi-die mems package
EP2616772B1 (en) 2010-09-18 2016-06-22 Fairchild Semiconductor Corporation Micromachined monolithic 3-axis gyroscope with single drive
KR101332701B1 (ko) 2010-09-20 2013-11-25 페어차일드 세미컨덕터 코포레이션 기준 커패시터를 포함하는 미소 전자기계 압력 센서
JP5966301B2 (ja) * 2011-09-29 2016-08-10 富士通株式会社 化合物半導体装置及びその製造方法
US9488693B2 (en) 2012-04-04 2016-11-08 Fairchild Semiconductor Corporation Self test of MEMS accelerometer with ASICS integrated capacitors
EP2647955B8 (en) 2012-04-05 2018-12-19 Fairchild Semiconductor Corporation MEMS device quadrature phase shift cancellation
EP2647952B1 (en) 2012-04-05 2017-11-15 Fairchild Semiconductor Corporation Mems device automatic-gain control loop for mechanical amplitude drive
KR102058489B1 (ko) 2012-04-05 2019-12-23 페어차일드 세미컨덕터 코포레이션 멤스 장치 프론트 엔드 전하 증폭기
US9625272B2 (en) 2012-04-12 2017-04-18 Fairchild Semiconductor Corporation MEMS quadrature cancellation and signal demodulation
DE102013014881B4 (de) 2012-09-12 2023-05-04 Fairchild Semiconductor Corporation Verbesserte Silizium-Durchkontaktierung mit einer Füllung aus mehreren Materialien

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4656732A (en) * 1984-09-26 1987-04-14 Texas Instruments Incorporated Integrated circuit fabrication process
US4782380A (en) * 1987-01-22 1988-11-01 Advanced Micro Devices, Inc. Multilayer interconnection for integrated circuit structure having two or more conductive metal layers
JPS63258021A (ja) * 1987-04-16 1988-10-25 Toshiba Corp 接続孔の形成方法
GB2206540B (en) * 1987-06-30 1991-03-27 British Aerospace Aperture forming method
JP2941841B2 (ja) * 1989-03-10 1999-08-30 沖電気工業株式会社 合金配線の形成方法
JPH06104341A (ja) 1992-09-18 1994-04-15 Toshiba Corp 半導体集積回路およびその製造方法
KR940010197A (ko) * 1992-10-13 1994-05-24 김광호 반도체 장치의 제조방법
KR960006693B1 (ko) * 1992-11-24 1996-05-22 현대전자산업주식회사 고집적 반도체 접속장치 및 그 제조방법
KR960001176B1 (ko) * 1992-12-02 1996-01-19 현대전자산업주식회사 반도체 접속장치 및 그 제조방법
JP3240724B2 (ja) * 1993-02-09 2001-12-25 ソニー株式会社 配線形成方法
US5705429A (en) * 1993-10-04 1998-01-06 Yamaha Corporation Method of manufacturing aluminum wiring at a substrate temperature from 100 to 150 degrees celsius
JPH07130681A (ja) * 1993-10-30 1995-05-19 Sony Corp 半導体装置の配線接続孔の形成方法装置
JPH07130744A (ja) * 1993-11-05 1995-05-19 Sony Corp 接続孔の形成方法
JPH0878525A (ja) * 1994-09-07 1996-03-22 Seiko Epson Corp 半導体装置及びその製造方法
JP2891161B2 (ja) * 1996-02-15 1999-05-17 日本電気株式会社 配線形成方法
US5746884A (en) * 1996-08-13 1998-05-05 Advanced Micro Devices, Inc. Fluted via formation for superior metal step coverage

Also Published As

Publication number Publication date
DE19817558A1 (de) 1998-10-22
TW436873B (en) 2001-05-28
CN1198587A (zh) 1998-11-11
KR19980081534A (ko) 1998-11-25
JP3050161B2 (ja) 2000-06-12
US6313030B1 (en) 2001-11-06
US6051880A (en) 2000-04-18
JPH10294365A (ja) 1998-11-04

Similar Documents

Publication Publication Date Title
CN1127131C (zh) 用以覆盖半导体器件上的孔的基层结构及其形成方法
CN1293622C (zh) 半导体器件及其制造方法
CN1967800A (zh) 半导体集成电路器件的制造方法
CN1909206A (zh) 半导体元件中内连线结构的制造方法
CN1139111C (zh) 半导体器件及其制造方法
CN1790663A (zh) 半导体元件及制造铜导线的方法
JP5528027B2 (ja) 配線構造の製造方法
CN100346466C (zh) 半导体器件及其制造方法
CN100414683C (zh) 用于制造具有金属线的半导体器件的方法
JP2001176879A (ja) 半導体基板の表面上における銅のデュアル・ダマシン構造体の表面を処理する方法
CN1670957A (zh) 半导体装置中的散热系统及方法
CN1828845A (zh) 镶嵌结构与其形成方法
CN1685086A (zh) 电抛光和电镀方法
CN101060108A (zh) 锚接金属镶嵌结构
CN1172370C (zh) 半导体装置和半导体装置的制造方法
CN1402066A (zh) 具有埋置式结构的基片、包括该基片的显示器件、制造该基片的方法和制造显示器件的方法
CN1707788A (zh) 半导体器件及其制造方法
CN101752298B (zh) 金属互连结构的制造方法
CN1750249A (zh) 集成电路中的半导体装置及其制造方法
CN1433571A (zh) 半导体器件,用于在半导体上制造电路的金属叠层板和制造电路的方法
CN1198002A (zh) 能用低介电常数非晶氟化碳膜作为层间绝缘材料的半导体器件及其制备方法
JP2001015594A (ja) 半導体装置の多層金属配線の形成方法
JP6438131B2 (ja) バリア層の除去方法及び半導体構造体の形成方法
CN1230790A (zh) 具有导线插头的半导体器件及其生产方法
CN1797763A (zh) 集成电路及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030418

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030418

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1034190

Country of ref document: HK

C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031105

Termination date: 20140417