KR19980081534A - 반도체장치에서 절연층의 홀을 커버하는 개선된 기층구조 및이를 형성하는 방법 - Google Patents

반도체장치에서 절연층의 홀을 커버하는 개선된 기층구조 및이를 형성하는 방법 Download PDF

Info

Publication number
KR19980081534A
KR19980081534A KR1019980013954A KR19980013954A KR19980081534A KR 19980081534 A KR19980081534 A KR 19980081534A KR 1019980013954 A KR1019980013954 A KR 1019980013954A KR 19980013954 A KR19980013954 A KR 19980013954A KR 19980081534 A KR19980081534 A KR 19980081534A
Authority
KR
South Korea
Prior art keywords
hole
base layer
layer
semiconductor device
thickness
Prior art date
Application number
KR1019980013954A
Other languages
English (en)
Inventor
기쿠타구니코
Original Assignee
가네코히사시
닛폰덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네코히사시, 닛폰덴키가부시키가이샤 filed Critical 가네코히사시
Publication of KR19980081534A publication Critical patent/KR19980081534A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

본 발명은 그것의 다른 부분들보다 직경이 더 큰 상부를 지닌 홀에 형성된 기층(base layer)구조를 제공한다. 홀은 반도체장치에서 절연층에 형성된다. 기층구조는 홀의 상부의 적어도 일부분상에 연장(extend) 되고 홀의 상단(top)에 근접한 절연층의 적어도 일부분에 걸쳐 연장되는 기층을 포함하며, 상부에 연장되는 기층은 고도방향으로 유효두께를 지니며, 이 유효두께는 절연막에 걸쳐 있는 기층의 두께보다 더 두껍고, 또한 에니소트로픽(anisotropic)식각 공정후에 홀의 상부에 기층의 적어도 일부분이 잔존하는 것을 허용하는 임계두께보다 더 두꺼운 반면에, 절연층위에 연장된 기층은 에니소트로픽(anisotropic)식각 공정에 의해 식각된다.

Description

반도체장치에서 절연층의 홀을 커버하는 개선된 기층구조 및 이를 형성하는 방법
본 발명은 반도체장치에 관한 것으로서, 특히 반도체장치에서 절연층에 형성된 접촉홀(contact hole) 또는 연결홀(via hole)을 커버하는 개선된 기층구조(base layer) 및 이를 형성하는 방법에 관한 것이다.
선행기술에서 연결홀 또는 접촉홀을 지닌 반도체장치는 다음과 같이 형성된다.
도 1a를 참조하여, 제 1층간절연체(3-1)가 실리콘기판(1)상에 형성된다. 제 1레벨인터커넥션(level interconnection, 2)은 제 1층간절연체(3-1)위에 형성된다. 제 2층간절연체(3-2)는 제 1레벨인터커넥션(2)위에 형성된다. 접촉홀 또는 연결홀과 같은 홀은 제 1레벨인터커넥션(2)의 일부가 홀을 통해 보여지도록 제 2층간절연체(3-2)에 형성된다. 자연산화막이 홀의 하단(bottom)으로부터 제거된다. RF스퍼터링(sputtering)은 제 2층간절연체(3-2)에서 홀의 에지부들이 식각되어 곡선형상을 지니도록 제 2층간절연체(3-2)에서 홀의 에지부(4)에 행해진다.
도 1b를 참조하여, 티타늄층 또는 질화티타늄층과 같은 기층(base layer, 5)이 스퍼터링법에 의해 제 2층간절연체(3-2)의 표면 및 홀의 하단과 측벽들상에 증착된다. 그런 다음, 알루미늄층(6)은 홀안을 채우고 제 2층간절연체(3-2)의 표면상에 연장되도록 스퍼터링법에 의해 기층(5)상에 증착된다. 스퍼터링법은 상승된 기판온도에서 수행된다. 또한 스퍼터링공정을 수행한 후에 스퍼터링챔버(sputtering chamber)에서 어닐링(annealing)공정을 수행하는 것도 가능하다.
제 2층간절연체(3-2)에서 홀의 에지부들이 도 2에서 도시한대로 식각되지 않았다면, 금속층(6)이 홀의 상부를 차단하여 빈공간(void, 8)이 형성되는 문제를 초래할 수 있다. 상기 문제점을 피하기 위해, 홀의 에지부들은 홀의 에지부들이 도3에서 도시한 것같은 곡선형상을 지니도록 스퍼터링공정에 의해 식각된다.
대안으로, 홀의 직경이 아래쪽으로 감소하도록 홀의 측벽들이 하단을 향해 테이퍼지게 하는 것이 상기 문제점을 해결하는 데 효과적이다.
다른 대안으로, 홀이 건식식각에 의해 형성되기 전에 우묵한(recessed) 부분이 제 2층간절연체에 대한 습식식각에 의해 형성되게 홀에 우묵한 상부부분들(10)을 형성하는 것이 상기 문제점을 해결하는 데 효과적이다.
금속층(6)이 증착된 다음에, 포토레지스트(photo-resist)마스크가 건식식각에 의한 금속층에 대한 뒤따르는 패터닝공정을 위하여 광리소그래피(photo- lithography)기술에 의해 형성되어, 제 2레벨인터커넥션과, 제 1레벨인터커넥션 및 제 2레벨인터커넥션 간에 연결을 제공하는 접촉층이 형성된다.
반도체장치의 스케일링다운(scaling down)에 대한 요구가 증가하여, 홀 직경의 감소 및 인터커넥션들의 폭의 감소 또한 요구되었다. 이러한 상황에서, 광리소그래피공정이 금속인터커넥션(metal interconnection)의 형성을 위해 행해질 경우에, 홀과 홀위에 덮인 제 2레벨인터커넥션 간의 정확한 정렬(alignment)을 수행하는 것은 더 어렵게 된다. 금속인터커넥션이 홀로부터 어긋난다면, 홀의 상부에서 금속층의 일부는 또한 건식식각공정에 의해 식각되나, 도 1c에서 도시된 것같은 금속인터커넥션을 패턴화할 의도로 수행되어 공동(cavity, 7)이 곡선형상을 지닌 홀의 에지부 근처에 형성된다.
인터커넥션들의 폭과 피치가 좁게 형성되므로, 인터커넥션들을 정확하게 형성하기 위한 금속층에 대한 완전한 식각은 상대적으로 오랜 시간동안의 과잉 식각을 필요로 한다. 이 경우에 금속인터커넥션은 홀로부터 어긋난 다음에, 홀의 상부에서 금속층은 주로 건식식각공정에 의해 식각된다. 제 3층간절연체가 제 2레벨인터커넥션(6) 위에 형성된다고 하더라도, 공동(7)이 극히 좁으므로 제 3층간절연체가 공동(7)을 채운다는 것은 어렵다. 홀의 에지부 근처에 공동의 형성으로 인하여 접촉층 상부의 폭이 좁게 형성된다. 접촉층의 좁은 상부는 접촉층의 단락(disconnection)을 초래할 수 있는 전류의 집중을 초래한다.
위와 같은 상황에서, 상기 문제점들에서 벗어나 반도체장치에서 접촉홀 또는 연결홀과 같은 홀에 형성된 신규한 기층구조의 개발이 요구되어 왔다.
따라서, 본 발명의 목적은 상기 문제점들에서 벗어나 반도체장치에서 접촉홀 또는 연결홀과 같은 홀에 형성된 기층구조를 제공하는 것이다.
본 발명의 다른 목적은 홀의 상부에서 금속층이 식각되는 것을 피하기 위해 반도체장치에서 접촉홀 또는 연결홀과 같은 홀에 형성된 신규한 기층구조를 제공하는 것이다.
본 발명의 또 다른 목적은 상기 문제점들에서 벗어나 접촉홀 또는 연결홀과 같은 홀에 형성된 기층을 지닌 신규한 반도체장치를 제공하는 것이다.
본 발명의 또 다른 목적은 홀의 상부에서 금속층이 식각되는 것을 피하기 위해 접촉홀 또는 연결홀과 같은 홀에 형성된 기층을 지닌 신규한 반도체장치를 제공하는 것이다.
본 발명의 또 다른 목적은 상기 문제점들에서 벗어나 접촉홀 또는 연결홀과 같은 홀에 형성된 기층을 지닌 반도체장치를 형성하기 위한 신규한 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 홀의 상부에서 금속층이 식각되는 것을 피하기 위해 접촉홀 또는 연결홀과 같은 홀에 형성된 기층을 지닌 반도체장치를 형성하기 위한 신규한 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 홀에서 접촉층의 단락(disconnection)을 피하기 위해 접촉홀 또는 연결홀과 같은 홀에 형성된 기층을 지닌 반도체장치를 형성하기 위한 신규한 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 높은 수율(yield)로 접촉홀 또는 연결홀과 같은 홀에 형성된 기층을 지닌 반도체장치를 형성하기 위한 신규한 방법을 제공하는 것이다.
도 1a 내지 1c는 반도체장치를 형성하는 종래의 방법에 관련한 연속하는 단계에서 형성된 기층들로 이루어진 반도체장치들을 보여주는 정면단면도,
도 2는 종래의 제조공정들의 문제점을 설명하기 위해 홀에 형성된 bse4층을 지닌 종래의 반도체를 보여주는 정면단면도,
도 3는 스퍼터링(sputtering)공정에 의해 홀의 상에지부가 넓게 형성된 층간절연체에 대한 반도체 기판을 보여주는 정면단면도,
도 4는 홀의 아래쪽 직경이 감소하도록 측벽들이 테이퍼진 홀을 지닌 층간절연체에 대한 반도체 기판을 보여주는 정면단면도,
도 5는 습식식각공정에 의해 우묵한 에지부를 형성하는 홀을 지닌 층간절연체에 대한 반도체 기판을 보여주는 정면단면도,
도 6은 본 발명에 따른 제 1실시예에서 홀에 형성된 기층을 지닌 반도체장치를 보여주는 정면단면도,
도 7a 내지 7d는 본 발명에 따른 제 1실시예에서 반도체장치를 형성하기 위한 신규한 방법에 관련한 연속적인 단계들에서 홀에 형성된 기층들을 지닌 반도체장치들을 보여주는 정면단면도,
도 8은 본 발명에 따른 제 2실시예에서 홀에 형성된 기층을 지닌 반도체장치를 보여주는 정면단면도,
도 9a 내지 9d는 본 발명에 따른 제 2실시예에서 반도체장치를 형성하기 위한 신규한 방법에 관련한 연속적인 단계들에서 홀에 형성된 기층들을 지닌 반도체장치들을 보여주는 정면단면도,
도 10은 본 발명에 따른 제 3실시예에서 홀에 형성된 기층을 지닌 반도체장치를 보여주는 정면단면도,
도 11은 본 발명에 따른 제 4실시예에서 홀에 형성된 기층을 지닌 반도체장치를 보여주는 정면단면도,
도 12는 본 발명에 따른 제 5실시예에서 홀에 형성된 기층을 지닌 반도체장치를 보여주는 정면단면도, 및
도 13은 본 발명에 따른 제 6실시예에서 홀에 형성된 기층을 지닌 반도체장치를 보여주는 정면단면도.
본 발명의 상기 목적들, 특질들 및 이점들은 후술하는 상세한 설명으로부터 더욱 명확해질 것이다.
본 발명은 그것의 다른 부분보다 직경이 더 큰 상부를 지닌 홀에 형성된 기층구조를 제공한다. 홀은 반도체장치에서 절연층에 형성된다. 기층구조는 홀의 상부의 적어도 일부분상에 연장(extend) 되고 홀의 상단(top)에 근접한 절연층의 적어도 일부분에 걸쳐 연장되는 기층을 포함하며, 상부에 연장되는 기층은 고도 방향으로 유효두께를 지니며, 이 유효두께는 절연막에 걸쳐 있는 기층의 두께보다 더 두껍고, 또한 에니소트로픽(anisotropic)식각공정 후에 홀의 상부에서 기층의 적어도 일부분이 잔존하는 것을 허용하는 임계두께보다 더 두꺼운 반면에, 절연층에 연장된 기층은 에니소트로픽식각 공정에 의해 식각된다.
본 발명의 제 1실시예는 홀의 다른 부분보다 직경이 더 큰 상부를 지닌 홀에 형성된 기층구조를 제공한다. 홀은 반도체장치에서 절연층에 형성된다. 기층구조는 홀의 상부의 적어도 일부분상에 연장(extend) 되고 홀의 상단(top)에 근접한 절연층의 적어도 일부분에 걸쳐 연장되는 기층을 포함하며, 상부에 연장되는 기층은 고도 방향으로 유효두께를 지니며, 이 유효두께는 절연막에 걸쳐 있는 기층의 두께보다 더 두껍고, 또한 에니소트로픽식각 공정후에 홀의 상부에서 기층의 적어도 일부분이 잔존하는 것을 허용하는 임계두께보다 더 두꺼운 반면에, 절연층에 연장된 기층은 에니소트로픽식각 공정에 의해 식각된다.
상부에 연장되는 기층은 그 기층의 표면에 대해 수직방향으로 두께를 가지며, 절연막에 걸쳐 연장되는 기층보다 더 두꺼운 것이 바람직하다. 이 경우에, 상부에 연장되는 기층은 그 기층의 표면에 대해 수직방향으로 두께를 가지며, 기층의 다른 부분들보다 더 두꺼운 것이 더 바람직하다.
홀의 상부는 일정한 반경을 지닌 곡선에지를 포함하는 것이 또한 바람직하다.
홀은 홀의 직경이 아래쪽으로 감소하도록 테이퍼진 측벽을 갖는 것이 또한 바람직하다.
홀의 상부는 곡선 형태의 우묵한 부분을 포함하는 것이 또한 바람직하다.
기층은 홀을 채우기 위해 홀내에서 연장되고 또한 절연층에 걸쳐 연장되는 것이 또한 바람직하다.
기층은 홀의 상부의 한 측면상에서 연장되는 것이 또한 바람직하다.
기층은 홀의 상부의 반대편 측면들상에서 연장되는 것이 또한 바람직하다.
기층은 홀의 상부들뿐만 아니라 홀의 하단(bottom)과 측벽들상에 연장되고 또한 절연막에 걸쳐 연장되고, 금속층은 홀을 채우기 위해 기층상에 구비되는 것이 또한 바람직하다.
본 발명의 제 2실시예는 그것의 다른 부분들보다 직경이 더 큰 상부를 지닌 홀에 형성된 기층구조를 제공한다. 홀은 반도체장치에서 절연층에 형성된다. 기층구조는 홀의 상단에 근접한 절연층의 적어도 일부분에 걸쳐 연장될 뿐만 아니라 홀의 상부의 적어도 일부분상에 연장되는 기층을 포함하며, 상부에 연장되는 기층은 기층의 표면에 대해 수직방향으로 두께를 갖고, 이 두께는 절연막에 걸쳐 있는 기층의 두께보다 더 두껍다.
상부에 연장되는 기층은 기층의 표면에 대해 수직방향으로 두께를 가지며, 기층의 다른 부분들보다 더 두꺼운 것이 바람직하다. 이 경우에, 홀의 상부는 일정한 반경을 갖는 곡선에지를 포함하는 것이 더 바람직하다.
홀은 홀의 직경이 아래쪽으로 감소하도록 테이퍼진 측벽을 갖는 것이 또한 바람직하다.
홀의 상부는 곡선 형태의 우묵한 부분을 포함하는 것이 또한 바람직하다.
기층은 홀을 채우기 위해 홀내에서 연장되고 또한 절연층에 걸쳐 연장되는 것이 또한 바람직하다.
기층은 홀의 상부의 한 측면상에서 연장되는 것이 또한 바람직하다.
기층은 홀의 상부의 반대편 측면들상에서 연장되는 것이 또한 바람직하다.
기층은 홀의 상부들뿐만 아니라 홀의 하단과 측벽들상에 연장되고, 또한 절연막에 걸쳐 연장되고, 금속층은 홀을 채우기 위해 기층상에 구비되는 것이 또한 바람직하다.
금속층은 합금층을 함유하는 알루미늄을 포함하는 것이 또한 바람직하다.
본 발명의 제 3실시예는 절연층, 절연층에 형성되고 또한 그것의 다른 부분들보다 직경이 더 큰 상부를 지닌 홀, 홀의 상단에 근접한 절연층의 적어도 일부분에 걸쳐 연장될 뿐만 아니라 홀의 상부의 적어도 일부분상에 연장되는 기층, 및 기층상에 구비된 금속층을 포함하며, 상부에 연장되는 기층은 고도방향으로 유효두께를 지니며, 이 유효두께는 절연막에 걸쳐 있는 기층의 두께보다 더 두껍고, 또한 에니소트로픽식각 공정후에 홀의 상부상의 기층의 적어도 일부분이 잔존하는 것을 허용하는 임계두께보다 더 두꺼운 반면에, 절연층에 걸쳐있는 기층은 에니소트로픽(anisotropic) 식각 공정에 의해 식각되는 것을 특징으로 하는 반도체장치를 제공한다.
상부에 연장되는 기층은 기층의 표면에 대해 수직방향으로 두께를 가지며, 절연막에 걸쳐 연장되는 기층보다 더 두꺼운 것이 바람직하다. 이 경우에, 상부에 연장되는 기층은 기층의 표면에 대해 수직방향으로 두께를 가지며, 기층의 다른 부분들보다 더 두꺼운 것이 더 바람직하다.
홀의 상부는 일정한 반경을 갖는 곡선에지를 포함하는 것이 또한 바람직하다.
홀은 홀의 직경이 아래쪽으로 감소하도록 테이퍼진 측벽을 갖는 것이 또한 바람직하다.
홀의 상부는 곡선 형태의 우묵한 부분을 포함하는 것이 또한 바람직하다.
기층은 홀을 채우기 위해 홀내에서 연장되고 또한 절연층에 걸쳐 연장되는 것이 또한 바람직하다.
기층은 홀의 상부의 한 측면상에서 연장되는 것이 또한 바람직하다.
기층은 홀의 상부의 반대편 측면들상에서 연장되는 것이 또한 바람직하다.
기층은 홀의 상부들뿐만 아니라 홀의 하단과 측벽들상에 연장되고 또한 절연막에 걸쳐 연장되고, 금속층은 홀을 채우기 위해 기층상에 구비되는 것이 또한 바람직하다.
본 발명의 제 4실시예는 절연층, 절연층에 형성되고 또한 그것의 다른 부분들보다 직경이 더 큰 상부를 지닌 홀, 홀의 상단에 근접한 절연층의 적어도 일부분에 걸쳐 연장될 뿐만 아니라 홀의 하단부(bottom portion), 측벽들 및 상부의 적어도 일부분상에 연장되는 기층, 및 기층상에 구비된 금속층을 포함하며,
상부에 연장되는 기층은 기층의 표면에 대해 수직방향으로 두께를 지니며, 이 두께는 절연막에 걸쳐 있는 기층의 두께보다 더 두꺼운 것을 특징으로 하는 반도체장치를 제공한다.
상부에 연장되는 기층은 기층의 표면에 대해 수직방향으로 두께를 가지며, 기층의 다른 부분들보다 더 두꺼운 것이 바람직하다. 이 경우에, 홀의 상부는 일정한 반경을 갖는 곡선에지를 포함하는 것이 더 바람직하다.
홀은 홀의 직경이 아래쪽으로 감소하도록 테이퍼진 측벽을 갖는 것이 또한 바람직하다.
홀의 상부는 곡선 형태의 우묵한 부분을 포함하는 것이 또한 바람직하다.
기층은 홀을 채우기 위해 홀내에서 연장되고 또한 절연층에 걸쳐 연장되는 것이 또한 바람직하다.
기층은 홀의 상부의 한 측면상에서 연장되는 것이 또한 바람직하다.
기층은 홀의 상부의 반대편 측면들상에서 연장되는 것이 또한 바람직하다.
기층은 홀의 상부들뿐만 아니라 홀의 하단과 측벽들상에 연장되고, 또한 절연막에 걸쳐 연장되고, 금속층은 홀을 채우기 위해 기층상에 구비되는 것이 또한 바람직하다.
금속층은 합금층을 함유하는 알루미늄을 포함하는 것이 또한 바람직하다. 본 발명의 제 5실시예는 다음 단계들을 포함하는 반도체장치를 형성하는 방법을 제공한다. 홀은 절연층에 형성되어 그것의 다른 부분들보다 직경이 더 큰 상부를 형성한다. 기층은 홀에 근접한 절연층 상면의 적어도 일부분에 걸쳐 연장될 뿐만 아니라 홀의 상부의 적어도 일부분상에 연장되어 증착됨으로써, 홀의 상부에 연장되는 기층이 고도방향으로 유효두께를 지니고, 이 유효두께는 절연막에 걸쳐 있는 기층의 두께보다 더 두껍다. 금속층은 기층상에 증착된다. 금속층과 기층은 에니소트로픽식각 공정하에 놓이고 홀의 상부상의 기층의 적어도 일부분이 잔존하도록 금속층과 기층을 선택적으로 식각하는 반면에, 절연층에 걸쳐 연장되는 금속층과 기층은 식각된다.
연장되는 기층은 홀의 상부상에 증착되어 기층의 표면에 대해 수직방향으로 두께를 가지며, 절연막에 걸쳐 연장되는 기층보다 더 두꺼운 것이 바람직하다. 이 경우에, 기층은 홀의 상부상에 증착되어 기층의 표면에 대해 수직방향으로 두께를 가지며, 기층의 다른 부분들보다 더 두꺼운 것이 더 바람직하다.
홀의 상부는 스퍼터링(sputtering)법에 의해 식각되어 일정한 반경을 갖는 곡선에지를 형성하는 것이 또한 바람직하다.
홀은 홀의 직경이 아래쪽으로 감소하도록 테이퍼진 측벽들을 형성하기 위한 그러한 조건들하에서 에니소트로픽(anisotropic) 식각에 의해 형성되는 것이 또한 바람직하다.
홀은 에니소트로픽(anisotropic) 식각법 및 연속적인 에니소트로픽 식각법에 의해 형성되고, 홀의 상부는 곡선 형상의 습식식각된 부분을 가지는 것이 또한 바람직하다.
기층은 홀을 채우기 위해 홀내에 증착되고 또한 절연층에 걸쳐 증착되는 것이 또한 바람직하다.
기층은 홀의 상부의 한 측면 마지막 부분까지 연장되도록 식각되는 것이 또한 바람직하다.
기층은 홀의 상부의 반대편 측면들 마지막 부분까지 연장되도록 식각되는 것이 또한 바람직하다.
기층은 홀의 상부들뿐만 아니라 홀의 하단과 측벽들상에 연장되고 또한 절연막에 걸쳐 연장되도록 증착되고, 그런 다음 금속층은 홀을 채우기 위해 기층상에 증착되는 것이 또한 바람직하다.
제 1실시예
도 6을 참조하여, 본 발명에 따른 제 1실시예가 상세하게 설명될 것이다. 도 6은 홀(hole)에 형성된 기층을 갖는 반도체장치의 실시예이다. 신규한 반도체장치는 다음의 구조를 갖는다. 제 1층간절연체(3-1)는 실리콘기판 상에 형성된다. 제 1층간절연체(3-1) 위에 연장된 제 1레벨인터커넥션(2) 또는 기저레벨인터커넥션이 형성된다. 제 2층간절연체(3-2)는 제 1레벨인터커넥션(2) 위에 형성된다. 홀(3a)이 제 1레벨인터커넥션(2)의 윗부분에 이르도록, 연결홀(via hole) 또는 접촉홀(contact hole)과 같은 홀(3a)은 제 2층간절연체(3-2) 내에 형성된다. 홀은 홀의 에지부(edge prtion)가 곡선형태로 형성되도록 직경이 넓게된 윗부분을 갖는다. 홀의 하단, 홀의 측벽 및 홀의 윗부분 상에 연장된 기층과 제 2층간절연체(3-2)의 윗면 일부에 걸쳐 연장된 기층이 제공된다. 한 측면에 있어서, 이 기층은 홀의 윗부분 또는 홀의 곡선형 에지부의 하반부에까지 연장된다. 그러나 홀의 곡선형에지부의 상반부에 걸쳐서는 연장되지 않는다. 다른 측면에 있어서, 기층은 홀의 곡선형 에지부 전체에 연장될 뿐만 아니라, 홀 부근에 있어 제 2층간절연체(3-2)에 걸쳐서도 연장된다. 기층의 표면에 대해 수직한 방향에서 측정된 기층의 두께는, 곡선형에지부의 기층이 제 2층간절연체(3-2)의 윗면을 덮는 기층 및 홀의 수직측벽과 홀의 하단에 연장하는 기층의 어떠한 다른 부분보다 두껍게 되도록 변한다. 홀의 곡선형 에지부에 걸쳐 연장된 기층의 고도방향에서 측정된 유효두께는 제 2층간절연체의 윗면에 걸쳐 연장하는 기층의 유효두께보다 두껍다. 여기서, 유효두께는 홀이 연장되는 것을 따라 고도방향에서 측정된 경우의 두께로 정의된다. 기층은 제 2층간절연체 상의 티타늄층의 적층물(51) 및 티타늄층 상의 질화티타늄층(52)을 구비한다. 티타늄층(51)의 표면에 대해 수직한 방향에서 측정되는 티타늄층(51)의 두께는 균일하다. 한편, 티타늄층(51)의 표면에 대해 수직한 방향에서 측정되는 두께에 있어서, 질화티타늄층(52)의 두께는 곡선형에지부에 걸친 질화티타늄층(52)이 질화티타늄층(52)의 어떠한 다른 부분보다 두껍게 되도록 변한다. 홀의 곡선형에지부에 걸쳐 연장된 질화티타늄층(52)의 고도방향에서 측정된 유효두께는 제 2층간절연체(3-2)의 윗면에 걸친 질화티타늄층의 유효두께보다 두껍다. 홀에 걸쳐서 뿐만 아니라 아니라 홀 내부의 금속층도 제공된다. 금속층의 일부는 선택적으로 홀의 곡선형에지부 부근의 내부 및 위에 걸친다. 이 금속층의 일부는 제 2레벨인터커넥션 또는 톱레벨인터커넥션으로 소용된다, 한편, 금속층의 나머지 부분은 제 1레벨인터커넥션(2)과 제 2레벨인터커넥션 간의 전기적인 연결을 제공하는 접촉층으로 소용되도록 홀의 내부를 채운다. 상술한 한 측면에 있어서, 금속층은 홀의 곡선형에지부의 하반부 위에까지 연장된다. 그러나 홀의 곡선형에지부의 상반부 위에까지 연장되지는 않으며, 또한 제 2층간절연체(3-2)의 윗면의 위에 연장되지도 않는다. 상술한 다른 한 측면에 있어서, 금속층은 홀의 곡선형에지부 전체에 걸쳐서 뿐만 아니라, 제 2층간절연체(32)의 윗면의 위에도 연장된다. 그러나, 홀의 부근에서이다. 이 금속층은 질화티타늄층(52) 및 Al-Cu층(61)에 접촉하는 Al-Ti 합금층 (53)을 구비한다.
질화티타늄층은 알루미늄 함유층의 식각율(etching rate)보다 낮은 식각율을 갖는다. 상술의, 홀의 곡선형에지부를 덮는 기층의 두께증가부는, 건식식각공정이 지나친 과잉식각(excessive over-etching)이 아닌 경우에서 조차도, 제 2레벨인터커넥션을 정의하는 금속층의 패터닝(patterning)을 위해 수행되는 건식식각공정에 의해 홀의 윗부분 내의 금속층이 식각되는 것을 방지하는 식각저지부(etching stopper)로 소용된다.
도 7A 및 도 7D를 참조하여 상술의 반도체장치를 형성하는 신규한 방법을 아래에서 중점적으로 설명한다. 도 7A를 참조하여, 제 1층간절연체(3-1)은 실리콘기판(1) 위에 형성된다. 제 1레벨인터커넥션(2)은 제 1층간절연체(3-1) 위에 형성된다. 제 2층간절연체(3-2)는 제 1레벨인터커넥션(2) 위에 형성된다. 홀(3a)는 포토-리소그래피테크닉(photo- lithography thechnic) 및 부차건식식각공정(subsequent dry etching process)에 의해 제 2층간절연체(3-2) 내에 형성된다. 그 후, 제 2층간절연체(3-2)내의 홀의 에지부는 홀의 에지부가 등반경의 곡선형태를 갖도록 스퍼터링공정에 의해 식각된다. 제 2층간절연체 내의 홀의 에지부를 식각하는 양은 소망된 구조의 크기를 고려하여 결정된다(예를 들면, 약 50nm).
도 7B를 참조하여, 20nm의 두께를 갖는 티타늄막(51)이 증착된다. 티타늄막(51)은 제 2층간절연체(21)의 표면을 덮으며, 홀의 곡선형윗부분 및 수직측벽 뿐만 아니라 홀의 하단 또한 덮는다. 그 다음, 50nm의 두께를 갖는 질화티타늄막(52)이 티타늄막(51) 상에 형성된다. 홀의 곡선형 윗부분을 덮는 질화티타늄막(52)의 두께는 질화티타늄막(52)의 다른 부분보다 두껍다. 여기서의 두께는 질화티타늄막(52)의 표면에 수직한 방향에서 질화티타늄막(52)을 측정하는 것에 의해 정의된다. 상세하게는, 홀의 곡선형윗부분을 덮는 질화티타늄막(52)의 두께는 홀의 하단 위의 질화티타늄막(52)부분의 두께보다 두껍다.
도 7C를 참조하여, 4.0nm의 두께를 갖는 알루미늄막이 질화티타늄막(52) 위에 증착된다. 여기서, 티타늄원자는 질화티타늄막(52)의 윗면에 존재한다. 결과적으로, 증착되는 알루미늄막 내의 알루미늄원자들은 티타늄막 내의 티타늄원자들과 접촉하는 것으로 만들어진다. 이 것에 의해 티타늄원자들은 알루미늄원자들과 반응되어 Al-Ti합금막(53)을 형성한다. 더욱이, Al-Cu막(61)은 Al-Ti합금막(53) 위에 증착된다. Al-Cu막(61)은 10KW에서 0.3μm의 두께를 갖도록 스퍼터링방법에 의해 증착되며, 후속하여, 0.8KW에서 0.4μm의 두께를 갖도록 증착된다. 이 스퍼터링공정에 있어서, 기판을 지지하는 히터블록은 약 섭씨 500℃에서 유지된다. 두께 0.3μm의 Al-Cu막의 증착 동안에는, 기판온도는 기판의 하단방향으로부터의 Ar개스의 흐름없이 낮게 유지된다. 한편, 두께 0.4μm의 Al-Cu막의 증착 동안에는, 기판의 하단방향으로부터의 Ar개스의 주입과 함께 기판온도는, 예를 들면 450℃와 같이, 높게 유지된다. 이 기판온도는 Al-Cu증착의 조건을 변화하는 것에 의해 낮게 될수도 있다. 홀은 이렇게 하는 것에 의해 완전하게 Al-Ti합금막(53) 및 Al-Cu(61)의 적층물들로 채워진다.
도 7D를 참조하여, Al-Cu막(61), Al-Ti합금막(53) 질화티타튬막(52)의 적층물이 마스크와 같은 포토-레지스트를 이용하는 건식식각공정에 의해 패턴되도록, 포토레지스트패턴(Photo-resist pattern)이 포토-리소그래피공정에 의해 Al-Cu막(61) 위에 형성된다. 비록 포토레지스트패턴이 에러에 의해 홀(3a)로부터 어긋나더라도, 그리고 과잉식각이 수행되더라도, 홀의 곡선형에지부분을 덮는 질화티타늄막(52)의 Al-Ti(53) 및 홀의 윗쪽부분 내의 Al-Cu막에 대한 어떠한 식각도 방지할 수 있는 두께증가부분은 식각저지부로써 소용될 수 있다. 이 것은 반도체장치의 높은 생산량을 허용한다. 반도체장치를 위한 제작단계는 간단해질 것이며, 반도체장치를 위한 생산비용 또한 감소될 것이다.
제 2실시예
도 8을 참조하여, 본 발명에 따른 제 2실시예가 상세하게 설명될 것이다. 도 8은 홀에 형성된 기층을 갖는 반도체장치의 실시예이다. 신규한 반도체장치는 다음의 구조를 갖는다. 제 1층간절연체(3-1)가 실리콘기판(1) 위에 형성된다. 제 1레벨인터커넥션(2) 또는 기저레벨인터커넥션이 제 1층간절연체 위에 연장된다. 제 2층간절연체(3-2)가 제 1레벨인터커넥션(2) 위에 형성된다. 홀(3a)이 제 1레벨인터커넥션(2)의 윗부분에 이르도록, 연결홀 또는 접촉홀과 같은 홀(3a)은 제 2층간절연체(3-2) 내에 형성된다. 홀 3a는 홀의 곡선형에지부를 형성하도록 직경이 넓게된 윗부분을 갖는다. 홀의 내부 및 제 2층간절연체의 윗면의 일부를 덮는 기층(53)이 제공된다. 한 측면에 있어서, 기층(53)은 홀의 윗부분의 일부까지 연장된다. 또는, 홀의 곡선형에지부의 하반부까지 연장된다. 그러나, 홀의 곡선형에지부의 상반부에 연장되지는 않는다. 다른 측면에 있어서, 기층(53)은 곡선형에지부의 전체에 연장될 뿐만 아니라, 홀 부근의 제 2층간절연체에도 연장된다. 고도방향에서 측정되는 기층(53)의 유효두께는, 곡선형에지부상의 기층(53)이 제 2층간절연체(3-2)를 덮는 기층(53)의 부분보다 두껍게 되도록 변한다. 유효두께는 홀(3a)이 연장되는 것을 따라 고도방향에서 측정된다. 홀의 곡선형에지부를 덮는 기층의 고도방향에서 측정된 유효두께는 제 2층간절연체의 윗면을 덮는 베이스층의 유효두께보다 두껍다. 여기서, 유효두께는 홀이 연장하는 것을 따라 고도방향에서 측정되는 두께로 정의된다. 기층(53)은 알루미늄티타늄막과 같은 전기적전도막을 구비한다. 그러나, 기층(53)이 식각저지부로 소용될 수 있도록 알루미늄함유메탈층의 식각율 보다 낮은 식각율을 갖는다. 금속층은 기층(53) 상에 제공된다. 금속층은, 제 2레벨인터커넥션 또는 표면레벨인터커넥션으로 소용될 수 있도록 선택적으로 홀의 곡선형에지부 및 제 2층간절연체의 윗면에 걸쳐 연장된다. 상술의 한 측면에 있어서, 금속층은 홀의 곡선형에지부의 하반부에 걸쳐 연장되나, 홀의 곡선형에지부 상반부에는 연장되지 않는다. 그리고, 또한 제 2층간절연체(3-2)의 윗면에도 연장되지 않는다. 상술의 다른 측면에 있어서, 금속층 홀의 곡선형에지부전체에 걸쳐 연장할 뿐만 아니라, 제 2층간절연체(3-2)의 윗면에 걸쳐서도 연장된다. 그러나, 홀의 부근에서만 연장된다. 금속층은 알루미늄티타늄층(53) 및 Al-Cu층(61)과 접촉하는 알루미늄층(62)을 구비한다.
알루미늄티타늄층은 Al-Cu층과 같은 알루미늄함유층보다 낮은 식각율을 갖는다. 홀의 곡선형에지부를 덮는 상술한 기층의 두께증가부는 홀의 상반부 내의 기층이 건식식각공정에 의해 식각되는 것을 방지하는 식각저지부로 소용된다. 비록 건식식각공정이 지나친 과잉식각이 아니라도, 이는 제 2레벨인터컨넥션을 정의하는 금속층의 패터닝을 위해 수행된다.
도 9A 내지 9D를 참조하여 상술의 반도체장치를 형성하는 신규한 방법을 아래에서 중점적으로 설명한다. 도 9A를 참조하여, 제 1층간절연체(3-1)는 실리콘기판(1) 위에 형성된다. 제 1레벨인터커넥션(2)은 제 1층간절연체(3-1) 위에 형성된다. 제 2층간절연체(3-2)는 제 1레벨인터커넥션(2)에 걸쳐서 형성된다. 홀(3a)은 포토리쏘그래피기술 및 부차건식식각프공정에 의해 제 2층간절연체(3-2)내에 형성된다. 그런 다음, 제 2층간절연체(3-2) 내의 홀의 에지부는 홀의 에지부가 등반경의 곡선형을 갖도록 식각된다. 제 2층간절연체(3-2)내의 홀의 에지부를 식각하는 양은 소망된 구조의 크기를 고려하여 결정된다(예를 들면, 약 50nm). 티타늄막(51)은 제 2층간절연체(3-2)의 윗면 상에 증착되며, 또한, 홀의 하단 및 수직측벽 뿐만 아나라, 홀의 곡선형에지부 상에 증착된다. 티타늄막(51)은, 예를 들면 약 50nm보다 작지 않은 두께를 갖는다. 스퍼터링공정에 의해 홀의 에지부가 식각되는 것에 의해 이보다 두꺼워진다.
도 9B를 참조하여, 알루미늄막(62)은, 알루미늄막(62)이 홀의 내부 및 제 2층간절연체(3-2)에 걸쳐 연장되도록 화학적베이퍼증착(chemical vapor deposition)에 의해 티타늄막(51) 상에 증착된다. 화학적베이퍼증착에 있어서, 디메틸-알루미늄-하이드라이드(dimethyl aluminium hydride)가 수소개스와 함께 컨덕팅(conducting) 및 버블링(bubbling )에 사용된다. 기판온도는 150℃에 세트된다. 알루미늄막(62)의 두께는 약 300nm이며, 이 것에 의해 0.3μm 직경의 홀(3a)이 완전하게 알루미늄막(62)으로 채워진다.
도 9C를 참조하여, Al-Cu막(61)이 400℃의 기판온도에서의 스퍼터링공정에 의해 증착된다. 이 공정에 있어서, 티타늄막(51) 내의 티타늄원자들은 화학적베이퍼증착에 의해 증착된 알루미늄층 내의 알루미늄원자들과 함께 반응한다. 이것에 의해 알루미늄티타늄합금층(53)이 제 2층간절연체(3-2)의 위와 홀(3a)의 내부에 형성된다. 그 결과로, 홀(3a)는 알루미늄티타늄합금층(53)으로 채워진다.
도 9D를 참조하여, 제 2층간절연체(3-2)위에 Al-Cu막(61), 알루미늄층(62) 및 Al-Ti합금막(53)의 적층물이 마스크와 같은 포토레지스트를 이용하는 건식식각공정에 의해 패턴되도록, 포토레지스트패턴이 포토리쏘그래피공정에 의해 Al-Cu막(61) 위에 형성된다. 에러 및 과잉식각이 수행되는 것에 의해, 포로레지스트패턴이 홀(3a)로 부터 어긋난다 하더라도, 홀의 곡선형에지부에 걸치는 Al-Ti막(53)의 두께증가부는, 홀의 윗부분 내의 Al-Ti합금막(53)에 대한 어떠한 식각도 방직할 수 있는 식각저지부로 소용될 수 있다. 이는 반도체장치의 높은 생산량을 허용한다. 반도체장치를 위한 제작단계도 간단해질 것이며, 반도체장치를 위한 생산비용 또한, 감소될 것이다.
제 3실시예
도 10을 참조하여, 본 발명에 따른 제 3실시예가 상세하게 설명될 것이다. 도 10은 홀에 형성된 기층을 갖는 반도체장치의 실시예이다. 신규한 반도체장치는 다음의 구조를 갖는다. 제 1층간절연체(3-1)가 실리콘기판(1) 위에 형성된다. 제 1레벨인터커넥션(2) 또는 기저레벨인터커넥션이 제 1층간절연체 위에 연장된다. 제 2층간절연체(3-2)가 제 1레벨인터커넥션(2) 위에 형성된다. 홀(3a)이 제 1레벨인터커넥션(2)의 윗부분에 이르도록, 연결홀 또는 접촉홀과 같은 홀(3a)은 제 2층간절연체(3-2) 내에 형성된다. 홀(3a)은 홀의 아랫쪽으로 갈수록 감소하는 직경을 갖도록 테이퍼진 측벽을 갖는다. 홀의 하단, 홀의 테이퍼진 측벽 위에 연장된 기층(52) 및 제 2층간절연체(3-2) 위에 연장된 기층(52)도 제공된다. 한 측면에 있어서,
기층(52)은 홀의 윗부분까지 연장된다. 그러나 제 2층간절연체에 연장되지는 않는다. 다른 측면에 있어서, 기층(52)은 테이퍼진 측벽 상에 연장될 뿐만 아니라, 홀 부근의 제 2층간절연체에도 연장된다. 기층의 표면에 대해 수직한 방항에서 측정된 기층(52)의 두께는, 홀의 윗부분 상의 기층(52)이 제 2층간절연체(3-2)의 윗면에 걸쳐 연장된 기층(52)과 홀의 테이퍼진 측벽 상에 연장된 기층(52) 및 홀의 하단에 연장된 기층(52)의 어떠한 다른 부분보다 두껍게 되도록 변한다. 홀의 곡선형에지부 위에 연장된 기층(52)의 고도방향에서 측정된 유효두께는 제 2층간절연체의 윗면에 걸친 기층(52)의 유효두께보다 두껍다. 여기서, 유효두께는 홀(3a)이 연장하는 것을 따라 고도방향에서 측정되는 경우의 두께로 정의된다. 기층(52)은 질화티타늄층 또는 티타늄층의 적층물 및 질화티타늄층을 구비한다. 금속층(61)은 홀 위 뿐만 아니라, 홀 내부에도 제공된다. 금속층(61)의 일부는, 제 2레벨인터커넥션 또는 상부레벨인터커넥션으로 소용될 수 있도록, 선택적으로 홀의 윗부분 및 홀의 부근에 연장된다. 한편, 금속층의 나머지 부분은 제 1레벨인터커넥션(2)과 제 2레벨인터커넥션 간의 전기적인 연결을 제공하는 접촉층으로 소용되도록 홀의 내부를 채운다. 상술한 한 측면에 있어서, 금속층(61)은 홀의 윗부분의 위까지 연장된다. 그러나, 제 2층간절연체의 위표면의 위까지 연장되지는 않는다. 상술한 다른 한 측면에 있어서, 금속층 61은 홀의 테이퍼진 측벽 전체에 걸쳐서 뿐만 아니라, 제 2층간절연체(3-2)의 윗표면 위에도 연장된다. 그러나, 홀의 부근에서이다. 금속층(61)은 Al-Cu층(61) 또는 Al-T합금층의 적층물 및 Al-Cu층(61)을 구비한다.
질화티타늄층(52)은 알루미늄함유층보다 낮은 식각율을 갖는다. 홀의 곡선형에지부 위에 연장된 기층(52)의 두께증가부는, 홀의 윗부분 내의 금속층(61)이 건식식각공정에 의해 식각되는 것을 방지하는 식각저지부로 소용된다. 제 2인터레벨커넥션을 정의하기 위한 금속층의 패터닝이 수행된다. 비록, 제 2레벨인터커넥션을 패터닝하는데 사용되는 포토레지스트패턴이, 에러 및 과잉식각이 수행되는 것에 의해 어긋나더라도, 홀의 윗부분에 걸쳐 연장된 기층(52)의 두께증가부는 홀의 윗부분 내의 Al-Cu막(61)에 대한 어떠한 식각도 방지할 수 있는 식각저지부로 소용되는 것이 가능하다. 이는 반도체장치의 높은 생산량을 허용한다. 반도체 장치를 위한 제작단계가 간단해질 것이며, 반도체장치의 제작을 위한 비용은 감소될 것이다.
제 4실시예
도 11을 참조하여, 본 발명에 따른 제 4실시예가 상세하게 설명될 것이다. 도 11은 홀 내에 형성된 기층을 갖는 반도체장치의 실시예이다. 신규한 반도체장치는 다음의 구조를 갖는다. 제 1층간절연체(3-1)가 실리콘기판(1) 위에 형성된다. 제 1레벨인터커넥션(2) 또는 기저레벨인터커넥션이 제 1층간절연체 위에 연장된다. 제 2층간절연체(3-2)가 제 1레벨인터커넥션(2) 위에 형성된다. 홀(3a)이 제 1레벨인터커넥션(2)의 윗부분에 이르도록, 연결홀 또는 접촉홀과 같은 홀(3a)은 제 2층간절연체(3-2) 내에 형성된다. 홀(3a)은 홀의 아랫쪽으로 갈수록 감소하는 직경을 갖도록 테이퍼진 측벽을 갖는다.
홀의 내부 및 제 2층간절연체(3-2) 윗면 일부에 걸쳐 연장된 기층(53)이 제공된다. 한 측면에 있어서, 기층(53)은 홀의 윗부분의 일부분까지 연장된다. 그러나 제 2층간절연체의 윗표면에 걸쳐 연장되지는 않는다. 다른 측면에 있어서, 기층(53)은 홀의 테이퍼진 측벽 전체 상에 연장될 뿐만 아니라, 홀 부근의 제 2층간절연체에 걸쳐서도 연장된다. 홀(3a)이 연장되는 방향을 따라 기층의 표면에 대해 고도방항에서 측정된 기층(53)의 유효두께는, 윗 부분 상의 기층(53)이 기층(53)의 제 2층간절연체(3-2)의 윗면에 걸쳐 연장된 부분보다 고도방향에 있어서 두껍게 되도록 변한다. 홀의 윗부분에 걸친 기층(53)의 고도방향에서 측정된 유효두께는 제 2층간절연체의 윗표면에 걸친 기층(53)의 유효두께보다 두껍다. 여기서, 유효두께는 홀(3a)이 연장하는 것을 따라 고도방향에서 측정되는 경우의 두께로 정의된다. 기층(53)은 알루미늄티타늄막과 같은 전기적전도성이 있는 막을 구비한다. 그러나 알루미늄티타늄막은, 기층(53)이 식각저지부로 소용되도록 알루미늄함유금속층보다 낮은 식각율을 갖는다. 금속층은 기층(53) 상에 형성된다. 금속층은, 금속층의 일부가 제 2레벨인터커넥션 또는 표면레벨인터커넥션과 같이 소용되도록 선택적으로 기층(53) 위에 연장된다. 상술한 한 측면에 있어서, 금속층은 홀의 윗부분 위에까지 연장된다. 그러나, 제 2층간절연체(3-2)의 윗표면 위에까지 연장되지는 않는다. 상술한 다른 한 측면에 있어서, 금속층은 테이퍼진 측벽의 전체에 걸쳐서 뿐만 아니라, 제 2층간절연체(3-2)의 윗표면에 걸쳐서도 연장된다. 그러나, 홀의 부근에서이다. 이 금속층은 알루미늄티타늄층(53)과 접촉하는 알루미늄층(62)의 적층물 및 Al-Cu층(61)을 구비한다.
알루미늄티타늄베이스층은 Al-Cu층과 같은 알루미늄함유층의 식각율보다 낮은 식각율을 갖는다. 홀의 윗부분에 걸쳐 연장된 기층(53)의 상술한 두께증가부는 홀의 윗부분 내의 기층이 건식식각공정에 의해 식각되는 것을 방지하는 식각저지부로 소용된다. 건식식각공정이 지나친 과잉식각이 아니어도, 이는 제 2레벨인터커넥션을 정의하는 금속층의 패터닝을 위해 수행된다. 비록, 제 2레벨인터커넥션을 패터닝하는데 사용되는 포토레지스트패턴이, 에러 및 과잉식각이 수행되는 것에 의해 홀(3a)로부터 어긋나더라도 홀의 윗부분에 걸쳐 연장된 기층(53)의 두께증가부는 홀의 윗부분 내의 Al-Cu막(61)에 대한 어떠한 식각도 방지할 수 있는 식각저지부로 소용되는 것이 가능하다. 이는 반도체장치의 높은 생산량을 허용한다. 반도체 장치를 위한 제작단계가 간단해질 것이며, 반도체장치의 제작을 위한 비용은 감소될 것이다.
제 5실시예
도 12를 참조하여, 본 발명에 따른 제 5실시예가 상세하게 설명될 것이다. 도 12는 홀 내에 형성된 기층을 갖는 반도체장치의 실시예이다. 신규한 반도체장치는 다음의 구조를 갖는다. 제 1층간절연체(3-1)가 실리콘기판(1) 위에 형성된다. 제 1레벨인터커넥션(2) 또는 기저레벨인터커넥션이 제 1층간절연체 위에 연장된다. 제 2층간절연체(3-2)가 제 1레벨인터커넥션(2) 위에 형성된다. 홀(3a)이 제 1레벨인터커넥션(2)의 윗부분에 이르도록, 연결홀 또는 접촉홀과 같은 홀(3a)은 제 2층간절연체(3-2) 내에 형성된다. 홀(3a)은 습식식각된 홀의 윗부분을 형성하도록 넓게된 직경의 윗부분을 갖는다. 여기서, 습식식각된 윗부분은 습식식각 또는 등방성식각공정(isotropic etching process)에 의해 형성된 것이다. 홀의 하단, 홀의 수직측벽 및 홀의 윗부분 상에 연장된 기층(52), 그리고 제 2층간절연체(3-2) 윗면 일부에 걸쳐 연장된 기층(52)이 제공된다. 한 측면에 있어서, 기층(52)은 홀의 윗부분의 일부분 또는 홀의 습식식각된 윗부분의 하반부에까지 연장된다. 그러나, 홀의 습식식각된 윗부분의 상반부에 걸쳐 연장되지는 않는다. 다른 측면에 있어서, 기층(52)은 홀의 습식식각된 윗부분 전체 상에 연장될 뿐만 아니라, 홀 부근의 제 2층간절연체(3-2)에 걸쳐서도 연장된다. 기층(52)의 표면에 대해 수직방항에서 측정된 기층(52)의 두께는, 습식식각된 윗 부분 상의 기층(52)이 제 2층간절연체(3-2) 위에 연장되는 기층(52)과 홀의 수직측벽 상에 연장된 기층(52) 및 홀의 하단에 연장된 기층(52)의 어떠한 다른 부분보다 두껍게 되도록 변한다. 홀의 습식식각된 윗부분에 걸친 기층(52)의 고도방향에서 측정된 유효두께는 제 2층간절연체의 윗표면에 걸친 기층(52)의 유효두께보다 두껍다. 여기서, 유효두께는 홀(3a)이 연장하는 것을 따라 고도방향에서 측정되는 경우의 두께로 정의된다. 기층(52)은 질화티타늄층 또는 티타늄층의 적층물 및 질화티타늄층을 구비한다. 홀의 위뿐만 아니라, 홀의 내부에도 연장되는 금속층(61)이 제공된다. 금속층의 일부는 제 2레벨인터커넥션 또는 표면레벨인터커넥션과 같이 소용되도록, 선택적으로 홀의 습식식각된 윗부분에 걸쳐 그리고 이 윗부분의 부근에 연장된다. 한편, 금속층(61)의 나머지 일부는 제 1레벨인터커넥션(2)과 제 2레벨인터커넥션 간의 전기적인 연결을 제공하는 접촉층으로 소용되도록 홀의 내부를 채운다. 상술한 한 측면에 있어서, 금속층(61)은 홀의 습식식각된 윗부분의 하반부에까지 연장된다. 그러나, 홀의 습식식각된 윗부분의 상반부에 걸쳐 연장되지는 않으며, 또한, 제 2층간절연체(3-2)의 윗표면에 걸쳐 연장되지도 않는다. 상술한 다른 한 측면에 있어서, 금속층(61)은 홀의 습식식각된 윗부분 전체에 걸쳐서 뿐만 아니라, 제 2층간절연체(3-2)의 윗표면에 걸쳐서도 연장된다. 그러나, 홀의 부근에서이다. 이 금속층(61)은 Al-Cu층 또는 Al-Ti합금층의 적층물 및 Al-Cu층을 구비한다.
알루미늄티타늄층은 Al-Cu층과 같은 알루미늄함유층의 식각율보다 낮은 식각율을 갖는다. 홀의 습식식각된 윗부분에 걸쳐 연장된 기층(52)의 상술한 두께증가부는 홀의 윗부분 내의 금속층(61)이 건식식각공정에 의해 식각되는 것을 방지하는 식각저지부로 소용된다. 건식식각공정이 지나친 과잉식각이 아니어도, 이는 제 2레벨인터커넥션을 정의하는 금속층의 패터닝을 위해 수행된다. 비록, 제 2레벨인터커넥션을 패터닝하는데 사용되는 포토레지스트패턴이, 에러 및 과잉식각이 수행되는 것에 의해 홀(3a)로부터 어긋나더라도 홀의 윗부분에 걸쳐 연장된 기층(52)의 두께증가부는 홀의 윗부분 내의 금속층(61)에 대한 어떠한 식각도 방지할 수 있는 식각저지부로 소용되는 것이 가능하다. 이는 반도체장치의 높은 생산량을 허용한다. 반도체 장치를 위한 제작단계가 간단해질 것이며, 반도체장치의 제작을 위한 비용은 감소될 것이다.
제 6실시예
도 13을 참조하여, 본 발명에 따른 제 6실시예가 상세하게 설명될 것이다. 도 13은 홀 내에 형성된 기층을 갖는 반도체장치의 실시예이다. 신규한 반도체장치는 다음의 구조를 갖는다. 제 1층간절연체(3-1)가 실리콘기판(1) 위에 형성된다. 제 1레벨인터커넥션(2) 또는 기저레벨인터커넥션이 제 1층간절연체 위에 연장된다. 제 2층간절연체(3-2)가 제 1레벨인터커넥션(2) 위에 형성된다. 홀(3a)이 제 1레벨인터커넥션(2)의 윗부분에 이르도록, 연결홀 또는 접촉홀과 같은 홀(3a)은 제 2층간절연체(3-2) 내에 형성된다. 홀(3a)은 습식식각된 홀의 윗부분을 형성하도록 넓게된 직경의 윗부분을 갖는다. 홀 내부 및 제 2층간절연체(3-2) 윗면 일부에 걸쳐 연장된 기층(53)이 제공된다. 한 측면에 있어서, 기층(53)은 홀의 윗부분의 일부 또는 홀의 습식식각된 윗부분의 하반부에까지 연장된다. 그러나, 홀의 습식식각된 윗부분의 상반부에 걸쳐 연장되지는 않는다. 다른 측면에 있어서, 기층(53)은 홀의 습식식각된 윗부분 전체 상에 연장될 뿐만 아니라, 홀 부근의 제 2층간절연체(3-2)에 걸쳐서도 연장된다. 홀(3a)가 연장되는 방향을 따라 고도방향에서 측정된 기층(53)의 유효두께는, 습식식각된 윗 부분 상의 기층(53)이 고도방향에 있어서 제 2층간절연체(3-2) 상에 연장되는 기층(53)의 부분보다 두껍게 되도록 변한다. 홀의 습식식각된 윗부분에 걸친 기층(53)의 고도방향에서 측정된 유효두께는 제 2층간절연체의 윗표면에 걸친 기층(53)의 유효두께보다 두껍다. 여기서, 유효두께는 홀(3a)이 연장하는 것을 따라 고도방향에서 측정되는 경우의 두께로 정의된다. 기층(52)은 알루미늄티타늄막과 같은 전기적전도성이 있는 막을 구비한다. 알루미늄티타늄막은 베이스층(53)이 식각저지부로 소용될 수 있도록 알루미늄을 함유하는 금속층의 식각율보다 낮은 식각율을 갖는다. 금속층은 기층(53) 상에 형성된다. 금속층은, 금속층의 일부가 제 2레벨인터커넥션 또는 표면레벨인터커넥션과 같이 소용되도록 홀의 습식식각된 윗부분 및 제 2층간절연체(3-2)의 윗표면에 선택적으로 연장된다. 상술한 한 측면에 있어서, 금속층은 홀의 습식식각된 윗부분의 상반부에 걸쳐 연장되지 않을 뿐만 아니라, 제 2측간절연체(3-2)의 윗표면에 걸쳐 연장되지도 않는다. 상술한 다른 한 측면에 있어서, 금속층은 홀의 습식식각된 윗부분 전체에 걸쳐서 뿐만 아니라, 제 2층간절연체(3-2)의 윗표면에 걸쳐서도 연장된다. 그러나, 홀의 부근에서이다. 이 금속층은 알루미늄층(62)의 적층물 및 Al-Cu층(61)을 구비한다.
알루미늄티타늄베이스층(53)은 Al-Cu층과 같은 알루미늄함유층의 식각율보다 낮은 식각율을 갖는다. 홀의 습식식각된 윗부분에 걸쳐 연장된 기층(53)의 상술한 두께증가부는 홀의 윗부분 내의 기층이 건식식각공정에 의해 식각되는 것을 방지하는 식각저지부로 소용된다. 건식식각공정이 지나친 과잉식각이 아니어도, 이는 제 2레벨인터커넥션을 정의하는 금속층의 패터닝을 위해 수행된다. 비록, 제 2레벨인터커넥션을 패터닝하는데 사용되는 포토레지스트패턴이 에러 및 과잉식각이 수행되는 것에 의해 홀(3a)로부터 어긋나더라도, 홀의 습식식각된 윗부분에 걸친 Al-Ti합금막(53)의 두께증가부는 홀의 윗부분 내의 Al-Ti막(53)에 대한 어떠한 식각도 방지할 수 있는 식각저지부로 소용되는 것이 가능하다. 이는 반도체장치의 높은 생산량을 허용한다. 반도체 장치를 위한 제작단계가 간단해질 것이며, 반도체장치의 제작을 위한 비용은 감소될 것이다.
전술한 실시예들에 있어서, 기층은 질화티타늄층 또는 알루미늄티타늄층을 구비한다. 그럼에도 불구하고, 규화티타늄층(titanium silicide layer), 규화탄탈륨층(tantalum silicide layer) 및 규화텅스텐층(tungsten silicide layer)과 같은 규화금속층(metal silicide layer) 뿐만 아니라, 질화탄탈륨층(tantalum nitride layer) 및 질화텅스텐층(tungsten nitride layer)과 같은 다양한 질화금속층(metal nitride layer), 그리고 추가하여, 제 2레벨인터커넥션의 금속층의 식각율보다 낮은 식각율을 갖는 이들 층들의 부가적층물(addition lamination) 또한 유효하게 제공된다.
더욱이, 전술한 실시예들에 있어서, 알루미늄을 함유하는 층이 증가된 기판온도에서의 스퍼터링방법 또는 화학적베이퍼증착방법에 의해 증착된다. 고압스퍼터링방법(high pressure sputtering method) 또는 이온화스퍼터링방법(ionized sputtering method)과 같은 다른 증착방법 또한 유효하게 제공된다. 홀에 채워지는, 전기적전도성이 있는 층들은 구리함유합금(Cu-containing alloy)이 가능할 것이다.
본 발명의 변형은 본 발명이 속하는 분야의 숙련된 기술을 가진 사람들에게는 자명할 것이다. 도면에 의해 나타낸 것 및 기술된 것과 같은 실시예들은 이해를 위한 것이며, 결코 제한하는 의미로 고려되고자 의도한 것은 아니다. 따라서, 청구항에 의해 보호받고자하는 모든 변형들은 본 발명의 정신 및 범위에 드는 것이다.
이상 설명한 바와 같이, 본 발명에 따른 반도체장치에서 절연층의 홀을 커버하는 개선된 기층구조 및 이를 형성하는 방법은 접촉층의 단락(disconnection)을 초래할 수 있는 전류의 집중을 방지할 수 있게 된다.

Claims (50)

  1. 반도체장치에서 절연층에 형성되며 그것의 다른 부분들보다 직경이 더 큰 상부를 지닌 홀에 형성된 기층(base layer)구조에 있어서,
    상기 홀의 상부의 적어도 일부분상에 연장되고 상기 홀의 상단(top)에 근접한 상기 절연층의 적어도 일부분에 걸쳐 연장된 기층을 포함하며,
    상기 상부에 연장되는 상기 기층은 고도방향으로 유효두께를 지니며, 이 유효두께는 상기 절연막에 걸쳐 있는 상기 기층의 두께보다 더 두껍고, 또한 에니소트로픽(anisotropic)식각 공정후에 상기 홀의 상부상의 기층의 적어도 일부분이 잔존하는 것을 허용하는 임계두께보다 더 두꺼운 반면에, 상기 절연층에 연장된 상기 기층은 상기 에니소트로픽식각 공정에 의해 식각되는 것을 특징으로 하는 기층구조.
  2. 제 1항에 있어서, 상기 상부에 연장되는 상기 기층은 상기 기층의 표면에 대해 수직방향으로 두께를 가지며, 상기 절연막에 걸쳐 연장되는 상기 기층보다 더 두꺼운 것을 특징으로 하는 기층구조.
  3. 제 2항에 있어서, 상기 상부에 연장되는 상기 기층은 상기 기층의 표면에 대해 수직방향으로 두께를 가지며, 상기 기층의 다른 부분들보다 더 두꺼운 것을 특징으로 하는 기층구조.
  4. 제 1항에 있어서, 상기 홀의 상부는 일정한 반경을 갖는 곡선에지를 포함하는 것을 특징으로 하는 기층구조.
  5. 제 1항에 있어서, 상기 홀은 상기 홀의 직경이 아래쪽으로 감소하도록 테이퍼진 측벽을 갖는 것을 특징으로 하는 기층구조.
  6. 제 1항에 있어서, 상기 홀의 상기 상부는 곡선 형태의 우묵한 부분을 포함하는 것을 특징으로 하는 기층구조.
  7. 제 1항에 있어서, 상기 기층은 상기 홀을 채우기 위해 상기 홀내에서 연장되고 또한 상기 절연층에 걸쳐 연장되는 것을 특징으로 하는 기층구조.
  8. 제 1항에 있어서, 상기 기층은 상기 홀의 상기 상부의 한 측면상에서 연장되는 것을 특징으로 하는 기층구조.
  9. 제 1항에 있어서, 상기 기층은 상기 홀의 상기 상부의 반대편 측면들상에서 연장되는 것을 특징으로 하는 기층구조.
  10. 제 1항에 있어서, 상기 기층은 상기 홀의 상기 상부들뿐만 아니라 상기 홀의 하단과 측벽들상에 연장되고 또한 상기 절연막에 걸쳐 연장되고, 금속층은 상기 홀을 채우기 위해 상기 기층상에 구비되는 것을 특징으로 하는 기층구조.
  11. 반도체장치에서 절연층에 형성되어 그것의 다른 부분들보다 직경이 더 큰 상부를 지닌 홀에 형성된 기층구조에 있어서,
    상기 홀의 상단에 근접한 상기 절연층의 적어도 일부분에 걸쳐 연장될 뿐만 아니라 상기 홀의 상부의 적어도 일부분상에 연장되는 기층을 포함하며,
    상기 상부에 연장되는 상기 기층은 상기 기층의 표면에 대해 수직방향으로 두께를 갖고, 이 두께는 상기 절연막에 걸쳐 있는 상기 기층의 두께보다 더 두꺼운 것을 특징으로 하는 기층구조.
  12. 제 11항에 있어서, 상기 상부에 연장되는 상기 기층은 상기 기층의 표면에 대해 수직방향으로 두께를 가지며, 상기 기층의 다른 부분들보다 더 두꺼운 것을 특징으로 하는 기층구조.
  13. 제 11항에 있어서, 상기 홀의 상부는 일정한 반경을 갖는 곡선에지를 포함하는 것을 특징으로 하는 기층구조.
  14. 제 11항에 있어서, 상기 홀은 상기 홀의 직경이 아래쪽으로 감소하도록 테이퍼진 측벽을 갖는 것을 특징으로 하는 기층구조.
  15. 제 11항에 있어서, 상기 홀의 상기 상부는 곡선 형태의 우묵한 부분을 포함하는 것을 특징으로 하는 기층구조.
  16. 제 11항에 있어서, 상기 기층은 상기 홀을 채우기 위해 상기 홀내에서 연장되고 또한 상기 절연층에 걸쳐 연장되는 것을 특징으로 하는 기층구조.
  17. 제 11항에 있어서, 상기 기층은 상기 홀의 상기 상부의 한 측면상에서 연장되는 것을 특징으로 하는 기층구조.
  18. 제 11항에 있어서, 상기 기층은 상기 홀의 상기 상부의 반대편 측면들상에서 연장되는 것을 특징으로 하는 기층구조.
  19. 제 11항에 있어서, 상기 기층은 상기 홀의 상기 상부들뿐만 아니라 상기 홀의 하단과 측벽들상에 연장되고, 또한 상기 절연막에 걸쳐 연장되고, 금속층은 상기 홀을 채우기 위해 상기 기층상에 구비되는 것을 특징으로 하는 기층구조.
  20. 제 19항에 있어서, 상기 금속층은 합금층을 함유하는 알루미늄을 포함하는 것을 특징으로 하는 기층구조.
  21. 반도체장치에 있어서,
    절연층;
    상기 절연층에 형성되어 그것의 다른 부분들보다 직경이 더 큰 상부를 지닌 홀;
    상기 홀의 상단에 근접한 상기 절연층의 적어도 일부분에 걸쳐 연장될 뿐만 아니라 상기 홀의 상부의 적어도 일부분상에 연장되는 기층; 및
    상기 기층상에 구비된 금속층을 포함하며,
    상기 상부에 연장되는 상기 기층은 고도방향으로 유효두께를 지니며, 이 유효두께는 상기 절연막에 걸쳐 있는 상기 기층의 두께보다 더 두껍고, 또한 에니소트로픽식각공정후에 상기 홀의 상부상의 기층의 적어도 일부분이 잔존하는 것을 허용하는 임계두께보다 더 두꺼운 반면에, 상기 절연층에 걸쳐있는 상기 기층은 상기 에니소트로픽식각 공정에 의해 식각되는 것을 특징으로 하는 반도체장치.
  22. 제 21항에 있어서, 상기 상부에 연장되는 상기 기층은 상기 기층의 표면에 대해 수직방향으로 두께를 가지며, 상기 절연막에 걸쳐 연장되는 상기 기층보다 더 두꺼운 것을 특징으로 하는 반도체장치.
  23. 제 21항에 있어서, 상기 상부에 연장되는 상기 기층은 상기 기층의 표면에 대해 수직방향으로 두께를 가지며, 상기 기층의 다른 부분들보다 더 두꺼운 것을 특징으로 하는 반도체장치.
  24. 제 21항에 있어서, 상기 홀의 상기 상부는 일정한 반경을 갖는 곡선에지를 포함하는 것을 특징으로 하는 반도체장치.
  25. 제 21항에 있어서, 상기 홀은 상기 홀의 직경이 아래쪽으로 감소하도록 테이퍼진 측벽을 갖는 것을 특징으로 하는 반도체장치.
  26. 제 21항에 있어서, 상기 홀의 상기 상부는 곡선 형태의 우묵한 부분을 포함하는 것을 특징으로 하는 반도체장치.
  27. 제 21항에 있어서, 상기 기층은 상기 홀을 채우기 위해 상기 홀내에서 연장되고 또한 상기 절연층에 걸쳐 연장되는 것을 특징으로 하는 반도체장치.
  28. 제 21항에 있어서, 상기 기층은 상기 홀의 상기 상부의 한 측면상에서 연장되는 것을 특징으로 하는 반도체장치.
  29. 제 21항에 있어서, 상기 기층은 상기 홀의 상기 상부의 반대편 측면들상에서 연장되는 것을 특징으로 하는 반도체장치.
  30. 제 21항에 있어서, 상기 기층은 상기 홀의 상기 상부들뿐만 아니라 상기 홀의 하단과 측벽들상에 연장되고 또한 상기 절연막에 걸쳐 연장되고, 금속층은 상기 홀을 채우기 위해 상기 기층상에 구비되는 것을 특징으로 하는 반도체장치.
  31. 반도체장치에 있어서,
    절연층;
    상기 절연층에 형성되어 그것의 다른 부분들보다 직경이 더 큰 상부를 지닌 홀;
    상기 홀의 상단에 근접한 상기 절연층의 적어도 일부분에 걸쳐 연장될 뿐만 아니라 상기 홀의 상부의 적어도 일부분상에 연장되는 기층; 및
    상기 기층상에 구비된 금속층을 포함하며,
    상기 상부에 연장되는 상기 기층은 상기 기층의 표면에 대해 수직방향으로 두께를 지니며, 이 두께는 상기 절연막에 걸쳐 있는 상기 기층의 두께보다 더 두꺼운 것을 특징으로 하는 반도체장치.
  32. 제 31항에 있어서, 상기 상부에 연장되는 상기 기층은 상기 기층의 표면에 대해 수직방향으로 두께를 가지며, 상기 기층의 다른 부분들보다 더 두꺼운 것을 특징으로 하는 반도체장치.
  33. 제 31항에 있어서, 상기 홀의 상부는 일정한 반경을 갖는 곡선에지를 포함하는 것을 특징으로 하는 반도체장치.
  34. 제 31항에 있어서, 상기 홀은 상기 홀의 직경이 아래쪽으로 감소하도록 테이퍼진 측벽을 갖는 것을 특징으로 하는 반도체장치.
  35. 제 31항에 있어서, 상기 홀의 상기 상부는 곡선 형태의 우묵한 부분을 포함하는 것을 특징으로 하는 반도체장치.
  36. 제 31항에 있어서, 상기 기층은 상기 홀을 채우기 위해 상기 홀내에서 연장되고 또한 상기 절연층에 걸쳐 연장되는 것을 특징으로 하는 반도체장치.
  37. 제 31항에 있어서, 상기 기층은 상기 홀의 상기 상부의 한 측면상에서 연장되는 것을 특징으로 하는 반도체장치.
  38. 제 31항에 있어서, 상기 기층은 상기 홀의 상기 상부의 반대편 측면들상에서 연장되는 것을 특징으로 하는 반도체장치.
  39. 제 31항에 있어서, 상기 기층은 상기 홀의 상기 상부들뿐만 아니라 상기 홀의 하단과 측벽들상에 연장되고, 또한 상기 절연막에 걸쳐 연장되고, 금속층은 상기 홀을 채우기 위해 상기 기층상에 구비되는 것을 특징으로 하는 반도체장치.
  40. 제 39항에 있어서, 상기 금속층은 합금층을 함유하는 알루미늄을 포함하는 것을 특징으로 하는 반도체장치.
  41. 반도체장치를 형성하는 방법에 있어서,
    상기 절연층에 형성되어 그것의 다른 부분들보다 직경이 더 큰 상부를 지닌 홀을 형성하는 단계;
    상기 홀에 근접한 상기 절연층 상면의 적어도 일부분에 걸쳐 연장될 뿐만 아니라 상기 홀의 상부의 적어도 일부분상에 연장되는 기층을 증착하여, 상기 홀의 상기 상부에 연장되는 상기 기층이 고도방향으로 유효두께를 지니고, 이 유효두께는 상기 절연막에 걸쳐 있는 상기 기층의 두께보다 더 두껍도록 하는 단계;
    상기 기층상에 금속층을 증착하는 단계; 및
    상기 금속층과 상기 기층을 에니소트로픽식각 공정하에 두고 상기 홀의 상부상의 기층의 적어도 일부분이 잔존하도록 상기 금속층과 상기 기층을 선택적으로 식각하는 반면에, 상기 절연층에 걸쳐 연장되는 상기 금속층과 상기 기층을 식각하는 단계를 포함하는 것을 특징으로 하는 반도체장치 형성방법.
  42. 제 41항에 있어서, 연장되는 상기 기층은 상기 홀의 상기 상부상에 증착되어 상기 기층의 표면에 대해 수직방향으로 두께를 가지며, 상기 절연막에 걸쳐 연장되는 상기 기층보다 더 두꺼운 것을 특징으로 하는 반도체장치 형성방법.
  43. 제 41항에 있어서, 상기 기층은 상기 홀의 상기 상부상에 증착되어 상기 기층의 표면에 대해 수직방향으로 두께를 가지며, 상기 기층의 다른 부분들보다 더 두꺼운 것을 특징으로 하는 반도체장치 형성방법.
  44. 제 41항에 있어서, 상기 홀의 상기 상부는 스퍼터링(sputtering)법에 의해 식각되어 일정한 반경을 갖는 곡선에지를 형성하는 것을 특징으로 하는 반도체장치 형성방법.
  45. 제 41항에 있어서, 상기 홀은 상기 홀의 직경이 아래쪽으로 감소하도록 테이퍼진 측벽들을 형성하기 위해 그러한 조건들하에서 에니소트로픽(anisotropic) 식각에 의해 형성되는 것을 특징으로 하는 반도체장치 형성방법.
  46. 제 41항에 있어서, 상기 홀은 에니소트로픽식각법 및 연속적인 에니소트로픽 식각법에 의해 형성되고, 상기 홀의 상기 상부는 곡선 형상의 습식식각된 부분을 가지는 것을 특징으로 하는 반도체장치 형성방법.
  47. 제 41항에 있어서, 상기 기층은 상기 홀을 채우기 위해 상기 홀내에 증착되고 또한 상기 절연층에 걸쳐 증착되는 것을 특징으로 하는 반도체장치 형성방법.
  48. 제 41항에 있어서, 상기 기층은 상기 홀의 상기 상부의 한 측면 마지막 부분까지 연장되도록 식각되는 것을 특징으로 하는 반도체장치 형성방법.
  49. 제 41항에 있어서, 상기 기층은 상기 홀의 상기 상부의 반대편 측면들 마지막 부분까지 연장되도록 식각되는 것을 특징으로 하는 반도체장치 형성방법.
  50. 제 41항에 있어서, 상기 기층은 상기 홀의 상기 상부들뿐만 아니라 상기 홀의 하단과 측벽들상에 연장되고 또한 상기 절연막에 걸쳐 연장되도록 증착되고, 그런 다음 금속층은 상기 홀을 채우기 위해 상기 기층상에 증착되는 것을 특징으로 하는 반도체장치 형성방법.
KR1019980013954A 1997-04-18 1998-04-18 반도체장치에서 절연층의 홀을 커버하는 개선된 기층구조 및이를 형성하는 방법 KR19980081534A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9102169A JP3050161B2 (ja) 1997-04-18 1997-04-18 半導体装置及びその製造方法
JP9-102169 1997-04-18

Publications (1)

Publication Number Publication Date
KR19980081534A true KR19980081534A (ko) 1998-11-25

Family

ID=14320214

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980013954A KR19980081534A (ko) 1997-04-18 1998-04-18 반도체장치에서 절연층의 홀을 커버하는 개선된 기층구조 및이를 형성하는 방법

Country Status (6)

Country Link
US (2) US6051880A (ko)
JP (1) JP3050161B2 (ko)
KR (1) KR19980081534A (ko)
CN (1) CN1127131C (ko)
DE (1) DE19817558A1 (ko)
TW (1) TW436873B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284316B1 (en) * 1998-02-25 2001-09-04 Micron Technology, Inc. Chemical vapor deposition of titanium
JP3575373B2 (ja) * 1999-04-19 2004-10-13 株式会社村田製作所 外力検知センサの製造方法
JP2001015508A (ja) * 1999-06-28 2001-01-19 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6444574B1 (en) * 2001-09-06 2002-09-03 Powerchip Semiconductor Corp. Method for forming stepped contact hole for semiconductor devices
US6875693B1 (en) * 2003-03-26 2005-04-05 Lsi Logic Corporation Via and metal line interface capable of reducing the incidence of electro-migration induced voids
US7833893B2 (en) * 2007-07-10 2010-11-16 International Business Machines Corporation Method for forming conductive structures
JP5634742B2 (ja) * 2010-04-30 2014-12-03 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置の製造方法
US9856132B2 (en) 2010-09-18 2018-01-02 Fairchild Semiconductor Corporation Sealed packaging for microelectromechanical systems
US8813564B2 (en) 2010-09-18 2014-08-26 Fairchild Semiconductor Corporation MEMS multi-axis gyroscope with central suspension and gimbal structure
US9278846B2 (en) 2010-09-18 2016-03-08 Fairchild Semiconductor Corporation Micromachined monolithic 6-axis inertial sensor
DE112011103124T5 (de) 2010-09-18 2013-12-19 Fairchild Semiconductor Corporation Biegelager zum Verringern von Quadratur für mitschwingende mikromechanische Vorrichtungen
EP2616389B1 (en) 2010-09-18 2017-04-05 Fairchild Semiconductor Corporation Multi-die mems package
EP2616772B1 (en) 2010-09-18 2016-06-22 Fairchild Semiconductor Corporation Micromachined monolithic 3-axis gyroscope with single drive
KR101332701B1 (ko) 2010-09-20 2013-11-25 페어차일드 세미컨덕터 코포레이션 기준 커패시터를 포함하는 미소 전자기계 압력 센서
JP5966301B2 (ja) * 2011-09-29 2016-08-10 富士通株式会社 化合物半導体装置及びその製造方法
US9488693B2 (en) 2012-04-04 2016-11-08 Fairchild Semiconductor Corporation Self test of MEMS accelerometer with ASICS integrated capacitors
EP2647955B8 (en) 2012-04-05 2018-12-19 Fairchild Semiconductor Corporation MEMS device quadrature phase shift cancellation
EP2647952B1 (en) 2012-04-05 2017-11-15 Fairchild Semiconductor Corporation Mems device automatic-gain control loop for mechanical amplitude drive
KR102058489B1 (ko) 2012-04-05 2019-12-23 페어차일드 세미컨덕터 코포레이션 멤스 장치 프론트 엔드 전하 증폭기
US9625272B2 (en) 2012-04-12 2017-04-18 Fairchild Semiconductor Corporation MEMS quadrature cancellation and signal demodulation
DE102013014881B4 (de) 2012-09-12 2023-05-04 Fairchild Semiconductor Corporation Verbesserte Silizium-Durchkontaktierung mit einer Füllung aus mehreren Materialien

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4656732A (en) * 1984-09-26 1987-04-14 Texas Instruments Incorporated Integrated circuit fabrication process
US4782380A (en) * 1987-01-22 1988-11-01 Advanced Micro Devices, Inc. Multilayer interconnection for integrated circuit structure having two or more conductive metal layers
JPS63258021A (ja) * 1987-04-16 1988-10-25 Toshiba Corp 接続孔の形成方法
GB2206540B (en) * 1987-06-30 1991-03-27 British Aerospace Aperture forming method
JP2941841B2 (ja) * 1989-03-10 1999-08-30 沖電気工業株式会社 合金配線の形成方法
JPH06104341A (ja) 1992-09-18 1994-04-15 Toshiba Corp 半導体集積回路およびその製造方法
KR940010197A (ko) * 1992-10-13 1994-05-24 김광호 반도체 장치의 제조방법
KR960006693B1 (ko) * 1992-11-24 1996-05-22 현대전자산업주식회사 고집적 반도체 접속장치 및 그 제조방법
KR960001176B1 (ko) * 1992-12-02 1996-01-19 현대전자산업주식회사 반도체 접속장치 및 그 제조방법
JP3240724B2 (ja) * 1993-02-09 2001-12-25 ソニー株式会社 配線形成方法
US5705429A (en) * 1993-10-04 1998-01-06 Yamaha Corporation Method of manufacturing aluminum wiring at a substrate temperature from 100 to 150 degrees celsius
JPH07130681A (ja) * 1993-10-30 1995-05-19 Sony Corp 半導体装置の配線接続孔の形成方法装置
JPH07130744A (ja) * 1993-11-05 1995-05-19 Sony Corp 接続孔の形成方法
JPH0878525A (ja) * 1994-09-07 1996-03-22 Seiko Epson Corp 半導体装置及びその製造方法
JP2891161B2 (ja) * 1996-02-15 1999-05-17 日本電気株式会社 配線形成方法
US5746884A (en) * 1996-08-13 1998-05-05 Advanced Micro Devices, Inc. Fluted via formation for superior metal step coverage

Also Published As

Publication number Publication date
DE19817558A1 (de) 1998-10-22
TW436873B (en) 2001-05-28
CN1198587A (zh) 1998-11-11
JP3050161B2 (ja) 2000-06-12
CN1127131C (zh) 2003-11-05
US6313030B1 (en) 2001-11-06
US6051880A (en) 2000-04-18
JPH10294365A (ja) 1998-11-04

Similar Documents

Publication Publication Date Title
KR19980081534A (ko) 반도체장치에서 절연층의 홀을 커버하는 개선된 기층구조 및이를 형성하는 방법
JP3870031B2 (ja) キャパシタ構造およびその製造方法
KR970018088A (ko) 반도체 구조와 이를 제조하기 위한 개선된 방법
JP5149603B2 (ja) 半導体装置の製造方法および半導体装置
WO2007084982A2 (en) Dual-damascene process to fabricate thick wire structure
KR970013084A (ko) 자동 정렬 야금술
JP3262496B2 (ja) 埋込導体を有する集積回路の製造方法
US6849537B2 (en) Method of suppressing void formation in a metal line
KR100706380B1 (ko) 물결무늬 금속화층 생성을 위한 리소그래피 방법
KR100506943B1 (ko) 식각정지막으로 연결홀의 저측면에 경사를 갖는 반도체소자의 제조 방법들
KR100342639B1 (ko) 반도체 구조물의 제조 방법
JP2008503073A (ja) 層構造の製造方法
JP3946471B2 (ja) 半導体装置の製造方法
US6376357B1 (en) Method for manufacturing a semiconductor device with voids in the insulation film between wirings
JP3525788B2 (ja) 半導体装置の製造方法
US20120115303A1 (en) Method of fabricating damascene structures
US5869393A (en) Method for fabricating multi-level interconnection
US7160799B2 (en) Define via in dual damascene process
US6750140B2 (en) Process for producing contact holes on a metallization structure
JPH05299397A (ja) 金属プラグの形成方法
JPH08139190A (ja) 半導体装置の製造方法
JP3849110B2 (ja) 金属配線形成方法
KR100667903B1 (ko) 반도체 소자의 형성 방법
KR100373706B1 (ko) 반도체 소자의 배선 형성 방법
KR0146206B1 (ko) 반도체 장치용 금속 배선 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
N231 Notification of change of applicant
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20021121

Effective date: 20040726

Free format text: TRIAL NUMBER: 2002101004388; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20021121

Effective date: 20040726

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
NORF Unpaid initial registration fee