KR100373706B1 - 반도체 소자의 배선 형성 방법 - Google Patents

반도체 소자의 배선 형성 방법 Download PDF

Info

Publication number
KR100373706B1
KR100373706B1 KR10-1999-0067696A KR19990067696A KR100373706B1 KR 100373706 B1 KR100373706 B1 KR 100373706B1 KR 19990067696 A KR19990067696 A KR 19990067696A KR 100373706 B1 KR100373706 B1 KR 100373706B1
Authority
KR
South Korea
Prior art keywords
layer
tungsten
tungsten layer
oxide film
barrier layer
Prior art date
Application number
KR10-1999-0067696A
Other languages
English (en)
Other versions
KR20010066112A (ko
Inventor
박태희
Original Assignee
아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아남반도체 주식회사 filed Critical 아남반도체 주식회사
Priority to KR10-1999-0067696A priority Critical patent/KR100373706B1/ko
Publication of KR20010066112A publication Critical patent/KR20010066112A/ko
Application granted granted Critical
Publication of KR100373706B1 publication Critical patent/KR100373706B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명에서는 반도체 소자가 형성되어 있는 기판 위에 하부 배선층을 형성한 다음, 그 위에 층간 절연막을 형성하여 하부 배선층을 드러내는 비아 홀을 형성한다. 다음, 배리어층을 형성하고 그 상부에 플러그로 사용하기 위한 텅스텐층을 형성한다. 다음, 그 위에 산화막을 증착하고 비아 홀 상부를 제외한 산화막을 제거한다. 이어, 산화막 및 텅스텐층을 전면 식각하여 배리어층을 드러낸다. 이때, 산화막 및 텅스텐층에 대해 식각 선택비를 가지는 기체를 사용하여 전면 식각 후 텅스텐층 상부가 평탄하게 되도록 한다. 다음, 텅스텐층 및 배리어층 상부에 알루미늄과 같은 금속으로 상부 배선층을 형성한다. 이와 같이 본 발명에서는 텅스텐층이 평탄하게 되어 상부의 막들과 접촉이 좋아지므로 접촉 저항이 증가되는 것을 방지할 수 있다.

Description

반도체 소자의 배선 형성 방법{a manufacturing method for wires of semiconductor devices}
본 발명은 반도체 소자의 배선 형성 방법에 관한 것이다.
최근, 반도체 집적 회로에서는 그 크기가 더욱 감소됨에 따라, 집적 회로에서의 배선을 다층화하고 이 배선들을 연결하는 다층 배선 방법이 주로 사용되고 있다. 일반적으로 배선들을 연결하기 위해 하부 배선층 상부에 접촉구나 비아(via) 홀을 형성하고 스퍼터링과 같은 방법으로 알루미늄과 같은 금속을 증착하여 상부 배선층을 형성함으로써 배선을 완성한다. 그러나, 이러한 스퍼터링 방법에 의해 알루미늄과 같은 금속을 증착할 경우 접촉구 내부에 금속이 완전히 메워지지 않아 배선 연결이 제대로 이루어지지 않을 뿐만 아니라 접촉구나 비아 홀 내에서 스텝커버리지(step coverage)가 불량하게 되어 소자의 수율이 감소하게 된다.
이러한 이유로 인하여 반도체 소자의 고집적화에 따른 반도체 소자의 배선 연결을 위한 물질로서 접촉구나 비아 홀에서 양호한 스텝 커버리지를 갖는 텅스텐을 이용하여 금속 플러그를 이용하게 되었다.
그러면, 첨부한 도면을 참조하여 종래의 텅스텐 플러그 형성 방법에 대해 설명한다.
먼저, 도 1a에 도시한 바와 같이 반도체 소자(도시하지 않음)를 포함하는 반도체 기판(1) 위에 하부 배선층(2)을 형성한 후, 그 위에 층간 절연막(inter-metal dielectric)(3)을 증착하고 패터닝하여 하부 배선층(2)을 드러내는 비아 홀(31)을 형성한다.
다음, 도 1b에 도시한 바와 같이 배리어층(4)을 스퍼터링(sputtering) 방법으로 적층한 후, 텅스텐층(5)을 증착한다. 여기서, 텅스텐층(5)은 비아 홀(31)이 형성되어 있는 부분에서 아래쪽으로 들어간 골 형태를 이루고 있다.
다음, 도 1c에 도시한 바와 같이 텅스텐층(5)을 전면 식각(etch back)하는데, 텅스텐층(5)의 높이가 배리어층(4)과 같아지도록 하여 텅스텐 플러그를 형성한다.
다음, 도 1d에 도시한 바와 같이 알루미늄(Al) 따위의 금속 물질을 스퍼터링하여 상부 배선층(6)을 적층한다.
이와 같은 방법에서는 텅스텐층(5)을 전면 식각할 때 텅스텐층(5)의 하부막인 배리어층(4)을 드러내기 위해 과도 식각(over etch)을 하게 된다. 따라서, 비아 홀(31)에 채워진 텅스텐층(5)은 비아 홀(31) 부분이 우묵하게 들어가 플러그 리세스(plug recess)가 발생하게 되고 그 상부에 상부 배선층(6)을 적층하였을 때, 상부 배선층(6)도 비아 홀(31) 부분에서 우묵하게 된다. 심한 경우에는 도 1d에 도시한 바와 같이 빈 공간(61)이 생길 수도 있다. 이는 상부 배선층(6)과 그 위의 금속막 사이의 접촉 저항을 증가시키는 원인이 되는데, 이에 따라 직류 파라미터(DC parameter) 측정시 저항이 기준치에서 벗어나므로 칩(chip)이 작동하지 않게 된다.
본 발명의 과제는 반도체 소자의 불량이 발생하는 것을 방지하는 것이다.
도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 배선 형성 과정을 도시한 것이고,
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 배선 형성 과정을 도시한 것이다.
이러한 과제를 해결하기 위해 본 발명에서는 접촉구를 채우는 텅스텐층 상부에 산화막 패턴을 형성한 다음, 산화막 및 텅스텐층을 전면 식각한다.
본 발명에 따른 반도체 소자의 배선 형성 방법에서는 제1 배선을 드러내는 접촉구를 가지고 있는 절연막을 형성하고, 그 상부에 배리어층을 형성한다. 다음, 배리어층 상부에 텅스텐층을 증착하여 접촉구를 채우고, 그 위에 산화막을 증착한다. 산화막을 패터닝하여 접촉구 상부에만 남긴 후, 산화막 및 텅스텐층을 함께 전면 식각하여 배리어층을 드러낸다. 이어, 텅스텐층 및 배리어층 위에 도전체층을 형성한다.
여기서, 전면 식각시 산화막과 텅스텐층에 대해 식각 선택비를 가지는 기체를 사용하는 것이 바람직하며, 기체의 산화막에 대한 식각비가 텅스텐층에 대한 식각비보다 큰 것이 좋다.
전면 식각에 사용되는 식각 기체는 SF6를 포함하는 것을 이용할 수 있다.
본 발명에서는 플러그로 사용되는 텅스텐층 위에 산화막을 형성하고 텅스텐층과 산화막에 대해 식각 선택비를 가지는 기체를 이용하여 전면 식각하므로 접촉구 내의 텅스텐층 상부가 평탄하게 된다. 따라서, 그 위의 도전체층들 사이에 접촉이 좋아지므로 접촉 저항이 증가되는 것을 막을 수 있고, 이에 따라 불량의 발생을 방지할 수 있다.
그러면 첨부한 도면을 참고로 하여 본 발명에 따른 반도체 소자의 배선 형성 방법에 대하여 상세히 설명한다.
먼저 도 2a에 도시한 바와 같이 반도체 소자(도시하지 않음)를 포함하는 기판(11) 위에 TiN(질화 티타늄)막(121)/Al(알루미늄)막(122)/TiN막(123)의 3중층으로 이루어진 하부 배선층(12)을 형성한다. 여기서는, 하부 배선층(12)을 TiN막(121)/Al막(122)/TiN막(123)의 삼중층으로 형성하였는데, TiN막(121, 123)은 접촉 특성을 좋게 하기 위한 것으로 TiN막(121, 123) 대신 Ti막이나 Ti 화합물막 또는 Ti막/TiN막이나 Ti막/Ti 화합물막의 이중층으로 형성할 수도 있다. 이어, 하부 배선층(12)의 상부에 층간 절연막(13)을 1.5μm 정도의 두께로 증착하고 패터닝하여 하부 배선층(12)을 드러내는 비아 홀(131)을 형성한다.
다음, 도 2b에 도시한 바와 같이 Ti막/TiN막의 이중막(141, 142)으로 이루어진 배리어층(14)을 1,000~1,500Å 정도의 두께로 스퍼터링하고, 화학 기상 증착법을 이용하여 텅스텐층(15)을 증착한 후, 그 위에 산화막(16)을 증착한다.
이어, 도 2c에 도시한 바와 같이 산화막(16) 상부에 감광막 패턴(17)을 형성한 다음, CF4를 함유한 식각 기체로 산화막(16)을 식각한다.
다음, 감광막 패턴(17)을 제거한다.
다음, 도 2d에 도시한 바와 같이 산화막(16) 및 텅스텐층(15)을 전면 식각하여 텅스텐층(15)의 높이가 배리어층(14)과 같아지도록 한다. 이때, 산화막(16) 및 텅스텐층(15)은 함께 식각하며, 산화막(16)과 텅스텐층(15)에 대하여 식각 선택비를 가지는 기체를 이용하는데, 산화막(16)에 대한 식각비가 텅스텐층(15)에 대한 식각비보다 크도록 한다. 여기서, 식각 기체는 SF6를 포함할 수 있다.
이와 같이 하면, 산화막(16) 하부의 텅스텐층(15)은 산화막(16) 식각 후 식각되므로 움푹 패일 우려가 없다.
다음, 도 2e에 도시한 바와 같이 알루미늄과 같은 금속을 스퍼터링하여 상부 배선층(18)을 형성한다.
이와 같이, 본 발명에서는 플러그로 사용되는 텅스텐층(15)이 평탄하게 되어 상부 배선층(18) 및 그 위의 금속막 사이에 접촉이 좋아지므로 접촉 저항이 증가하는 문제를 방지할 수 있다.
본 발명에서는 플러그로 사용되는 텅스텐층 상부에 산화막을 형성한 다음 전면 식각한다. 따라서, 텅스텐층이 평탄하게 되어 접촉 저항의 증가를 방지하므로불량이 발생하는 것을 막을 수 있다.

Claims (4)

  1. (삭제)
  2. (삭제)
  3. (2차정정)
    제1 배선을 드러내는 접촉구를 가지고 있는 절연막을 형성하는 단계,
    상기 절연막을 덮는 배리어층을 형성하는 단계,
    상기 배리어층 상부에 텅스텐층을 증착하여 상기 접촉구를 채우는 단계,
    상기 텅스텐층 위에 산화막을 증착하는 단계,
    상기 산화막을 패터닝하여 상기 접촉구 상부에만 남기는 단계,
    상기 산화막 및 상기 텅스텐층을 함께 전면 식각하여 상기 텅스텐층의 높이가 상기 배리어층과 같아지도록 하고 상기 배리어층을 드러내되, 상기 전면 식각시 상기 산화막에 대한 식각비가 상기 텅스텐층에 대한 식각비보다 큰 기체를 사용하는 단계, 그리고
    상기 텅스텐층 및 배리어층 위에 도전체층을 형성하는 단계
    를 포함하는 반도체 소자의 배선 형성 방법.
  4. 제3항에서,
    상기 전면 식각에 사용되는 식각 기체는 SF6를 포함하는 반도체 소자의 배선 형성 방법.
KR10-1999-0067696A 1999-12-31 1999-12-31 반도체 소자의 배선 형성 방법 KR100373706B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0067696A KR100373706B1 (ko) 1999-12-31 1999-12-31 반도체 소자의 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0067696A KR100373706B1 (ko) 1999-12-31 1999-12-31 반도체 소자의 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20010066112A KR20010066112A (ko) 2001-07-11
KR100373706B1 true KR100373706B1 (ko) 2003-02-25

Family

ID=19634796

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0067696A KR100373706B1 (ko) 1999-12-31 1999-12-31 반도체 소자의 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100373706B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100846993B1 (ko) * 2002-12-24 2008-07-16 동부일렉트로닉스 주식회사 반도체 소자의 배선 형성 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299397A (ja) * 1992-04-21 1993-11-12 Sony Corp 金属プラグの形成方法
JPH101999A (ja) * 1996-06-17 1998-01-06 Kyowa Plast Sangyo Kk 便器用接続フランジおよび同フランジと便器との連結構造

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299397A (ja) * 1992-04-21 1993-11-12 Sony Corp 金属プラグの形成方法
JPH101999A (ja) * 1996-06-17 1998-01-06 Kyowa Plast Sangyo Kk 便器用接続フランジおよび同フランジと便器との連結構造

Also Published As

Publication number Publication date
KR20010066112A (ko) 2001-07-11

Similar Documents

Publication Publication Date Title
US5756396A (en) Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect
US5462893A (en) Method of making a semiconductor device with sidewall etch stopper and wide through-hole having multilayered wiring structure
US20080166851A1 (en) Metal-insulator-metal (mim) capacitor and method for fabricating the same
US6232215B1 (en) Method for forming increased density for interconnection metallization
KR100373706B1 (ko) 반도체 소자의 배선 형성 방법
KR100846993B1 (ko) 반도체 소자의 배선 형성 방법
KR100355863B1 (ko) 반도체 소자의 배선 형성 방법
KR20020086100A (ko) 다층 배선의 콘택 형성 방법
KR100602079B1 (ko) 반도체 소자의 플러그 형성 방법
KR100691940B1 (ko) 반도체소자의 배선 및 그 형성방법
KR100607753B1 (ko) 반도체 소자의 금속 배선층 형성 방법
KR100557612B1 (ko) 반도체소자의 금속배선 형성방법
KR100450244B1 (ko) 반도체 소자 및 그 제조 방법
KR100632041B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20000056260A (ko) 반도체 장치의 콘택 형성 방법
KR100857989B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100458078B1 (ko) 반도체장치의금속배선형성방법
KR100532749B1 (ko) 반도체 소자의 다층 금속 배선의 제조 방법
KR100279048B1 (ko) 반도체 소자의 금속 배선층 형성 방법
KR100383084B1 (ko) 반도체 소자의 플러그 형성 방법
KR100315849B1 (ko) 다층 배선의 콘택 형성 방법
KR100641994B1 (ko) 반도체 장치 및 그의 형성방법
KR20090056685A (ko) 플러그 형성 방법
JPH0851149A (ja) 半導体装置およびその製造方法
KR20040060189A (ko) 텅스텐 플러그 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110120

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee