KR20090056685A - 플러그 형성 방법 - Google Patents

Abstract

본 발명은 플러그 형성 방법에 관한 것으로서, 보다 상세하게는 다층 금속간에 형성되는 절연층의 두께의 조정을 통해 상기 절연층의 토폴로지(Topology)를 개선하여 플러그 리세스를 최소화하는 플러그 형성 방법에 관한 것이다.

본 발명의 플러그 형성 방법은, 제 1배선 상부(1)에 절연막(2)이 반도체 소자에서 요구되는 절연막의 두께(Iw)보다 더 두껍게 증착되는 1 단계;상기 절연막(2)이 반도체 소자에서 요구되는 두께에서 증가된 두께(Ir) 만큼 전면식각되는 2 단계; 상기 절연막(2)의 상부에 감광막(미도시)이 도포되고, 금속배선을 형성하기 위한 감광막패턴(미도시)을 형성되고, 이 감광막 패턴을 마스크로 하여 상기 절연막(2)이 식각된 후, 감광막을 제거하여 콘택트 홀(3)이 형성되는 3 단계; 상기 콘택트 홀(3)이 형성되어 있는 절연막(2) 상부에 식각 베리어로서 티타늄, 또는 질화 티타늄과 같은 금속을 스퍼터링 하여 글루층(glue layer,4)이 형성되는 4 단계; 플러그용 금속막(5)을 증착하여 콘택트 홀(3)이 메워지는 5 단계; 플러그용 금속막(5)이 적정식각(just etch) 되는 6 단계; 잔류하는 플러그용 금속막(5)이 과도 식각(over etch)되는 7 단계;를 포함하는 것을 특징으로 한다.

본 발명에 따른 플러그 형성 방법에 의하면, 다층 금속간에 형성되는 절연층의 두께를 반도체 소자에서 요구되는 두께보다 더 두껍게 형성하고 이를 전면식각하는 것을 통해 토폴로지를 개선하여 오버식각에 의한 플러그 리세스를 최소화할 수 있다. 따라서 반도체 소자의 신뢰성을 확보할 수 있다.

반도체, 플러그, 리세스(recess), 토폴로지

Description

플러그 형성 방법{Method for Forming Plug}

본 발명은 플러그 형성 방법에 관한 것으로서, 보다 상세하게는 다층 금속간에 형성되는 절연층의 두께의 조정을 통해 상기 절연층의 토폴로지(Topology)를 개선하여 플러그 리세스(Plug Recess)를 최소화하는 플러그 형성 방법에 관한 것이다.

일반적으로 다층금속배선은 집적회로에서 배선을 다층화하여, 기판내에 배치 된 각 소자간의 조합도에 자유도를 두어, 고밀도의 디바이스를 형성시키기 위한 것이다.

특히, 다층 금속 배선은 칩 위에 배선을 통과시키는 스페이스를 고려하지 않고 각 소자가 레이아웃 되기 때문에 집적도 및 밀도가 향상되어 칩 사이즈가 축소되며, 배선의 자유도가 증가하고, 패턴 설계가 용이해지는 것과 함께 배선 저항이나 전류용량 등의 설정을 여유를 가지고 할 수 있게 된다.

그러나 다층금속배선은 단층금속배선에 비해 리소그래피 공정 및 증착 공정이 추가되므로 공정이 복잡하며, 특히 층간 배선을 위한 콘택트 홀 내에 금속막과 금속막을 전기적으로 연결하는 플러그 형성시 오버 에칭에 의한 플러그 리세스가 발생하며, 이러한 현상에 의해 소자 작동시 층간 배선의 단선등이 발생하여 소자의 신뢰성을 저하시킬 수 있다는 문제점이 있다.

이하 첨부된 도면을 참고로 하여 종래 공정에 의한 플러그 리세스 형성과정을 도 1a 내지 도 1d를 참조하여 설명하면 다음과 같다.

먼저, 도 1a에 도시된 바와 같이 제 1배선 상부(1)에 절연막(2)을 증착하고,상기 절연막(2)의 상부에 감광막(미도시)을 도포한 다음, 금속배선을 형성하기 위한 감광막패턴(미도시)을 형성하고, 이 감광막 패턴을 마스크로 하여 상기 절연막(2)을 식각한 후, 감광막을 제거하여 콘택트 홀(3)을 형성한다. 이때 상기 제 1 배선내의 소자의 패턴에 의해 단차가 발생한 토폴로지(topology) 영역(9)이 형성된다.

그 다음, 도 1b에 도시된 바와 같이 상기 콘택트 홀(3)이 형성되어 있는 절연막(2) 상부에 식각 베리어로서 티타늄, 또는 질화 티타늄과 같은 금속을 스퍼터링 하여 글루층(4)을 형성한다. 이때 상기 토폴로지 영역에서는 절연막(2)에 형성된 토폴로지와 동일한 형태로 글루층(4)이 증착된다.

이어서, 화학 기상 증착(Chemical Vapor Deposition) 방법으로 플러그용 금속막 막(5)을 증착하여 콘택트 홀(3)을 매립한다.

이 후, 도 1c에 도시된 바와 같이, 상기 플러그용 금속막(5)을 적정 식각(just etch) 하고 상기 적정 식각 이후에는 도 1d에 도시된 바와 같이 잔류하는 플러그용 금속막(5)을 제거하기 위해 과도 식각(over etch)을 한다.

상기 토폴로지 영역(9)에서의 플러그용 금속막(5)을 제거하기 위해서는 과도식각을 하는 시간이 길어질 수 밖에 없어 상기 콘택트 홀(3) 내부에 채워져 있는 플러그용 금속막(5)이 지나치게 과도식각되어 도 1d에 도시된 바와 같이 콘택트 홀(3) 내부에 플러그 리세스(8)가 형성된다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 토폴로지를 개선하여 지나친 과도식각으로 인한 플러그 리세스가 없이 배선을 적층함으로서 금속배선 층간의 단락 및 단선을 방지하고, 반도체 소자의 신뢰성을 향상하기 위한 플러그 형성 방법을 제공함에 그 목적이 있다.

상술한 바와 같은 목적을 구현하기 위한 본 발명의 플러그 형성 방법은, 제 1배선 상부에 절연막이 반도체 소자에서 요구되는 절연막의 두께보다 더 두껍게 증착되는 1 단계; 상기 절연막이 반도체 소자에서 요구되는 두께에서 증가된 두께 만큼 전면식각되는 2 단계; 상기 절연막의 상부에 감광막이 도포되고, 금속배선을 형성하기 위한 감광막패턴을 형성되고, 이 감광막 패턴을 마스크로 하여 상기 절연막이 식각된 후, 감광막을 제거하여 콘택트 홀이 형성되는 3 단계; 상기 콘택트 홀이 형성되어 있는 절연막 상부에 식각 베리어로서 티타늄, 또는 질화 티타늄과 같은 금속을 스퍼터링 하여 글루층이 형성되는 4 단계; 플러그용 금속막을 증착하여 콘택트 홀이 메워지는 5 단계; 플러그용 금속막이 적정식각(just etch) 되는 6 단계; 잔류하는 플러그용 금속막이 과도 식각(over etch) 되는 7 단계;를 포함하는 것을 특징으로 한다.

또한, 상기 1 단계에서 상기 절연막은 반도체 소자에서 요구되는 두께보다 2배 내지 3배의 두께로 형성되는 것을 특징으로 한다.

또한, 상기 1 단계에서 상기 절연막은 10000 내지 15000 Å으로 형성되는 것을 특징으로 한다.

또한, 상기 플러그용 금속막은 텅스텐인 것을 특징으로 한다.

또한, 상기 텅스텐은 화학 기상 증착 방법으로 증착되는 것을 특징으로 한다.

본 발명에 따른 플러그 형성 방법에 의하면, 다층 금속간에 형성되는 절연층의 두께를 반도체 소자에서 요구되는 두께보다 더 두껍게 형성하고 이를 전면식각하는 것을 통해 토폴로지를 개선함으로서 오버식각에 의한 플러그 리세스를 최소화할 수 있다. 따라서 반도체 소자의 신뢰성을 확보할 수 있다.

이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대한 구성 및 작용을 상세히 설명하면 다음과 같다.

도 2는 본 발명에 따른 플러그 형성방법을 나타내는 단면도, 도 3은 토폴로지의 개선을 나타내는 단면도이다. 종래의 기술과 동일한 구성에 대하여는 동일한 번호를 부여하였다.

먼저, 도 2a에 도시된 바와 같이 제 1배선 상부(1)에 절연막(2)을 증착한다.이때 상기 절연막(2)은 반도체 소자에서 요구되는 절연막의 두께(Iw)보다 더 두껍 게 형성된다.

절연막의 두께를 더 두껍게 하여 열공정(예를 들어 BPSG Flow)을 수행하면 경사가 완만한 토폴로지 영역(9)을 형성할 수 있다.

바람직하게는, 상기 절연막(2)의 두께는 반도체 소자에서 요구되는 절연막의 두께(Iw)보다 2배 내지 3배의 두께로 형성될 수 있다. 상기 절연막(2)의 두께는 토폴로지의 정도에 따라 작업자가 조정이 가능하다.

그 다음, 도 2b에 도시된 바와 같이 상기 절연막(2)을 반도체 소자에서 요구되는 두께(Iw)에서 증가된 두께(Ir) 만큼 전면식각을 한다. 상기 전면식각에 의해 토폴로지는 개선된다.

도 3은 상기 절연막(2)의 두께를 조정하여 토폴로지가 개선되는 것을 보여주고 있다.

도 3a에서 반도체 소자에서 요구되는 절연층의 두께(Iw)는 5000Å이고 증가된 절연층의 두께(Ir)는 5000Å이다.

도 3b에는 본래 반도체 소자에서 요구되는 두께의 절연막을 증착하는 경우의 토폴로지(10)와 상기 반도체 소자에서 요구되는 두께의 2배에 해당하는 절연막을 증착하고 증가된 절연막을 전면 식각하여 개선된 토폴로지(20)가 도시되어 있다.

도 3에 도시된 바와 같이 본래 반도체 소자에서 요구되는 절연막의 두께(Iw)의 2배에 해당하는 절연막을 형성한 이후에 증가된 절연막(Ir)을 전면식각하는 경우에는 경사각이 반 이상으로 줄어들어 토폴로지가 상당히 개선되는 것을 알 수 있다.

이어서, 도 2c에 도시된 바와 같이 상기 절연막(2)의 상부에 감광막(미도시)을 도포한 다음, 금속배선을 형성하기 위한 감광막패턴(미도시)을 형성하고, 이 감광막 패턴을 마스크로 하여 상기 절연막(2)을 식각한 후, 감광막을 제거하여 콘택트 홀(3)을 형성한다.

이 후, 콘택트 홀(3)이 형성되어 있는 절연막(2)의 상부에 식각 베리어로서 티타늄, 또는 질화 티타늄과 같은 금속을 스퍼터링 하여 글루층(4)을 형성한다.

이어서, 플러그용 금속막(5)을 증착하여 콘택트 홀(3)을 메운다.

바람직하게는 상기 플러그용 금속막(5)으로 텅스텐이 사용되며 상기 텅스텐은 화학 기상 증착 방법에 의해 증착된다.

그 다음, 도 2d에 도시된 바와 같이 에치 백 공정에 의해 플러그용 금속막 (5)을 전면식각 한다. 상기 전면식각은 건식식각(dry etch)에 의한다. 다만 상기 건식식간에 의한다 하여도 상기 플러그용 금속막(5)의 전 표면이 플라즈마와 동일하게 반응하는 것은 불가능하다.

따라서 상기 전면식각 이후에는 도 2e에 도시된 바와 같이, 오버식각(over etch)이 이루어진다. 상기 오버식각에 의해 상기 글루층(4)의 상부에 형성된 플러그용 금속막(5)은 완전히 제거된다. 종래 상기 오버식각을 하는 경우 토폴로지 영역에서의 오버식각에서 많은 시간이 소요되어 상당한 플러그 리세스를 초래하였으나 본 발명은 상기 절연막을 형성하는 과정에서 토폴로지를 개선하여 상기 오버식각의 시간을 단축함으로서 플러그 리세스는 거의 발생하지 않는다.

본 발명은 상기 실시예에 한정되지 않고 본 발명의 기술적 요지를 벗어나지 아니하는 범위 내에서 다양하게 수정·변형되어 실시될 수 있음은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어서 자명한 것이다.

도 1은 종래 기술에 의한 플러그 리세스 형성과정을 나타내는 단면도,

도 2는 본 발명에 따른 플러그 형성방법을 나타내는 단면도,

도 3은 본 발명에 따른 토폴로지의 개선을 나타내는 단면도.

<도면의 주요 부분에 대한 부호의 설명>

1 : 제 1 배선 상부 2 : 절연막

3 : 콘택트 홀 4 : 글루층

5 : 플러그용 금속막 8 : 플러그 리세스

9 : 토폴로지 영역

Claims (5)

1. 제 1배선 상부에 절연막이 반도체 소자에서 요구되는 절연막의 두께보다 더 두껍게 증착되는 1 단계;

   상기 절연막이 반도체 소자에서 요구되는 두께에서 증가된 두께 만큼 전면식각되는 2 단계;

   상기 절연막의 상부에 감광막이 도포되고, 금속배선을 형성하기 위한 감광막패턴을 형성되고, 이 감광막 패턴을 마스크로 하여 상기 절연막이 식각된 후, 감광막을 제거하여 콘택트 홀이 형성되는 3 단계;

   상기 콘택트 홀이 형성되어 있는 절연막 상부에 식각 베리어로서 티타늄, 또는 질화 티타늄과 같은 금속을 스퍼터링 하여 글루층이 형성되는 4 단계;

   플러그용 금속막을 증착하여 콘택트 홀이 메워지는 5 단계;

   플러그용 금속막이 적정식각 되는 6 단계;

   잔류하는 플러그용 금속막이 과도 식각 되는 7 단계;

   를 포함하는 것을 특징으로 하는 플러그 형성 방법.
2. 제 1 항에 있어서, 상기 1 단계에서 상기 절연막은 반도체 소자에서 요구되는 두께보다 2배 내지 3배의 두께로 형성되는 것을 특징으로 하는 플러그 형성 방법.
3. 제 2 항에 있어서, 상기 1 단계에서 상기 절연막은 10000 내지 15000 Å으로 형성되는 것을 특징으로 하는 플러그 형성 방법.
4. 제 3 항에 있어서, 상기 플러그용 금속막은 텅스텐인 것을 특징으로 하는 플러그 형성 방법.
5. 제 4 항에 있어서, 상기 텅스텐은 화학 기상 증착 방법으로 증착되는 것을 특징으로 하는 플러그 형성방법.

Images