JP5634742B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5634742B2 JP5634742B2 JP2010105392A JP2010105392A JP5634742B2 JP 5634742 B2 JP5634742 B2 JP 5634742B2 JP 2010105392 A JP2010105392 A JP 2010105392A JP 2010105392 A JP2010105392 A JP 2010105392A JP 5634742 B2 JP5634742 B2 JP 5634742B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- interlayer insulating
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000010936 titanium Substances 0.000 claims description 44
- 238000000034 method Methods 0.000 claims description 37
- 239000011229 interlayer Substances 0.000 claims description 34
- 238000004544 sputter deposition Methods 0.000 claims description 20
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 17
- 229910052782 aluminium Inorganic materials 0.000 claims description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 13
- 229910001069 Ti alloy Inorganic materials 0.000 claims description 3
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 claims description 2
- 239000010408 film Substances 0.000 description 119
- 239000010410 layer Substances 0.000 description 28
- 239000010949 copper Substances 0.000 description 20
- 230000004888 barrier function Effects 0.000 description 17
- 229910045601 alloy Inorganic materials 0.000 description 7
- 239000000956 alloy Substances 0.000 description 7
- 238000000137 annealing Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910017945 Cu—Ti Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Vapour Deposition (AREA)
Description
第1層間絶縁膜内に、露出したCu配線を形成する工程と、
前記第1層間絶縁膜上に、第2層間絶縁膜を形成する工程と、
前記第2層間絶縁膜内に、前記Cu配線を露出させるようにコンタクトホールを形成する工程と、
前記コンタクトホール内壁上及び前記第2層間絶縁膜上に第1のTi膜を形成する第1の工程であって、前記第1のTi膜のうちコンタクトホール底面上の第1の部分と前記第2層間絶縁膜上の第2の部分の膜厚の比(第1の部分)/(第2の部分)を0.05以下とする第1の工程と、
前記コンタクトホール内壁上と前記第2層間絶縁膜上の第1のTi膜上にTiN膜、第2のTi膜、及び第1のAl膜をこの順に形成する第2の工程と、
アルミ・リフロー法を用いて、前記コンタクトホール内を第2のAl膜で埋め込むと共に前記第2層間絶縁膜の上方の前記第1のAl膜上に第2のAl膜を形成する工程であって、前記アルミ・リフロー法を用いる際に前記第2のTi膜及び第1のAl膜をアルミニウム・チタン合金膜とする工程と、
を有する半導体装置の製造方法に関する。
図1に示すように、半導体基板1上に、酸化シリコン(SiO2)や低誘電体材料等を用いて第1層間絶縁膜2を形成する。ダマシン法により、第1層間絶縁膜2に埋め込まれたCu配線3を形成する。第1層間絶縁膜2上に、酸化シリコンや低誘電体材料等により第2層間絶縁膜4を形成する。
{(アニール処理後のシート抵抗)−(アニール処理前のシート抵抗)}/(アニール処理前のシート抵抗)×100(%)
具体的には、1nm以下の膜厚のTi膜、TiN膜からなるバリア層、Al膜を順次、形成したサンプル(第1実施例)と、従来構造に該当する10nm程度の膜厚のTi膜、TiOx(酸化チタン)及びTiN膜からなるバリア層、Al膜を順次、形成した比較例サンプルの2つを準備した。TiN膜のバリア膜厚を変更した複数のサンプルでのシート抵抗測定結果を図8に示す。
2 第1層間絶縁膜
3 Cu配線
4 第2層間絶縁膜
5 コンタクトホール
6 第1のTi膜
7 TiN膜
8 第2のTi膜
9 第1のAl膜
10 第2のAl膜
15 AlxTiy合金
16 CuTi合金膜
20 Al配線
Claims (11)
- 第1層間絶縁膜内に、露出したCu配線を形成する工程と、
前記第1層間絶縁膜上に、第2層間絶縁膜を形成する工程と、
前記第2層間絶縁膜内に、前記Cu配線を露出させるようにコンタクトホールを形成する工程と、
前記コンタクトホール内壁上及び前記第2層間絶縁膜上に第1のTi膜を形成する第1の工程であって、前記第1のTi膜のうちコンタクトホール底面上の第1の部分と前記第2層間絶縁膜上の第2の部分の膜厚の比(第1の部分)/(第2の部分)を0.05以下とする第1の工程と、
前記コンタクトホール内壁上と前記第2層間絶縁膜上の第1のTi膜上にTiN膜、第2のTi膜、及び第1のAl膜をこの順に形成する第2の工程と、
アルミ・リフロー法を用いて、前記コンタクトホール内を第2のAl膜で埋め込むと共に前記第2層間絶縁膜の上方の前記第1のAl膜上に第2のAl膜を形成する工程であって、前記アルミ・リフロー法を用いる際に前記第2のTi膜及び第1のAl膜をアルミニウム・チタン合金膜とする工程と、
を有する半導体装置の製造方法。 - 前記第2の工程において、
前記TiN膜のうちコンタクトホール底面上方の第3の部分と前記第2層間絶縁膜の上方の第4の部分の膜厚の比(第3の部分)/(第4の部分)が0.1以上となるように前記TiN膜を形成する、請求項1に記載の半導体装置の製造方法。 - 前記第2の工程において、
前記第3の部分の膜厚が3nm以上となるように、前記TiN膜を形成する、請求項2に記載の半導体装置の製造方法。 - 前記第2の工程において、
前記第2のTi膜のうちコンタクトホール底面上方の第5の部分と前記第2層間絶縁膜の上方の第6の部分の膜厚の比(第5の部分)/(第6の部分)が0.1以上となるように前記第2のTi膜を形成する、請求項1〜3の何れか1項に記載の半導体装置の製造方法。 - 前記第2の工程において、
前記第5の部分の膜厚が2nm以上となるように、前記第2のTi膜を形成する、請求項4に記載の半導体装置の製造方法。 - 前記第2の工程において、
前記第1のAl膜のうちコンタクトホール底面上方の第7の部分と前記第2層間絶縁膜の上方の第8の部分の膜厚の比(第7の部分)/(第8の部分)が0.1以上となるように前記第1のAl膜を形成する、請求項1〜5の何れか1項に記載の半導体装置の製造方法。 - 前記第2の工程において、
前記第7の部分の膜厚が15nm以上となるように、前記第1のAl膜を形成する、請求項6に記載の半導体装置の製造方法。 - 前記第1の工程において、
前記第1の部分の膜厚が1nm以下となるように、前記第1のTi膜を形成する、請求項1〜7の何れか1項に記載の半導体装置の製造方法。 - 前記コンタクトホールを形成する工程において、
直径が250〜400nmのコンタクトホールを形成する、請求項1〜8の何れか1項に記載の半導体装置の製造方法。 - 前記第2の工程において、
ロングスロー式スパッタ装置、コリメータ式スパッタ装置、又はイオン化スパッタ装置を用いて、前記TiN膜、第2のTi膜、及び第1のAl膜を形成する、請求項1〜9の何れか1項に記載の半導体装置の製造方法。 - 前記アルミ・リフロー法は、400〜500℃の温度で行う、請求項1〜10の何れか1項に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010105392A JP5634742B2 (ja) | 2010-04-30 | 2010-04-30 | 半導体装置の製造方法 |
US13/085,782 US8623759B2 (en) | 2010-04-30 | 2011-04-13 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010105392A JP5634742B2 (ja) | 2010-04-30 | 2010-04-30 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011233833A JP2011233833A (ja) | 2011-11-17 |
JP5634742B2 true JP5634742B2 (ja) | 2014-12-03 |
Family
ID=44858563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010105392A Expired - Fee Related JP5634742B2 (ja) | 2010-04-30 | 2010-04-30 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8623759B2 (ja) |
JP (1) | JP5634742B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201447990A (zh) * | 2013-01-24 | 2014-12-16 | Ps4 Luxco Sarl | 半導體裝置及其製造方法 |
EP2806463A1 (en) * | 2013-05-22 | 2014-11-26 | Imec | Low temperature Ohmic contacts for III-N power devices |
US9418856B2 (en) | 2014-11-06 | 2016-08-16 | Samsung Electronics Co., Ltd. | Methods of forming titanium-aluminum layers for gate electrodes and related semiconductor devices |
US9543248B2 (en) * | 2015-01-21 | 2017-01-10 | Qualcomm Incorporated | Integrated circuit devices and methods |
JP6617546B2 (ja) * | 2015-12-11 | 2019-12-11 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2946978B2 (ja) * | 1991-11-29 | 1999-09-13 | ソニー株式会社 | 配線形成方法 |
DE19515564B4 (de) * | 1994-04-28 | 2008-07-03 | Denso Corp., Kariya | Elektrode für ein Halbleiterbauelement und Verfahren zur Herstellung derselben |
JPH09275142A (ja) * | 1995-12-12 | 1997-10-21 | Texas Instr Inc <Ti> | 半導体の空隙を低温低圧で充填を行う処理方法 |
KR100200499B1 (ko) | 1995-12-28 | 1999-06-15 | 윤종용 | 반도체 소자의 금속배선막 형성방법 |
US5918149A (en) * | 1996-02-16 | 1999-06-29 | Advanced Micro Devices, Inc. | Deposition of a conductor in a via hole or trench |
US6054382A (en) * | 1996-03-28 | 2000-04-25 | Texas Instruments Incorporated | Method of improving texture of metal films in semiconductor integrated circuits |
US5789317A (en) * | 1996-04-12 | 1998-08-04 | Micron Technology, Inc. | Low temperature reflow method for filling high aspect ratio contacts |
JPH10223753A (ja) * | 1997-02-05 | 1998-08-21 | Hitachi Ltd | 半導体集積回路装置の製造方法および半導体集積回路装置 |
JPH10233753A (ja) | 1997-02-19 | 1998-09-02 | Canon Inc | スペクトラム拡散通信方法及び装置 |
JP3050161B2 (ja) * | 1997-04-18 | 2000-06-12 | 日本電気株式会社 | 半導体装置及びその製造方法 |
JP3625652B2 (ja) * | 1998-06-30 | 2005-03-02 | シャープ株式会社 | 半導体装置の製造方法 |
US6448173B1 (en) * | 2000-06-07 | 2002-09-10 | International Business Machines Corporation | Aluminum-based metallization exhibiting reduced electromigration and method therefor |
KR100399417B1 (ko) * | 2001-01-08 | 2003-09-26 | 삼성전자주식회사 | 반도체 집적 회로의 제조 방법 |
JP2002299436A (ja) * | 2001-03-29 | 2002-10-11 | Toshiba Corp | 半導体装置およびその製造方法 |
US20080070405A1 (en) * | 2002-05-30 | 2008-03-20 | Park Jae-Hwa | Methods of forming metal wiring layers for semiconductor devices |
JP4571781B2 (ja) * | 2003-03-26 | 2010-10-27 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2008091835A (ja) | 2006-10-05 | 2008-04-17 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2008294211A (ja) * | 2007-05-24 | 2008-12-04 | Toshiba Corp | 半導体装置及びその製造方法 |
US7927943B2 (en) * | 2008-09-12 | 2011-04-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for tuning a work function of high-k metal gate devices |
JP2010165989A (ja) * | 2009-01-19 | 2010-07-29 | Elpida Memory Inc | 半導体装置の製造方法 |
JP2011091242A (ja) * | 2009-10-23 | 2011-05-06 | Elpida Memory Inc | 半導体装置の製造方法 |
US8637390B2 (en) * | 2010-06-04 | 2014-01-28 | Applied Materials, Inc. | Metal gate structures and methods for forming thereof |
-
2010
- 2010-04-30 JP JP2010105392A patent/JP5634742B2/ja not_active Expired - Fee Related
-
2011
- 2011-04-13 US US13/085,782 patent/US8623759B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8623759B2 (en) | 2014-01-07 |
US20110269308A1 (en) | 2011-11-03 |
JP2011233833A (ja) | 2011-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI569313B (zh) | 半導體裝置之製造方法 | |
JP5578466B2 (ja) | 銅配線、銅配線の形成方法および半導体装置 | |
JP2007059660A (ja) | 半導体装置の製造方法および半導体装置 | |
JP5634742B2 (ja) | 半導体装置の製造方法 | |
KR100790452B1 (ko) | 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법 | |
TWI513378B (zh) | 改善窄銅填孔之導電性的方法及結構 | |
JP2007294625A (ja) | 半導体装置の製造方法 | |
JP4946008B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4943110B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP3449333B2 (ja) | 半導体装置の製造方法 | |
JP2008294211A (ja) | 半導体装置及びその製造方法 | |
JP2008172051A (ja) | 半導体装置およびその製造方法 | |
JP2008016464A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2007335578A (ja) | 半導体装置及びその製造方法 | |
US7608535B2 (en) | Method for forming metal contact in semiconductor device | |
JP2004071705A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2005064195A (ja) | 半導体装置およびその製造方法 | |
CN104701248B (zh) | 用于半导体器件的互连结构 | |
JP2010129693A (ja) | 半導体装置及びその製造方法 | |
US20040099949A1 (en) | Semiconductor device and fabrication method thereof | |
JP2008172056A (ja) | 半導体装置およびその製造方法 | |
CN100424868C (zh) | 半导体装置及其制造方法 | |
JP2005353663A (ja) | 半導体装置の製造方法及び半導体装置 | |
KR101095998B1 (ko) | 반도체 소자의 형성 방법 | |
JP2005085884A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130204 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131008 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140108 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140114 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140404 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140411 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140916 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141015 |
|
LAPS | Cancellation because of no payment of annual fees |