TW201447990A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201447990A
TW201447990A TW103102268A TW103102268A TW201447990A TW 201447990 A TW201447990 A TW 201447990A TW 103102268 A TW103102268 A TW 103102268A TW 103102268 A TW103102268 A TW 103102268A TW 201447990 A TW201447990 A TW 201447990A
Authority
TW
Taiwan
Prior art keywords
film
aluminum
titanium
semiconductor device
wiring
Prior art date
Application number
TW103102268A
Other languages
English (en)
Inventor
Takashi Kansaku
Original Assignee
Ps4 Luxco Sarl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ps4 Luxco Sarl filed Critical Ps4 Luxco Sarl
Publication of TW201447990A publication Critical patent/TW201447990A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明是在於提供一種可靠度高的半導體裝置及其製造方法。半導體裝置的製造方法係包含：在比半導體基板更上面形成層間絕緣膜之工程；在層間絕緣膜中，形成上面與層間絕緣膜的上面同一平面的導電性柱塞之工程；在層間絕緣膜及導電性柱塞上形成第1鈦膜之工程；在第1鈦膜上形成鋁擴散防止膜之工程；在鋁擴散防止膜上形成第2鈦膜之工程；在第2鈦膜上形成鋁膜之工程；及使從鋁膜到第1鈦膜藉由蝕刻加工來成形而形成配線之工程。

Description

半導體裝置及其製造方法
本案是根據日本特願2013-010877號(2013年01月24日申請)主張優先權，且同申請案的全記載內容援用記載於本說明書中。
本發明是有關具備含鋁的配線之半導體裝置及其製造方法。
半導體裝置的配線材料是使用鋁(Al)或銅(Cu)。
在專利文獻1是揭示配線材料使用Cu的半導體裝置。在專利文獻1記載的銅配線是藉由在層間絕緣膜形成溝，在其溝隔著障蔽膜來埋入銅而形成。
在專利文獻2是揭示配線材料使用鋁的半導體積體電路裝置。在專利文獻2記載的配線層是除了鋁膜以外，在鋁膜之下具有氮化鈦(TiN)/鈦(Ti)膜(例如參照專利文獻2的圖8)。
[先行技術文獻] [專利文獻]
[專利文獻1]日本特開2000-277520號公報
[專利文獻2]日本特開平9-36229號公報
另外，上述專利文獻的全揭示內容是予以引用記載於本說明書中。以下的分析是由本發明的觀點來看。
隨著半導體裝置的縮小化，配線也微細化。於是，追求以低成本來形成可靠度高的微細配線之技術。
在層間絕緣膜形成寬度細的溝是可比較容易。並且，在其溝埋入Cu的方面也可容易使用電鍍技術來進行。因此，若根據專利文獻1記載那樣的銅配線技術，可形成微細的銅配線。然而，為了採用如此的銅配線技術，需要新的設備投資。因此，無法以低成本來製作微細配線。此情況，追求製造微細的鋁配線。
在此，說明有關專利文獻2所示那樣的先前技術的鋁配線的製作工程。
在圖22顯示涉及先前技術之形成鋁配線的工程的概略剖面圖。在圖22所示的工程中是在層間絕緣膜901中形成有鋪設氮化鈦/鈦的障蔽膜902之鎢(W)的接觸柱塞(Contact plug)903。在層間絕緣膜901上層疊鈦膜904及氮化鈦膜905作為障蔽膜。其次，層疊鋁膜906及氮化 鈦膜907。其次，在此層疊體上形成遮罩908。其次，以遮罩908作為遮罩，蝕刻加工層疊體，而形成鋁配線910。此時，若鋁配線910的配線寬形成未滿150nm，則如圖22所示般，產生鋁膜906朝下方前端變細的邊蝕刻(side etching)911。此邊蝕刻911是因為在氮化鈦膜907的蝕刻中附著於鋁膜906的側壁之沈積物被剝離，在沈積物完全被除去的瞬間，在鋁膜的横方向也進一步蝕刻而引起者。而且，鋁膜906會藉此邊蝕刻911而誘發剝離或倒塌，導致製品的良品率降低。
若根據本發明的第1視點，則可提供一種半導體裝置的製造方法，係包含：在比半導體基板更上面形成層間絕緣膜之工程；在層間絕緣膜中，形成上面與層間絕緣膜的上面同一平面的導電性柱塞之工程；在層間絕緣膜及導電性柱塞上形成第1鈦膜之工程；在第1鈦膜上形成鋁擴散防止膜之工程；在鋁擴散防止膜上形成第2鈦膜之工程；在第2鈦膜上形成鋁膜之工程；及使從鋁膜到第1鈦膜藉由蝕刻加工來成形而形成配線之工程。
若根據本發明的第2視點，則提供一種半導體裝置，係具備： 半導體基板；層間絕緣膜，其係形成於比半導體基板更上面；導電性柱塞，其係形成於層間絕緣膜中，上面形成與層間絕緣膜的上面同一平面；及配線，其係於層間絕緣膜上與導電性柱塞電性連接。
配線係具有：鈦膜，其係與導電性柱塞接觸；鋁擴散防止膜，其係形成於鈦膜上；鋁合金膜，其係形成於鋁擴散防止膜上；及鋁膜，其係形成於鋁合金膜上。
100，200‧‧‧半導體裝置
101‧‧‧半導體基板
102‧‧‧元件分離領域
103‧‧‧雜質擴散領域
111‧‧‧第1層間絕緣膜
111a‧‧‧貫通孔
112‧‧‧閘極絕緣膜
113‧‧‧閘極電極
114‧‧‧閘極罩層
115‧‧‧側壁
116‧‧‧第1柱塞障蔽膜
116’‧‧‧第1柱塞障蔽膜前驅膜
117‧‧‧第1接觸柱塞
117’‧‧‧第1接觸柱塞前驅膜
121‧‧‧第2層間絕緣膜
122‧‧‧第2柱塞障蔽膜
123‧‧‧第2接觸柱塞
124‧‧‧第1配線罩膜
124’‧‧‧第1配線罩膜前驅膜
130‧‧‧第1配線
131‧‧‧第1鈦膜
131’‧‧‧第1鈦膜前驅膜
132‧‧‧第1鋁擴散防止膜
132’‧‧‧第1鋁擴散防止膜前驅膜
133‧‧‧鋁合金膜
133a‧‧‧第1部分
133b‧‧‧第2部分
133’‧‧‧鋁合金膜前驅膜
134‧‧‧鋁膜
134’‧‧‧鋁膜前驅膜
135‧‧‧上部導電膜
135’‧‧‧上部導電膜前驅膜
137‧‧‧第2鈦膜
141‧‧‧第3層間絕緣膜
142‧‧‧第2配線罩膜
150‧‧‧第2配線
230‧‧‧第3配線
232‧‧‧第2鋁擴散防止膜
232’‧‧‧第2鋁擴散防止膜前驅膜
901‧‧‧層間絕緣膜
902‧‧‧障蔽膜
903‧‧‧接觸柱塞
904‧‧‧鈦膜
905‧‧‧氮化鈦膜
906‧‧‧鋁膜
907‧‧‧氮化鈦膜
908‧‧‧遮罩
910‧‧‧鋁配線
911‧‧‧邊蝕刻
914‧‧‧鋁配線
915‧‧‧鋁-鈦合金
圖1是第1實施形態的半導體裝置的概略平面圖。
圖2是圖1的II-II線的半導體裝置的概略剖面圖。
圖3是第1實施形態的鋁合金膜及第1障蔽層的概略部分剖面圖。
圖4是第1實施形態的鋁合金膜及第1障蔽層的概略部分剖面圖。
圖5是第1實施形態的鋁合金膜及第1障蔽層的概略部分剖面圖。
圖6是用以說明第1實施形態的半導體裝置的製造方法的概略工程圖。
圖7是用以說明第1實施形態的半導體裝置的製造方 法的概略工程圖。
圖8是用以說明第1實施形態的半導體裝置的製造方法的概略工程圖。
圖9是用以說明第1實施形態的半導體裝置的製造方法的概略工程圖。
圖10是用以說明第1實施形態的半導體裝置的製造方法的概略工程圖。
圖11是用以說明第1實施形態的半導體裝置的製造方法的概略工程圖。
圖12是用以說明第1實施形態的半導體裝置的製造方法的概略工程圖。
圖13是用以說明第1實施形態的半導體裝置的製造方法的概略工程圖。
圖14是用以說明第1實施形態的半導體裝置的製造方法的概略工程圖。
圖15是第2實施形態的半導體裝置的概略剖面圖。
圖16是第2實施形態的鋁合金膜及第2障蔽層的概略部分剖面圖。
圖17是第2實施形態的鋁合金膜及第2障蔽層的概略部分剖面圖。
圖18是第2實施形態的鋁合金膜及第2障蔽層的概略部分剖面圖。
圖19是用以說明第2實施形態的半導體裝置的製造方法的概略工程圖。
圖20是用以說明第2實施形態的半導體裝置的製造方法的概略工程圖。
圖21是用以說明第2實施形態的半導體裝置的製造方法的概略工程圖。
圖22是形成先前技術的鋁配線的工程的概略剖面圖。
圖23是用以說明所欲解決的課題的半導體裝置的概略剖面圖。
圖24是圖23的鈦膜部分的擴大圖。
在以下記載上述各視點的理想形態。
若根據上述第1視點的理想形態，則半導體裝置的製造方法是在形成配線的工程之前，更包含使第2鈦膜的至少一部分與鋁膜的一部分反應而形成鋁合金膜的工程。
若根據上述第1視點的理想形態，則在形成鋁合金膜的工程中，藉由將半導體基板加熱至400℃~450℃來形成鋁合金膜。
若根據上述第1視點的理想形態，則半導體裝置的製造方法是在形成鋁合金膜的工程之前，更包含在比鋁膜更上面形成配線罩膜的工程。形成配線罩膜的工程是包含形成鋁合金膜的工程。
若根據上述第1視點的理想形態，則在形成 配線的工程中，使用配線罩膜作為遮罩，從鋁膜蝕刻加工至第1鈦膜。
若根據上述第1視點的理想形態，則半導體裝置的製造方法是在形成配線的工程之前，更包含：在鋁膜上形成上部導電膜的工程，及在配線罩膜上形成光阻圖案的工程。配線罩膜是在上部導電膜上形成。在形成配線罩膜的工程中，使用光阻圖案作為遮罩來將第1罩膜成形。
若根據上述第1視點的理想形態，則鋁擴散防止膜是膜厚15nm以下的氮化鈦膜。
若根據上述第1視點的理想形態，則鋁擴散防止膜是膜厚4nm以下的氧化鈦膜。
若根據上述第1視點的理想形態，則在形成鋁擴散防止膜的工程中，氧化鈦膜是藉由使第1鈦膜的表層空氣氧化而形成。
若根據上述第1視點的理想形態，則在形成鋁擴散防止膜的工程中，氧化鈦膜是藉由使第1鈦膜的表層利用氧退火來氧化而形成。
若根據上述第1視點的理想形態，則導電性柱塞是含有鎢。
若根據上述第1視點的理想形態，則半導體裝置的製造方法是在形成導電性柱塞的工程之前，更包含將層間絕緣膜的上面平坦化處理的工程。
若根據上述第1視點的理想形態，則在形成 鋁膜的工程中，一邊將半導體基板保溫於300℃以下，一邊藉由濺射法來形成鋁膜。
若根據上述第2視點的理想形態，則鋁擴散防止膜是膜厚15nm以下的氮化鈦膜。
若根據上述第2視點的理想形態，則鋁擴散防止膜是膜厚4nm以下的氧化鈦膜。
若根據上述第2視點的理想形態，則鋁合金膜是含有鋁與鈦的合金。
若根據上述第2視點的理想形態，則導電性柱塞是含有鎢。
若根據上述第2視點的理想形態，則配線是在鋁膜上更具有氮化鈦膜。
若根據上述第2視點的理想形態，則半導體裝置是在配線上更具備配線罩膜。
在以下的說明中，圖面參照符號是為了發明的理解而附記者，並非是意圖限定成圖示的態樣者。以下說明的序數並非一定與申請專利範圍的記載的序數對應者。
說明有關第1實施形態的半導體裝置。在圖1顯示第1實施形態的半導體裝置的概略平面圖。在圖2顯示圖1的II-II線的概略剖面圖。圖1是用以顯示各要素的位置關係者，只圖示圖2所示的要素的一部分。可舉DRAM(Dynamic Random Access Memory)作為半導體裝置100的一例。
半導體裝置100是具備：半導體基板101，及形成於半導體基板101，區劃元件形成領域的元件分離領域102，及形成於半導體基板101的雜質擴散領域103，及形成於半導體基板101上的閘極絕緣膜112，及形成於閘極絕緣膜112上的閘極電極113，及形成於閘極電極113上的閘極罩層114，及沿著閘極電極113的側壁形成的側壁115，及與雜質擴散領域103或閘極電極113電性連接的第1接觸柱塞117，及形成於半導體基板101上，覆蓋閘極電極113的第1層間絕緣膜111。具有閘極電極113，閘極絕緣膜112，及雜質擴散領域103的半導體基板101是形成電晶體。閘極電極113是可設為複數的導電體的層疊體。例如，閘極電極113是可具有多晶矽膜，鎢矽化物(WSi)膜及W膜。第1接觸柱塞117是亦可以第1柱塞障蔽膜116所覆蓋。第1接觸柱塞117是可例如以W，鉬(Mo)等的導電體所形成。第1柱塞障蔽膜116是例如可以Ti膜(下層)及TiN膜(上層)的層疊體所形成。半導體裝置100是亦可更具有電容器(未圖示)及附屬於彼的元件。
半導體裝置100是在第1層間絕緣膜111上更具備：第1配線130，及形成於第1配線130上的第1配線罩膜124，及與第1配線130電性連接的第2接觸柱塞123，及覆蓋第1配線130的第2層間絕緣膜121。第1配線130的一部分是與第1接觸柱塞117電性連接。第2接觸柱塞123是亦可以第2柱塞障蔽膜122所覆蓋。第 2接觸柱塞123及第2柱塞障蔽膜122是可與第1接觸柱塞117及第1柱塞障蔽膜116同樣形成。
第1配線130是可設為複數的導電體的層疊體。例如，第1配線130是具有：防止鋁的擴散的第1障蔽層，及形成於第1障蔽層上的鋁合金膜133，及形成於鋁合金膜133上的鋁膜134，及形成於鋁膜134上的上部導電膜135。鋁合金膜133是例如為鋁鈦(Al-Ti)合金膜。第1障蔽層是具有：與第1接觸柱塞117接觸的第1鈦膜131，及形成於第1鈦膜131上的第1鋁擴散防止膜132。第1實施形態的第1鋁擴散防止膜132是氮化鈦膜。上部導電膜135是例如氮化鈦膜。
在圖3~圖5顯示鋁合金膜133及第1障蔽層131，132的概略部分剖面圖。鋁合金膜133是如圖3所示般，介於第1鋁擴散防止膜132與鋁膜134之間。鋁合金膜133的一部分(第1部分133a)如圖4所示般，亦可形成於第1鋁擴散防止膜132內的一部分。並且，鋁合金膜133的一部分(第2部分133b)如圖5所示般，亦可貫通第1鋁擴散防止膜132，到達第1鈦膜131的上層的一部分。為了迴避接觸電阻的增大，鋁合金膜133是未形成至第1接觸柱塞117的上面為理想。
第1接觸柱塞117與第1配線130的電性連接是藉由第1接觸柱塞117與第1鈦膜131的接觸來確保。藉此，可防止第1配線130與第1接觸柱塞117的接觸電阻變大。
第1鈦膜131的膜厚是例如可設為20nm。當第1鋁擴散防止膜132為氮化鈦時，其膜厚是15nm以下為理想，更理想是10nm以下，更加理想是2nm以上10nm以下。鋁合金膜133及鋁膜134的各膜厚是依退火處理而變化。鋁合金膜133與鋁膜134的合計膜厚是例如可設為290nm(鋁合金膜133的第1部分133a及第2部分133b除外)。上部導電膜135的膜厚是例如可設為50nm。第1配線130的寬度是例如可設為150nm以下。
藉由第2接觸柱塞123或第2柱塞障蔽膜122與鋁膜134接觸，可確保第2接觸柱塞123與第1配線130的電性連接。
半導體裝置100是在第2層間絕緣膜121上更具備：第2配線150，及形成於第2配線150上的第2配線罩膜142，及覆蓋第2配線150的第3層間絕緣膜141。第2配線150是與第2接觸柱塞123電性連接。第2配線150的形態是可與第1配線130同樣。半導體裝置100是亦可更具備與第2配線150電性連接的第3接觸柱塞(未圖示)。
半導體裝置100是亦可在第3層間絕緣膜141上更具備至少1個的層間絕緣膜及配線。在上層的配線，當邊蝕刻所造成的不良影響小時，亦可將配線的形態設為與第1配線130不同的形態。例如，配線寬超過150nm的配線是亦可為依序層疊鈦膜，氮化鈦膜及鋁膜者。
其次，說明有關第1實施形態的半導體裝置 的製造方法。在圖6~圖14顯示用以說明第1實施形態的半導體裝置的製造方法的概略工程圖。
首先，形成第2層間絕緣膜下的各要素。形成第1層間絕緣膜111之後，第1層間絕緣膜111的上面是平坦化處理(圖6)。平坦化處理法，例如可使用CMP(Chemical Mechanical Polishing)法。
其次，在第1層間絕緣膜111中形成用以埋入第1接觸柱塞的貫通孔111a(圖7)。貫通孔111a是例如可用乾蝕刻形成。
其次，包含貫通孔111a的底面及內壁，以能夠覆蓋第1層間絕緣膜111的方式形成第1柱塞障蔽膜前驅膜116’。第1柱塞障蔽膜前驅膜116’是亦可為鈦膜與氮化鈦膜的層疊體，或氮化鈦單膜。其次，在第1柱塞障蔽膜前驅膜116’上形成第1接觸柱塞前驅膜117’(圖8)。第1柱塞障蔽膜前驅膜116’及第1接觸柱塞前驅膜117’是例如可以CVD(Chemical Vapor Deposition)法所形成。
其次，除去第1層間絕緣膜111的上面上的第1柱塞障蔽膜前驅膜116’及第1接觸柱塞前驅膜117’，而形成第1柱塞障蔽膜116及第1接觸柱塞117(圖9)。第1柱塞障蔽膜前驅膜116’及第1接觸柱塞前驅膜117’是例如可使用CMP法來除去。第1柱塞障蔽膜前驅膜116’及第1接觸柱塞前驅膜117’的上面與第1層間絕緣膜111的上面最好是形成同一平面。
其次，在第1層間絕緣膜111上形成鈦膜的第1鈦膜前驅膜131’。第1鈦膜前驅膜131’的膜厚是例如可設為20nm。其次，在第1鈦膜前驅膜131’上形成第1鋁擴散防止膜前驅膜132’。在第1實施形態中，第1鋁擴散防止膜前驅膜132’是氮化鈦膜。第1鋁擴散防止膜前驅膜132’的膜厚是例如可設為15nm以下，較理想是10nm以下，更理想是2nm~10nm。其次，在第1鋁擴散防止膜前驅膜132’上形成第2鈦膜137(圖10)。第2鈦膜137的膜厚是例如可設為20nm。第1鈦膜前驅膜131’，第1鋁擴散防止膜前驅膜132’及第2鈦膜137是例如可使用濺射法來形成。
其次，在第2鈦膜137上形成鋁膜的鋁膜前驅膜134’。鋁膜前驅膜134’的膜厚是例如可設為270nm。鋁膜前驅膜134’是例如可使用濺射法來形成。此時，為了提高加工精度，在250℃以下的條件來形成鋁膜前驅膜134’為理想。並且，鋁膜前驅膜134’的膜厚是需要設為第2鈦膜137的膜厚的至少3倍以上，而使鋁膜前驅膜134’不會在後述的退火處理全部鋁-鈦合金化。其次，在鋁膜前驅膜134’上例如形成氮化鈦膜的上部導電膜前驅膜135’(圖11)。上部導電膜前驅膜135’是在用以加工層疊體的光阻形成時，亦有實現反射防止膜的任務。
其次，在上部導電膜前驅膜135’上形成第1配線罩膜前驅膜124’。第1配線罩膜前驅膜124’是有實現用以加工層疊體的硬遮罩的任務。第1配線罩膜前驅膜 124’是例如可設為矽氧化膜。矽氧化膜是例如可使用電漿技術來使成長。此情況，在400℃以上的環境下形成矽氧化膜。因此，鋁膜前驅膜134’及第2鈦膜137也被熱處理，而合金化進展。亦即，第2鈦膜137的至少一部分(較理想是全部)與鋁膜前驅膜134’的下部反應，而形成鋁-鈦合金的鋁合金膜前驅膜133’(圖12)。此時，第1鋁擴散防止膜前驅膜132’是具有作為防止鋁膜前驅膜134’的鋁擴散至第1接觸柱塞117方向的膜之機能。並且，第2鈦膜137是具有作為減弱鋁膜前驅膜134’的鋁擴散至第1接觸柱塞117方向的氣勢之緩衝膜的機能。亦即，藉由第2鈦膜137及第1鋁擴散防止膜前驅膜132’存在於鋁膜前驅膜134’下，可抑制第1鈦膜前驅膜131’與鋁膜前驅膜134’的合金化，可使第1鈦膜前驅膜131’殘存於第1接觸柱塞117上。藉此，可防止第1配線130與第1接觸柱塞117的接觸電阻的增大。
當形成第1配線罩膜前驅膜124’時的溫度未滿400℃時，為了降低第1配線130與第1接觸柱塞117的接觸電阻，亦可在形成第1配線罩膜前驅膜124’之後，實施退火處理來形成鋁合金膜前驅膜133’。退火條件是例如在氬氣環境下，可設為400℃~450℃，6Torr~8Torr(8×102Pa~1×103Pa)，30秒。
其次，在第1配線罩膜前驅膜124’上形成具有第1配線130的圖案之光阻(未圖示)。光阻是可使用化學增幅型光阻。此情況，當配線寬為65nm以上時，可 使用KrF曝光機，當未滿65nm時可使用ArF曝光機。其次，乾蝕刻第1配線罩膜前驅膜124’，而形成具有第1配線130的圖案之第1配線罩膜124(圖13)。
其次，使用第1配線罩膜124作為遮罩，藉由乾蝕刻來將層疊體成形，而形成上部導電膜135，鋁膜134，鋁合金膜133，第1鋁擴散防止膜132，及第1鈦膜131。亦即，形成第1配線130(圖14)。此時，以鋁合金膜133之下亦即第1鋁擴散防止膜132作為氮化鈦膜，且將此氮化鈦膜的膜厚設為15nm以下，藉此在第1鋁擴散防止膜132的蝕刻中，封鎖邊蝕刻進入鋁合金膜133及鋁膜134的危險性。亦即，第1鋁擴散防止膜132的氮化鈦膜的膜厚是設為縮短氮化鈦膜的蝕刻時間，鋁合金膜133或鋁膜134的側壁的沈積物完全被除去而邊蝕刻不會進展的膜厚。而且，一旦弄薄鋁擴散防止膜132，則會產生被鋁-鈦合金化至第1鈦膜131的危險性，但藉由在第1鋁擴散防止膜132之上插入第2鈦膜137，阻止合金化的氣勢，排除合金化到達至第1鈦膜131的下部。藉此，可防止邊蝕刻，且可排除第1鈦膜131的合金化的問題，可使製品的良品率提升，且可使製品的壽命延長。
其次，以能夠覆蓋第1配線130的方式形成第2層間絕緣膜121(未圖示)。其次，同樣形成第2層間絕緣膜121上的各要素，而製造半導體裝置100(圖2)。
其次，說明有關第2實施形態的半導體裝 置。在圖15顯示第2實施形態的半導體裝置的概略剖面圖。在圖15中，對於和第1實施形態相同的要素附上同樣的符號。
在半導體裝置200中，第3配線230是具有：第2障蔽層，鋁合金膜133，鋁膜134及上部導電膜135。第2障蔽層是具有：第1鈦膜131及第2鋁擴散防止膜232。在第1實施形態中，第1鋁擴散防止膜是氮化鈦，但第2實施形態的第2鋁擴散防止膜232是氧化鈦(TiO2)。第2鋁擴散防止膜232的膜厚是4nm以下為理想，更理想是1nm~3nm。
在圖16~圖18顯示鋁合金膜133及第2障蔽層131，232的概略部分剖面圖。鋁合金膜133是如圖16所示般，介於第2鋁擴散防止膜232與鋁膜134之間。鋁合金133的一部分(第1部分133a)如圖17所示般，亦可形成於第2鋁擴散防止膜232內的一部分。並且，鋁合金膜133的一部分(第2部分133b)如圖18所示般，亦可貫通第2鋁擴散防止膜232，到達第1鈦膜131的上層的一部分。為了迴避接觸電阻的增大，鋁合金膜133是未形成至第1接觸柱塞117的上面為理想。
其次，說明有關第2實施形態的半導體裝置的製造方法。在圖19~圖21顯示用以說明第2實施形態的半導體裝置的製造方法的概略工程圖。
至圖6~圖9所示的工程為止是與第1實施形態同樣。其次，在第1層間絕緣膜111上形成鈦膜的第1 鈦膜前驅膜131’。第1鈦膜前驅膜131’的膜厚是例如可設為20nm。其次，將第1鈦膜前驅膜131’的上面氧化，而形成氧化鈦膜的第2鋁擴散防止膜前驅膜232’。在使第1鈦膜前驅膜131’的上面空氣氧化時，可形成膜厚1nm的第2鋁擴散防止膜前驅膜232’。並且，例如，可使用以氬氣稀釋的氧氣，藉由250℃，60秒的退火處理來形成膜厚2nm的第2鋁擴散防止膜前驅膜232’。其次，在第2鋁擴散防止膜前驅膜232’上形成第2鈦膜137(圖19)。第2鈦膜137的膜厚是例如可設為20nm。
其次，與第1實施形態同樣，在第2鈦膜137上形成鋁膜前驅膜134’及上部導電膜前驅膜135’(圖20)。鋁膜前驅膜134’的膜厚是需要至少設為第2鈦膜137的膜厚的3倍以上，而使在後述的退火處理不會全部鋁-鈦合金化。
其次，與第1實施形態同樣，在上部導電膜前驅膜135’上形成第1配線罩膜前驅膜124’。其次，藉由熱處理，第2鈦膜137與鋁膜前驅膜134’的下部會反應，而形成鋁合金膜前驅膜133’(圖21)。此時，第2鋁擴散防止膜前驅膜232’是具有與第1實施形態的第1鋁擴散防止膜前驅膜132’同樣機能，防止鋁膜前驅膜134’的鋁擴散至第1接觸柱塞117方向。藉此，可使第1鈦膜前驅膜131’殘存於第1接觸柱塞117上，可防止第3配線230與第1接觸柱塞117的接觸電阻的增大。並且，在第2實施形態中，由於氮化鈦膜是不存在於鋁膜134的下 方，因此可不思考邊蝕刻的憂慮。
以後的工程是與圖13及圖14所示的工程同樣。
第2實施形態的上述以外的形態是與第1實施形態同樣。
其次，說明有關比較例。本發明者發現圖22所示那樣的邊蝕刻911會發生在鋁膜906與氮化鈦膜905的界面。於是，如圖23所示般，本發明者嘗試將障蔽膜形成鈦膜904單層的鋁配線914之製作。那麼，邊蝕刻的發生會被抑制。然而，因氮化鈦膜不存在，而產生別的問題。在圖24顯示圖23的鈦膜904部分的擴大圖。若在形成配線時實施退火處理，則鈦膜904與鋁膜906的下部會合金化而形成鋁-鈦合金915。而且，當鈦膜904薄時，鋁-鈦合金915會到達至接觸柱塞903的上面。此情況，如圖23所示那樣的鈦膜904不存在，鋁-鈦合金915會直接與接觸柱塞903接觸。因此，與接觸柱塞903的接觸電阻會增大。另一方面，若增厚鈦膜904，則即使可防止鋁-鈦合金915形成至接觸柱塞903上面，鋁配線914本身的電阻也會增大。因此，可知第1實施形態及第2實施形態可有效抑制邊蝕刻的發生，與接觸柱塞的接觸電阻的增大，及配線本身的電阻的增大。
本發明的半導體裝置及其製造方法是根據上述實施形態來說明，但並非限於上述實施形態，當然可在本發明的範圍內，且根據本發明的基本技術思想，對於各 種的揭示要素(包含各請求項的各要素，各實施形態乃至實施例的各要素，各圖面的各要素等)實施各種的變形、變更及改良。並且，在本發明的申請專利範圍的框架內，可為各種的揭示要素(包含各請求項的各要素，各實施形態乃至實施例的各要素，各圖面的各要素等)的多樣組合．置換乃至選擇。
本發明進一步的課題，目的及展開形態是可由包含申請專利範圍的本發明的全揭示事項明確得知。
有關在本說明書記載的數值範圍是該範圍內所含的任意數值乃至小範圍，即使無特別記載時也應解釋為具體記載者。
103‧‧‧雜質擴散領域
113‧‧‧閘極電極
116‧‧‧第1柱塞障蔽膜
117‧‧‧第1接觸柱塞
130‧‧‧第1配線

Claims (20)

  1. 半導體裝置的製造方法，其特徵係包含：在比半導體基板更上面形成層間絕緣膜之工程；在前述層間絕緣膜中，形成上面與前述層間絕緣膜的上面同一平面的導電性柱塞之工程；在前述層間絕緣膜及前述導電性柱塞上形成第1鈦膜之工程；在前述第1鈦膜上形成鋁擴散防止膜之工程；在前述鋁擴散防止膜上形成第2鈦膜之工程；在前述第2鈦膜上形成鋁膜之工程；及使從前述鋁膜到前述第1鈦膜藉由蝕刻加工來成形而形成配線之工程。
  2. 如申請專利範圍第1項之半導體裝置的製造方法，其中，在形成前述配線的工程之前，更包含：使前述第2鈦膜的至少一部分與前述鋁膜的一部分反應而形成鋁合金膜之工程。
  3. 如申請專利範圍第2項之半導體裝置的製造方法，其中，在形成前述鋁合金膜之工程中，藉由將前述半導體基板加熱至400℃~450℃來形成前述鋁合金膜。
  4. 如申請專利範圍第2或3項之半導體裝置的製造方法，其中，在形成前述鋁合金膜的工程之前，更包含：在比前述鋁膜更上面形成配線罩膜之工程，形成前述配線罩膜的工程是包含形成前述鋁合金膜的工程。
  5. 如申請專利範圍第4項之半導體裝置的製造方法，其中，在形成前述配線的工程中，使用前述配線罩膜作為遮罩，從前述鋁膜蝕刻加工到前述第1鈦膜。
  6. 如申請專利範圍第5項之半導體裝置的製造方法，其中，在形成前述配線的工程之前，更包含：在前述鋁膜上形成上部導電膜之工程，及在前述配線罩膜上形成光阻圖案之工程，前述配線罩膜係形成於前述上部導電膜上，在形成前述配線罩膜的工程中，使用前述光阻圖案作為遮罩，將前述第1罩膜成形。
  7. 如申請專利範圍第1~6項中的任一項所記載之半導體裝置的製造方法，其中，前述鋁擴散防止膜為膜厚15nm以下的氮化鈦膜。
  8. 如申請專利範圍第1~6項中的任一項所記載之半導體裝置的製造方法，其中，前述鋁擴散防止膜為膜厚4nm以下的氧化鈦膜。
  9. 如申請專利範圍第8項之半導體裝置的製造方法，其中，在形成鋁擴散防止膜的工程中，前述氧化鈦膜係藉由使前述第1鈦膜的表層空氣氧化而形成。
  10. 如申請專利範圍第8項之半導體裝置的製造方法，其中，在形成鋁擴散防止膜的工程中，前述氧化鈦膜係藉由氧退火來使前述第1鈦膜的表層氧化，藉此形成。
  11. 如申請專利範圍第1~10項中的任一項所記載之半導體裝置的製造方法，其中，前述導電性柱塞係含有 鎢。
  12. 如申請專利範圍第1~11項中的任一項所記載之半導體裝置的製造方法，其中，在形成前述導電性柱塞的工程之前，更包含：將前述層間絕緣膜的上面平坦化處理的工程。
  13. 如申請專利範圍第1~12項中的任一項所記載之半導體裝置的製造方法，其中，在形成前述鋁膜的工程中，一邊將前述半導體基板保溫在300℃以下，一邊藉由濺射法來形成前述鋁膜。
  14. 一種半導體裝置，其特徵係具備：半導體基板；層間絕緣膜，其係形成於比前述半導體基板更上面；導電性柱塞，其係形成於前述層間絕緣膜中，上面形成與前述層間絕緣膜的上面同一平面；及配線，其係於前述層間絕緣膜上與前述導電性柱塞電性連接，前述配線係具有：鈦膜，其係與前述導電性柱塞接觸；鋁擴散防止膜，其係形成於前述鈦膜上；鋁合金膜，其係形成於前述鋁擴散防止膜上；及鋁膜，其係形成於前述鋁合金膜上。
  15. 如申請專利範圍第14項之半導體裝置，其中，前述鋁擴散防止膜為膜厚15nm以下的氮化鈦膜。
  16. 如申請專利範圍第14項之半導體裝置，其中， 前述鋁擴散防止膜為膜厚4nm以下的氧化鈦膜。
  17. 如申請專利範圍第14~16項中的任一項所記載之半導體裝置，其中，前述鋁合金膜係含有鋁及鈦的合金。
  18. 如申請專利範圍第14~17項中的任一項所記載之半導體裝置，其中，前述導電性柱塞係含有鎢。
  19. 如申請專利範圍第14~18項中的任一項所記載之半導體裝置，其中，前述配線係於前述鋁膜上更具有氮化鈦膜。
  20. 如申請專利範圍第14~19項中的任一項所記載之半導體裝置，其中，在前述配線上更具備配線罩膜。
TW103102268A 2013-01-24 2014-01-22 半導體裝置及其製造方法 TW201447990A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013010877 2013-01-24

Publications (1)

Publication Number Publication Date
TW201447990A true TW201447990A (zh) 2014-12-16

Family

ID=51227580

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103102268A TW201447990A (zh) 2013-01-24 2014-01-22 半導體裝置及其製造方法

Country Status (5)

Country Link
US (1) US10128149B2 (zh)
KR (1) KR20150109380A (zh)
DE (1) DE112014000540T5 (zh)
TW (1) TW201447990A (zh)
WO (1) WO2014115790A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102612592B1 (ko) * 2018-10-15 2023-12-12 삼성전자주식회사 반도체 소자
CN109616515B (zh) * 2018-11-26 2021-06-15 上海集成电路研发中心有限公司 一种金属栅极结构及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS639954A (ja) * 1986-07-01 1988-01-16 Fujitsu Ltd 配線層の接続方法
JPH0855837A (ja) * 1994-08-09 1996-02-27 Sony Corp マスクを用いた開口部形成方法及び半導体装置の製造方法
JP3625652B2 (ja) * 1998-06-30 2005-03-02 シャープ株式会社 半導体装置の製造方法
JP2000306999A (ja) * 1999-04-21 2000-11-02 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP2003092271A (ja) * 2001-07-13 2003-03-28 Seiko Epson Corp 半導体装置及びその製造方法
JP2003332338A (ja) * 2002-05-16 2003-11-21 Seiko Epson Corp 半導体装置及びその製造方法
JP3841772B2 (ja) * 2002-11-05 2006-11-01 沖電気工業株式会社 半導体素子の製造方法
JP5634742B2 (ja) * 2010-04-30 2014-12-03 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置の製造方法

Also Published As

Publication number Publication date
US10128149B2 (en) 2018-11-13
KR20150109380A (ko) 2015-10-01
WO2014115790A1 (ja) 2014-07-31
DE112014000540T5 (de) 2015-11-05
US20150364427A1 (en) 2015-12-17

Similar Documents

Publication Publication Date Title
US9984977B2 (en) Semiconductor constructions
TWI575662B (zh) 半導體裝置結構與其形成方法
US7332764B2 (en) Metal-insulator-metal (MIM) capacitor and method of fabricating the same
US8174064B2 (en) Semiconductor device and method for forming the same
US10332837B2 (en) Enhancing barrier in air gap technology
TW202118100A (zh) 用於記憶單元的側壁間隔物結構
JP5134193B2 (ja) 半導体装置及びその製造方法
US9876068B1 (en) High-K metal-insulator-metal capacitor and method of manufacturing the same
TW202008445A (zh) 半導體裝置的形成方法
JP5562631B2 (ja) 半導体装置
US10109525B1 (en) Fabrication method and structure of semiconductor device with contact and plug
JP5128851B2 (ja) 半導体装置及びその製造方法
JP4382687B2 (ja) 半導体装置およびその製造方法
TW201447990A (zh) 半導體裝置及其製造方法
JP7341811B2 (ja) 半導体装置及び半導体装置の製造方法
KR20180031900A (ko) 에어 갭을 포함하는 반도체 소자
JP2002373893A (ja) パッドを有する半導体装置とその製造方法
US20240032275A1 (en) Semiconductor devices
TWI793789B (zh) 具有複合介電結構的半導體元件及其製備方法
US10304743B2 (en) Semiconductor device and manufacturing method thereof
JP5566003B2 (ja) 半導体装置およびその製造方法
JP2006253268A (ja) 半導体装置およびその製造方法
JP2015133382A (ja) 半導体装置の製造方法
US20180366552A1 (en) Semiconductor device
JPH11135629A (ja) 半導体デバイスの配線構造並びにその形成方法