JP4943110B2 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4943110B2 JP4943110B2 JP2006280606A JP2006280606A JP4943110B2 JP 4943110 B2 JP4943110 B2 JP 4943110B2 JP 2006280606 A JP2006280606 A JP 2006280606A JP 2006280606 A JP2006280606 A JP 2006280606A JP 4943110 B2 JP4943110 B2 JP 4943110B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- wiring
- metal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 47
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 149
- 239000002184 metal Substances 0.000 claims description 149
- 238000000034 method Methods 0.000 claims description 70
- 239000010949 copper Substances 0.000 claims description 62
- 230000004888 barrier function Effects 0.000 claims description 48
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 32
- 229910052802 copper Inorganic materials 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 25
- 238000010030 laminating Methods 0.000 claims description 9
- 238000011049 filling Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 208
- 239000011229 interlayer Substances 0.000 description 55
- 239000000203 mixture Substances 0.000 description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 23
- 229910052710 silicon Inorganic materials 0.000 description 23
- 239000010703 silicon Substances 0.000 description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 238000009413 insulation Methods 0.000 description 16
- 230000015572 biosynthetic process Effects 0.000 description 14
- 230000003647 oxidation Effects 0.000 description 13
- 238000007254 oxidation reaction Methods 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 238000004544 sputter deposition Methods 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 6
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 6
- 238000007772 electroless plating Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 6
- 229910010271 silicon carbide Inorganic materials 0.000 description 6
- 125000004429 atom Chemical group 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 239000012528 membrane Substances 0.000 description 5
- XLYOFNOQVPJJNP-ZSJDYOACSA-N Heavy water Chemical compound [2H]O[2H] XLYOFNOQVPJJNP-ZSJDYOACSA-N 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000000921 elemental analysis Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 230000003405 preventing effect Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 239000002390 adhesive tape Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- FEBFYWHXKVOHDI-UHFFFAOYSA-N [Co].[P][W] Chemical compound [Co].[P][W] FEBFYWHXKVOHDI-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 125000004431 deuterium atom Chemical group 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 150000002500 ions Chemical group 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 230000033116 oxidation-reduction process Effects 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
u)の多層配線技術は、半導体装置を高集積化させる上で不可欠である。
あるいは、配線用のトレンチにビアホール(Via-Hole)を予め形成し、トレンチとビアホールの双方にCuを充填して配線とビアコンタクトとを同時に形成する、いわゆるデュアルダマシン(Dual-Damascene)法が利用される。
請求項2に記載の発明では、請求項1に記載の半導体装置であって、前記金属層は、当該金属層が形成される前記凹部の内側面に形成されたバリア層と、前記バリア層の内側に
充填されて銅を主成分にした配線層と、からなること、を要旨とする。
上記目的を達成するため、請求項4に記載の発明では、素子領域を有した半導体基板に絶縁層を積層する絶縁層工程と、前記絶縁層に複数の凹部を形成する凹部工程と、前記複数の凹部の各々に金属層を埋め込む金属層工程と、前記絶縁層の表面と、前記金属層の表面と、を略同一面に平坦化する平坦化工程と、平坦化した前記絶縁層の表面と、平坦化した前記金属層の表面と、にZrBx(x=0.5〜4.0)を主成分にしたメタルキャップ層を積層するメタルキャップ層工程とを含み、前記メタルキャップ層工程にて、前記メタルキャップ層が、前記絶縁層の表面において絶縁性を呈し、前記金属層の表面において導電性を呈することを要旨とする。
請求項5に記載の発明では、請求項4に記載の半導体装置の製造方法であって、前記金属層工程は、前記複数の凹部の各々の内側面に、バリア層を形成して前記バリア層の内側に銅を主成分にした配線層を充填すること、を要旨とする。
請求項6に記載の発明では、請求項4又は5に記載の半導体装置の製造方法であって、前記凹部工程は、前記絶縁層に配線部に対応するトレンチと、ビアコンタクトに対応するビアホールと、を形成すること、前記金属層工程は、前記ビアホールに前記ビアコンタクトを埋め込み、前記トレンチに前記配線部を埋め込むこと、を要旨とする。
チタンシリサイド/窒化チタン/タングステン)からなる3層構造を用いることができる。
図2において、まず、シリコン基板2の表面に、素子分離領域2aと、素子領域2bと、を区画形成する。例えば、公知のSTIプロセスを用いて、素子分離領域2aにシリコン酸化膜を埋め込む。また、公知のMOSプロセスを用いて、ゲート絶縁膜4、ソース・ドレイン領域5、ゲート電極6、サイドウォール7などを形成し、素子領域2bにMOSトランジスタ3を形成する。
を用いて、コンタクトプラグ10を平坦化する。
エッチストッパ22、第3層間絶縁膜21を順次エッチングし、第1メタルキャップ層16からハードマスク32の表面まで延びるビアホール23を形成する。次いで、該ビアホール23の内部に有機ポリマーなどを充填してダミープラグを形成し、フォトリソグラフィ技術を用いて、ハードマスク32の表面に第2トレンチ33に対応する開口を有したレジストパターンを形成する。該レジストパターンをマスクにしたドライエッチング技術を用いて、ハードマスク32、第4層間絶縁膜31を順次エッチングする。そして、レジストマスク及びダミープラグを除去し、ビアホール23及び第2トレンチ33を形成する。
(Cuに対するバリア性)
まず、Zrの原子数を1としたときのBの原子数(組成比x)をx=0.25〜5.00まで変化させ、組成比xの異なる9種類のZrBx膜用ターゲットを作成した。各ターゲットを搭載したスパッタチャンバの各々に、膜厚が100nmの銅膜を有したシリコンウェハを搬入し、各銅膜の表面にそれぞれスパッタ成膜を施した。そして、銅膜を下地に有し、組成比xが0.25〜5.00、膜厚が約20nmのZrBx膜(x=0.25〜5.00)を得た。
上記各ターゲットを搭載したスパッタチャンバの各々に、膜厚が100nmの銅膜を有したシリコンウェハを搬入し、各銅膜の表面にそれぞれスパッタ成膜を施した。そして、銅膜を下地に有し、組成比xが0.25〜5.00、膜厚が約20nmのZrBx膜を得た。尚、この際、各ZrBx膜の成膜は、上記(Cuに対するバリア性)と同じく、ターゲットの組成のみを異にするものである。また、各ZrBx膜の組成比xは、それぞれXPSによって計測し、対応するターゲットの組成比xと略同じであることを確認した。
上記各ターゲットを搭載したスパッタチャンバの各々に、シリコン酸化膜を有したシリコンウェハを搬入し、各シリコン酸化膜の表面にそれぞれスパッタ成膜を施した。そして、シリコン酸化膜を下地に有し、組成比xが0.25〜5.00、膜厚が約20nmのZrBx膜を得た。
上記各ターゲットを搭載したスパッタチャンバの各々に、膜厚が100nmの銅膜を有したシリコンウェハを搬送し、各銅膜の表面にそれぞれスパッタ成膜を施した。そして、
銅膜を下地に有し、組成比xが0.25〜5.00、膜厚が約20nmのZrBx膜を得た。尚、この際、各ZrBx膜の成膜は、上記(Cuに対するバリア性)と同じく、ターゲットの組成のみを異にするものである。また、各ZrBx膜の組成比xは、それぞれXPSによって計測し、対応するターゲットの組成比xと略同じであることを確認した。
上記各ターゲットを搭載したスパッタチャンバの各々に、膜厚が100nmの銅膜を有したシリコンウェハを搬送し、各銅膜の表面にそれぞれスパッタ成膜を施した。そして、銅膜を下地に有し、組成比xが0.25〜5.00、膜厚が約20nmのZrBx膜を得た。尚、この際、各ZrBx膜の成膜は、上記(Cuに対するバリア性)と同じく、ターゲットの組成のみを異にするものである。また、各ZrBx膜の組成比xは、それぞれXPSによって計測し、対応するターゲットの組成比xと略同じであることを確認した。
(1)上記実施形態によれば、第2層間絶縁膜11の表面に、第2層間絶縁膜11と、第1配線13(第1バリア層14及び第1配線層15)と、を覆う共通の第1メタルキャップ層16を積層した。また、ハードマスク32の表面に、ハードマスク32と、第2配線34(第2バリアメタル35及び第2配線層36)と、を覆う共通の第2メタルキャップ層37を積層した。そして、第1メタルキャップ層16及び第2メタルキャップ層37を、それぞれホウ化ジルコニウム(ZrBx(x=0.5〜4.0))を主成分とする層で構成した。
・上記実施形態では、金属層を第1配線13及び第2配線34に具体化した。これに限らず、例えば、金属層を容量素子の電極や誘導素子に具体化してもよい。
層を構成する第2層間絶縁膜、12…凹部を構成する第1トレンチ、13…金属層を構成する第1配線、14…第1バリア層、15…第1配線層、16…第1メタルキャップ層、21…絶縁層を構成する第3層間絶縁膜、23…凹部を構成するビアホール、33…凹部を構成する第2トレンチ、31…絶縁層を構成する第4層間絶縁膜、34…金属層を構成する第2配線、34a…ビアコンタクト、34b…第2配線部、35…第2バリア層、36…第2配線層、37…第2メタルキャップ層。
Claims (6)
- 素子領域を有する半導体基板と、
前記半導体基板に形成された絶縁層と、
前記絶縁層に形成された複数の凹部と、
前記複数の凹部の各々に形成された金属層と、
前記絶縁層の表面及び前記金属層の表面に形成され、ZrBx(x=0.5〜4.0)を主成分にしたメタルキャップ層とを備え、
前記メタルキャップ層が、前記絶縁層の表面において絶縁性を呈し、前記金属層の表面において導電性を呈する
ことを特徴とする半導体装置。 - 請求項1に記載の半導体装置であって、
前記金属層は、
当該金属層が形成される前記凹部の内側面に形成されたバリア層と、
前記バリア層の内側に充填されて銅を主成分にした配線層と、からなること、
を特徴とする半導体装置。 - 請求項1又は2に記載の半導体装置であって、
前記金属層は、配線部と、ビアコンタクトと、からなること、
当該金属層が形成される前記凹部は、前記配線部に対応するトレンチと、前記ビアコンタクトに対応するビアホールと、からなること、
を特徴とする半導体装置。 - 素子領域を有した半導体基板に絶縁層を積層する絶縁層工程と、
前記絶縁層に複数の凹部を形成する凹部工程と、
前記複数の凹部の各々に金属層を埋め込む金属層工程と、
前記絶縁層の表面と、前記金属層の表面と、を略同一面に平坦化する平坦化工程と、
平坦化した前記絶縁層の表面と、平坦化した前記金属層の表面と、にZrBx(x=0.5〜4.0)を主成分にしたメタルキャップ層を積層するメタルキャップ層工程とを含み、
前記メタルキャップ層工程にて、前記メタルキャップ層が、前記絶縁層の表面において絶縁性を呈し、前記金属層の表面において導電性を呈する
ことを特徴とする半導体装置の製造方法。 - 請求項4に記載の半導体装置の製造方法であって、
前記金属層工程は、
前記複数の凹部の各々の内側面に、バリア層を形成して前記バリア層の内側に銅を主成分にした配線層を充填すること、
を特徴とする半導体装置の製造方法。 - 請求項4又は5に記載の半導体装置の製造方法であって、
前記凹部工程は、
前記絶縁層に配線部に対応するトレンチと、ビアコンタクトに対応するビアホールと、を形成すること、
前記金属層工程は、
前記ビアホールに前記ビアコンタクトを埋め込み、前記トレンチに前記配線部を埋め込むこと、
を特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006280606A JP4943110B2 (ja) | 2006-10-13 | 2006-10-13 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006280606A JP4943110B2 (ja) | 2006-10-13 | 2006-10-13 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008098521A JP2008098521A (ja) | 2008-04-24 |
JP4943110B2 true JP4943110B2 (ja) | 2012-05-30 |
Family
ID=39381025
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006280606A Expired - Fee Related JP4943110B2 (ja) | 2006-10-13 | 2006-10-13 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4943110B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4960193B2 (ja) * | 2007-10-12 | 2012-06-27 | 株式会社アルバック | 半導体装置の製造方法及び半導体装置の製造装置 |
JP2010010624A (ja) * | 2008-06-30 | 2010-01-14 | Ulvac Japan Ltd | 半導体装置の製造装置及び半導体装置の製造方法 |
JP5389386B2 (ja) * | 2008-06-30 | 2014-01-15 | 株式会社アルバック | 半導体装置の製造方法 |
JP5627984B2 (ja) | 2010-10-15 | 2014-11-19 | 東京エレクトロン株式会社 | 成膜方法、成膜装置及び半導体装置の製造方法 |
KR102627459B1 (ko) * | 2018-08-31 | 2024-01-22 | 삼성전자주식회사 | 다층 도선을 포함하는 집적 회로 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06236878A (ja) * | 1993-02-09 | 1994-08-23 | Kawasaki Steel Corp | 金属配線 |
JP4350337B2 (ja) * | 2001-04-27 | 2009-10-21 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置 |
US7247946B2 (en) * | 2005-01-18 | 2007-07-24 | International Business Machines Corporation | On-chip Cu interconnection using 1 to 5 nm thick metal cap |
-
2006
- 2006-10-13 JP JP2006280606A patent/JP4943110B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008098521A (ja) | 2008-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4198906B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US7335590B2 (en) | Method of fabricating semiconductor device by forming diffusion barrier layer selectively and semiconductor device fabricated thereby | |
US7335990B2 (en) | Process of forming a composite diffusion barrier in copper/organic low-k damascene technology | |
US7727888B2 (en) | Interconnect structure and method for forming the same | |
US7348672B2 (en) | Interconnects with improved reliability | |
US7612451B2 (en) | Reducing resistivity in interconnect structures by forming an inter-layer | |
US20100051578A1 (en) | Method for fabricating an integrated circuit | |
KR100790452B1 (ko) | 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법 | |
JP2009026989A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4943110B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2005032875A (ja) | 半導体装置及びその製造方法 | |
US7196423B2 (en) | Interconnect structure with dielectric barrier and fabrication method thereof | |
JP2009141315A (ja) | 半導体装置およびその製造方法 | |
JP2007027347A (ja) | 半導体装置およびその製造方法 | |
JP4943111B2 (ja) | 半導体装置の製造方法 | |
JP2006135363A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2010177538A (ja) | 半導体装置の製造方法 | |
KR20110111868A (ko) | 배선 구조물의 형성 방법 | |
JP2006196642A (ja) | 半導体装置およびその製造方法 | |
JP2006253666A (ja) | 半導体装置およびその製造方法 | |
KR100652317B1 (ko) | 반도체 소자의 금속 패드 제조 방법 | |
JP2006303545A (ja) | 半導体装置及びその製造方法 | |
JP2010165760A (ja) | 半導体装置及び半導体装置の製造方法 | |
KR100791694B1 (ko) | 듀얼 다마신을 이용한 금속 배선의 제조 방법 | |
JP2001044202A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120228 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120229 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4943110 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |