KR100200499B1 - 반도체 소자의 금속배선막 형성방법 - Google Patents

Abstract

콘택 홀의 단차 피복성(step coverage)을 향상시킬수 있도록 한 반도체 소자의 금속배선막 형성방법이 개시된다. 반도체 기판 상에 콘택 홀이 구비된 절연막을 형성한 후, 금속 타깃과 기판 간의 간격이 120 ~ 300mm이고, 0.7mTorr 이하의 저압 유지가 가능하도록 설계된 롱스로우 스퍼터 챔버를 이용하여 저온·저압하에서 진공 스퍼터링법으로 상기 콘택 홀이 구비된 상기 절연막 상에 소정 두께의 제1금속막을 형성한다. 이어, 상기 진공을 깨지 않고, 제1금속막의 용융점 이하의 온도에서 상기 제1금속막을 일정시간 동안 열처리하여 콘택 홀을 상기 제1금속 막으로 매립하고, 상기 제1금속막 상에 소정 두께의 제2금속막을 형성하여 제1 및 제2금속막으로 이루어진 금속배선막을 형성한다. 그 결과, 웨이퍼의 중심부와 에지부에서 콘택 홀 내에 채워지는 제1금속막을 모두 대칭 구조로 가져갈수 있게 되므로, 열처리 공정 적용없이 롱스루우 스퍼터 챔버만을 이용하여 금속배선막을 형성할 때 야기되던 공정 불량(예컨대, 웨이퍼의 중심부와 에지부에서 콘택홀 내에 채워지는 금속막의 퇴적 형성이 비대칭으로 나타나는 불량) 발생을 미연에 방지할 수 있게 되어 콘택 홀의 단차 피복성을 향상시킬 수 있게 된다.

Description

반도체 소자의 금속배선막 형성방법

본 발명은 반도체 소자의 금속배선막 형성방법에 관한 것으로, 보다 상세하게는 Al 리플로우 공정을 이용한 금속배선막 형성시, 웨이퍼의 중심부와 에지부에서 콘택 홀내에 증착되는 제1금속막이 그 센터점을 기준으로 했을 때 균일하게 대칭 구조를 이룰 수 있도록 하여, 콘택 홀의 단차 피복성(step coverage)을 향상 시킬 수 있도록 한 반도체 소자의 금속배선막 형성방법에 관한 것이다.

반도체 집적회로의 미세화가 진행되고 다층화됨에 따라 소자의 전기적인 접속을 위한 콘택 홀이 0.5㎛ 이하로 미세화될 뿐 아니라 절연막의 평탄화에 따라 콘택 홀의 깊이도 0.1㎛ 이상으로 증가하게 되어, 결국 콘택 홀의 종횡비가 2 이상으로 급격하게 증가하는 현상이 발생하게 되었다.

이에 따라, 기존의 물리증착(physical vapour deposition:PVD)기술인 스퍼터링 등을 적용하여 배선 금속막 예컨대, Al이나 Al 합금을 증착하게 되면, 콘택홀 내에서의 단차 피복성이 10% 이하로 악화되어 일렉트로-마이그레이션(electro-migration)이나 스트레스-마이그레이션(stress-migration)등에 기인한 배선의 단선이 초래된다.

따라서, 콘택 홀의 단차 피복성을 개선하기 위하여 화학증착(chemical vapour depositiom:CVD)기술을 적용하는 연구가 진행되고 있으며, 그 대표적인 예로는 이미 실용화되고 있는 기술로서, 콘택 홀이 형성되어 있는 기판 상에 W을 증착한 후 이를 증착 두께 이상으로 에치백(etch back)하여 W-플러그(plug)를 형성하는 기술이나, 콘택 홀 내에만 선택적으로 W을 성장시키는 기술을 들 수 있다. 최근에는 한발 더 나아가 반도체 소자의 신뢰성을 향상시키기 위한 한 방편으로서, 콘택 플러그와 배선막을 동일한 물질 예컨대, Al과 같은 물질을 이용하여 형성하는 연구도 활발히 진행중이다.

그러나, 이러한 화학중착 기술은 제조 단가가 비싸고 아직 양산화되지 않은 기술이나 현재로는 화학증착 기술에 비해 비용이 저렴하고 기술의 완성도가 높다는 점에서 우수한 기술로 인정받고 있는 Al 리플로우 기술을 이용하여 단차 문제를 해결하고 있는 추세이다.

상기 Al 리플로우 기술은 기존의 스퍼터링을 이용한 배선 형성 공정을 약간 변경한 것으로서, 종래의 방식대로 기판 상에 배선 금속막인 Al을 스퍼터링법으로 증착한 후 이를 Al의 용융점 이하의 고온에서 열처리를 실시하므로써, Al을 유동(flowing)시켜 Al이 콘택 홀의 하부에도 흘러 들어가게 하는 방법으로 단차를 개선하는 방법이다.

제1도와 제1a도 내지 제1c도에는 이 Al 리플로우 기술을 이용한 기존 반도체 소자의 금속배선막 형성방법을 도시한 공정블럭도와 공정수순도가 제시되어 있다. 상기 공정블럭도와 공정수순도를 참조하여 종래의 금속배선막 형성방법을 간략하게 살펴보면 다음과 같다.

제1단계(100)로서, 제1a도에 도시된 바와 같이 반도체 기판(웨이퍼)(1)상에 산화막 재질의 절연막(3)을 형성한 후, 상기 기판의 표면이 소정 부분 노출되도록 이를 선택 식각하여 상기 절연막(3) 내에 콘택 홀(h)을 형성한다.

제2단계(110)로서, 제1b도에 도시된 바와 같이 콘택 홀(h)이 형성되어 있는 기판(1)전면에 배선 금속을 스퍼터링하기 위하여, 제1단계의 공정을 거쳐 제조된 결과물(10)을 스퍼터링 장치 내로 로딩시킨 후 이를 상기 장치 내의 디개싱 챔버로 이동시켜 진공 상태에서 기판(1)을 가열하는 디개싱 공정을 실시한다. 이와 같이 디개싱 공정을 실시하는 것은 배선으로 사용되어질 금속을 스퍼터링할 때 콘택 홀(h)내에서 금속 입자의 유동성을 좋게 하기 위함이다.

이어, 상기 결과물(10)을 타깃(Al이나 Al 합금 타깃)(40)과 기판(10)간의 거리(d1)가 50 ~ 100mm이고 2 ~ 10mTorr 정도의 고압 유지가 가능하도록 설계된 스퍼터 챔버로 이동시킨 후, 상기 챔버 내의 분위기를 진공 상태로 만들고, 150℃ 이하의 저온에서 배선 금속을 스퍼터링하여 콘택 홀(h)을 포함한 절연막(3) 상에 금속막(5)을 형성한다. 제2b도에서 참조번호 30으로 표시된 부분은 타깃이 장착되는 음극전극을 나타내고, 참조번호 20으로 표시된 부분은 기판이 탑재되는 양극전극을 나타낸다.

제3단계(120)로서, 제1c도에 도시된 바와 같이 금속막(5) 증착이 완료된 상기 결과물을 리플로우 챔버로 이동시키고, 상기 챔버의 분위기를 초고진공 상태(예컨대, 10e-⁷torr 정도의 진공도)로 만든 다음, 상기 챔버 내의 온도를 리플로우가 일어날수 있는 온도로 세팅한 뒤 일정시간 동안 가열하는 열처리 공정을 실시하므로써, 본 공정 진행을 완료한다.

이 과정에서 금속막(5)을 이루는 Al 입자가 자유 에너지가 높은 곳에서 낮은 곳으로 이동하는 플로우 현상이 일어나게 되어, 증착된 상기 금속막(5)이 큰택 홀(h)내로 흘러들어가게 된다. 그 결과, 도시된 바와 같이 금속막이 콘택 홀(h) 내를 채우는 형태의 금속배선막(5')이 만들어지게 된다.

그러나, 이러한 Al 리플로우 공정을 적용하여 반도체 소자의 금속배선막(5a)을 형성할 경우에는 서브-미크론(sub-micron)급 좁은 콘택에서의 단차 피복성을 어느 정도께서는 향상시킬 수 있으나, 종횡비가 1이 넘는 경우에는 오버행 부분(제1b도에서 참조부호 I로 표시된 부분)이 콘택 홀(h)이 바닥으로 도착하는 타깃 입자를 방해(blocking)하므로써 야기되는 단차 불량 문제를 해결하는데 한계가 따르게 되어, 예외없이 공정 진행 과정에서 제1c도에 도시된 형태의 보이드(v)가 생겨나게되고, 그 결과 금속배선막(5a)의 신뢰성이 저하되는 문제가 발생하게 된다.

이로 인해, 최근에는 배선 신뢰성을 향상시키기 위한 한 방법으로서 이러한 보이드 발생을 제거하고 단차 문제를 개선하기 위하여 종래의 스퍼터링 장치에 콜레메이터(collimator)를 부착한 개선된 형태의 스퍼터링 장치를 이용않더라도 배선 금속막을 증착시키는 연구가 활발히 진행되고 있다.

제2도와 제2a도 내지 제2c도에는 상기 목적에 의해 개발되어진 콜리메이터가 구비된 스퍼터 챔버를 이용한 반도체 소자의 금속배선막 형성방법을 도시한 공정 블록도와 공정수순도가 제시되어 있다. 이를 참조하여 금속배선막 형성방법을 간략하게 살펴보면 다음과 같다. 여기서는 편의상 제1도의 공정과 동일하게 진행되는 부분은 가급적 언급을 피하고 차별하되는 부분을 중심으로 살펴본다.

제1단계(200)로서, 제2a도에 도시된 바와 같이 반도체 기판(1)상에 콘택 홀(h)이 구비된 절연막(3)을 형성한다.

제2단계(210)로서, 제2b도에 도시된 바와 같이 제1단계의 공정을 거쳐 제조된 결과물(10)을 개선된 형태의 스퍼터 챔버가 구비된 스퍼터링 장치 내로 로딩시킨 후 이를 상기 장치 내의 디개싱 챔버로 이동시켜 진공 상태에서 기판(1)을 가열하는 디개싱 공정을 실시한다.

이어, 금속 타깃(Al이나 Al 합금 타깃)(40)이 장착되는 음극전극(30)과 기판(1)이 놓여지는 양극전극(20)이 상·하부에서 서로 대향되도록 배치되고, 그 사이에는 정육각형으로 구성된 그물 모양의 콜리메이터(50)가 장착되어 있는, 스퍼터 챔버 내로 상기 결과물(10)을 이동시킨 다음, 상기 챔버 내의 분위기를 진공상태로 만들고, 저온에서 배선 금속을 스퍼터링하여 큰택 홀(h)을 포함한 절연막(3) 상에 금속막(5)을 형성한다. 이때, 상기 콘택 홀(h)을 포함한 절연막(3)상에는 다음과 같은 방식으로 금속막(5) 증착이 이루어지게 된다. 즉, 고속으로 충돌하는 플라즈마(예컨대, Ar 이온)에 충돌되어 금속 타깃(40)의 입자가 반도체 기판(1)으로 스퍼터링될 때, 자유각도로 입사하는 Al이나 Al 합금 입자 중 콜리메이터(50)에 충돌하는 것은 걸러지고 충돌하지 않고 직진하는 입자만이 통과된다. 이 콜리메이터(50)를 통과한 입자가 반도체 기판(1) 상의 콘택 홀(h)표면에 증착되는 것이다. 이와 같은 원리에 의해 콘택 홀(h) 표면에 금속 타깃의 재료가 스터퍼링되는 것을 콜리메이티드 스퍼터링 방식이라 한다.

제3단계(220)로서, 제2c도에 도시된 바와 같이 금속막(5)증착이 완료된 상기 결과물을 리플로우 챔버로 이동시킨 후 이를 일정시간 동안 열처리하여 상기 금속막(5)을 리플로우시켜 주므로써, 본 공정 진행을 완료한다. 그 결과, 도시된 바와 같이 금속막이 콘택 홀(a) 내를 채우는 형태의 금속배선막(5')이 만들어지게 된다.

이러한 콜리메이티드 방식으로 금속배선막(5')을 형성하게 되면, 기존의 스퍼터링 공정에서 오버 행 부분이 콘택 홀(h)의 바닥으로 도착하는 타깃 입자를 방해하므로써 야기되던 단차 불량 문제(이를 shadow effect라 한다)를 최소화 할 수 있게 된다.

그러나, 본 기술은 실제 사용함에 있어 다음과 같은 몇 가지의 문제점들을 발생시킨다. 즉, 금속 타깃(40)으로부터 스퍼터링된 Al이나 Al 합금 입자 중 콜리메이터(50)에 직각이 아닌 임의의 방향으로 도달한 입자들은 콜리메이터를 통과하지 못하고 상기 콜리메이터(50)의 슬릿에 붙게(sticking)되므로, 그에 따라서 콜리메이터(50)의 슬릿 사이즈(slit size)가 감소하게 된다. 이로 인해, 상기 콜리메이터(50)를 통과하여 반도체 기판(1)의 콘택 홀(h) 바닥에 도달되는 입자의 량이 그 만큼 줄어들게 되므로 증착률(deposition rate)이 감소하게 되는 문제 및 그에 따른 재현성의 저하 문제 등이 발생된다. 이러한 증착률 감소 문제는 증착 횟수가 증가할 수록 더욱 심해진다. 특히, 콜레메이터(50)에 붙어 있던 입자가 기판(1)쪽으로 다시 떨어짐으로써 발생되는 파트클(particle)문제는 막질 불량을 일으키는 주요요인으로 작용하게 되어 반도체 소자에 치명적인 손상을 가하게 된다.

따라서, 이와 같은 콜리메이티드 스퍼터링 기술이 양산성을 갖는 기술로써의 역할을 제대로 하기 위해서는 먼저 기 언급된 바와 같은 제반 문제점들을 해결하기 위한 연구 개발들이 선행되어야 한다.

이로 인해, 현재는 상기에 언급된 문제들을 개선하기 위한 또 다른 기술로서 롱스루우 스퍼터링 방식을 적용한 금속배선막 형성 기술이 소개된 바 있다. 롱스루우 스퍼터링 방식이란 타겟(40)과 기판(1)간의 거리(d2)가 120 ~ 300mm 이고, 0.7mTorr 이하의 저압 유지가 가능하도록 설계된 스퍼터 챔버를 이용하여 금속배선막을 형성하는 기술로서, 제3도와 제3a도 및 제3b도에는 이와 관련된 금속배선막 형성방법을 도시한 공정블럭도와 공정수순도가 제시되어 있다. 이를 참조하여 금속배선막 형성방법을 간략하게 살펴보면 다음과 같다. 이 경우 역시 제1도 및 제2도에 제시된 기술과 차별화되는 부분을 중심으로 살펴본다.

제1단계(300)로서, 제3a도에 도시된 바와 같이 반도체 기판(1)상에 콘택홀(a)이 구비된 절연막(3)을 형성한다.

제2단계(310)로서, 제3b도에 도시된 바와 같이 제1단계의 공정 결과 제조된 상기 결과물(10)을 롱스루 스퍼터 챔버가 구비된 스퍼터링 장치 내로 로딩시킨후 이를 상기 장치 내의 디개싱 챔버로 이동시켜 진공 상태에서 기판(1)을 가열하는 디개싱 공정을 실시한다.

이어, 상기 결과물(10)을 롱스루우 스퍼터 챔버 내로 이동시키고, 상기 챔버내의 분위기를 진공 상태로 만든 다음, 저온 및 저압하에서 배선 금속을 스퍼터링하여 콘택 홀(h)을 포함한 절연막(3)상에 금속배선막(5')을 형성하므로써, 본 공정 진행을 완료한다.

이러한 롱스루우 스퍼터링 방식을 적용하여 금속배선막(5')을 형성할 경우, 고속 플라즈마(예컨대, Ar 이온)에 충돌되어 금속 타깃(40)의 입자가 반도체 기판(1)으로 스퍼터링될 때, 자유각도로 입사하는 Al이나 Al 합금입자 중 직진하는 성분을 제외한 입자들은 대부분 비행중에 상기 챔버의 벽(wall)에 장착된 실드(shield)(미 도시)에 트랩(trap)되어지고 직진하는 성분들만이 기판(1)에 수직 입사하게 되므로 콜리메이터 추가없이도 용이하게 금속배선막(5')의 단차 피복성을 개선할 수 있게 된다.

이는 일반 스퍼터링 장치의 경우에는 기판과 타깃 간의 거리(d1)가 짧아 자유각도로 입사하는 Al이나 Al 합금 입자중 직진하는 성분들을 제외한 입자들을 실드로 트랩시키는데 한계가 따랐으나, 이 경우에는 기판과 타깃 간의 거리(d2)가 상대적으로 길어 랜덤한 성분(직진하는 성분을 제외한 입자)들을 용이하게 실드로 트랩시킬수 있기 때문이다.

그러나, 본 기술을 적용하여 금속배선막(5')을 형성할 경우에는 제3b도에 도시된 바와 같이 배선 금속 스퍼터링시 웨이퍼의 중심부(도면 상에서 a로 표시된 부분)에서 에지부(도면 상에서 b로 표시된 부분)로 갈 수록 콘택 홀(h)내에 증착되는 금속배선막(5')이 그 센터점을 기준으로 했을 때 비대칭적으로 퇴직되는 형태의 불량이 발생하게 되어 균일한 막 특성의 금속배선막(5')을 얻을수 없다는 문제가 발생하게 된다.

이러한 문제가 발생될 경우, 에지부(b)에서의 콘택 홀의 단차 피복성 불량으로 인해 후속 공정 진행시 많은 어려움이 따르게 될 뿐 아니라 이로 인해 공정 불량이 야기되기도 하여 8인치 이상의 대구경 웨이퍼에 256 메가 비트 이상의 고집적디램 제조시 수율 저하 및 신뢰성 저하 등과 같은 문제가 추가 발생될 수도 있으므로, 이에 대한 개선책이 시급하게 요구되고 있다.

이에 본 발명의 목적은 반도체 소자의 금속배선막 형성시, 타겟과 기판 간의 거리가 120 ~ 300mm이고, 0.7mTorr 이하의 저압 유지가 가능하도록 설계된 롱스루우 스퍼터 챔버를 이용하여 저온·저압하에서 금속막을 형성한 후 이를 소정 온도에서 리플로우시켜 주는 방식으로 공정을 진행해 주므로써, 웨이퍼의 중심부와 에지부에서 콘택 홀 내에 채워지는 제1금속막이 그 센터점을 기준으로 했을 때 균일하게 대칭 구조를 이룰 수 있도록 하여 콘택 홀의 단차 피복성을 향상시킬수 있도록 한 반도체 소자의 금속배선막 형성방법을 제공함에 있다.

제1도는 종래 기술의 일 예로서, 일반적인 고압 스퍼터링 장치를 이용한 반도체 소자의 금속배선막 형성방법을 도시한 공정블럭도.

제1a도 내지 제1c도는 제1도에 제시된 공정블럭도에 의거한 금속배선막 형성방법을 도시한 공정수순도.

제2도는 종래 기술의 다른 예로서, 콜리메이터가 구비된 일반적인 고압 스퍼터링 장치를 이용한 반도체 소자의 금속배선막 형성방법을 도시한 공정블럭도.

제2a도 내지 제2c도는 제2도에 제시된 공정블럭도에 의거한 금속배선막 형성방법을 도시한 공정수순도.

제3도는 종래 기술의 또 다른 예로서, 타겟과 기판 간의 거리가 상대적으로 길게 설계된 저압 롱 스로우 스퍼터링 장치를 이용한 반도체 소자의 금속배선막 형성방법을 도시한 공정블럭도.

제3a도 및 제3b도는 제3도에 제시된 공정블럭도에 의거한 금속배선막 형성방법을 도시한 공정수순도.

제4도는 본 발명에 의한 반도체 소자의 금속배선막 형성방법을 도시한 공정블럭도.

제4a도 내지 제4d도는 제4도에 제시된 공정블럭도에 의거한 금속배선막 형성방법을 도시한 공정수순도이다.

상기 목적을 달성하기 위하여 본 발명에서는 반도체 기판 상에 콘택 홀이 구비된 절연막을 형성하는 단계와; 금속 타깃과 기판 간의 간격이 120 ~ 300mm이고, 0.7mTorr 이하의 저압 유지가 가능하도록 설계된 롱스로우 스퍼터 챔버를 이용하여 저온·저압하에서 진공 스퍼터링법으로 상기 콘택 홀이 구비된 상기 절연막 상에 소정 두께의 제1금속막을 형성하는 단계와; 상기 진공을 깨지 않고 상기 제1금속막의 용융점 이하의 온도에서 상기 제1금속막을 일정시간 동안 열처리하여 상기 콘택 홀을 상기 제1금속막으로 매립하는 단계; 및 상기 제1금속막 상에 소정 두께의 제2금속막을 형성하는 단계로 이루어진 반도체 소자의 금속배선막 형성방법이 제공된다.

이때, 상기 제1금속막은 100℃이하의 저온에서 Al이나 Al 합금 재질로 형성되며, 이의 열처리는 500 ~ 580℃의 온도 범위 내에서 실시된다.

상기 공정을 적용하여 금속배선막을 형성할 경우, 웨이퍼 에지부의 콘택 홀내에서 제1금속막이 비대칭 형상을 가지도록 퇴적되더라도 이후 실시되는 열처리 공정을 통해 이를 대칭 구조로 만들수 있게 되므로, 콘택 홀의 단차 피복성을 개선할 수 있게 된다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.

제4도와 제4a도 내지 제4d도는 본 발명에서 제안된 반도체 소자의 금속배선막 형성방법을 도시한 공정수순도를 나타낸 것으로, 이를 참조하여 그 제조방법을 제4단계로 구분하여 구체적으로 살펴보면 다음과 같다.

제1단계(400)로서, 제4a도에 도시된 바와 같이 반도체 기판(1)상에 절연막(3)을 형성한 뒤, 상기 기판 표면이 소정 부분 노출되도록 이를 선택식각하여 상기절연막(3)내에 1이상의 종횡비를 갖는 콘택 홀(h)을 형성한다.

제2단계(410)로서, 제4b도에 도시된 바와 같이 제1단계의 공정 결과 제조된 상기 결과물(10)을 롱스루 스퍼터 챔버가 구비된 스퍼터링 장치 내로 로딩시킨후 이를 상기 장치내의 디개싱 챔버로 이동시켜 진공 상태에서 기판(1)을 가열하는 디개싱 공정을 실시한다. 이와 같이 디개싱 공정을 실시해 준 것은 배선으로 사용되어질 금속을 스퍼터링할 때 콘택 홀(h)내에서 금속 입자의 유동성을 좋게 하기 위함이다.

이어, 금속타겟(Al이나 Al 합금 타깃)(40)과 기판(1) 간의 거리(d2)가 120 ~ 300mm이고, 07mTorr 이하의 저압 유지가 가능하도록 설계된 롱스루우 스퍼터 챔버내로 상기 결과물(10)을 이동시킨 다음, 상기 챔버 내의 분위기를 100℃ 이하의 저온 및 0.5mTorr 정도의 저압 상태로 만들고, 이 상태에서 배선 금속을 진공 스퍼터링하여 콘택 홀(h)이 구비된 절연막(3) 상에 1/2T(T란, 콘택 홀의 직경을 나타낸다) 이하의 두께를 갖는 제1금속막(5a)을 형성한다. 제4b도에서 참조번호 30으로 표시된 부분은 타깃이 장착되는 음극전극을 나타내고, 참조번호 20으로 표시된 부분은 기판이 탑재되는 양극전극을 나타낸다.

제3단계(420)로서, 제4c도에 도시된 바와 같이 진공 브레이크(break)없이 제1금속막(5a)증착 공정이 완료된 상기 결과물을 스퍼터 챔버에서 리플로우 챔버로 이동시키고, 상기 챔버 내의 온도를 리플로우가 일어날 수 있는 온도로 세팅한 뒤 이를 일정 시간 동안 열처리한다. 열처리시 사용되는 상기 챔버의 온도는 제1금속막(5a)의 용융점 이하의 온도인 500 ~ 580℃로서, 바람직한 온도로는 550℃를 들 수 있다.

이 과정에서 상기 제1금속막(5a)을 이루는 Al이나 Al 합금 입자가 자유에너지가 높은 곳에서 낮은 곳으로 이동하는 플로우 현상이 일어나게 되고, 증착된 상기 제1금속막(5a)의 금속이 콘택 홀(h)내로 흘러들어가 콘택 홀(h) 을 매립하게 된다. 그 결과, 도시된 바와 같이 콘택 홀의 센터점을 기준으로 했을 때 웨이퍼의 중심부(a)와 에지부(b)에서 모두 대칭 구조를 가지도록 퇴적된 형상의 제1금속막(5a)이 만들어지게 된다.

제4단계(430)로서, 제4d도에 도시된 바와 같이 리플로우 공정이 완료된 상기 결과물을 다시 스퍼터 챔버(고압 분위기의 일반 스퍼터 챔버나 혹은 롱스루 스퍼터 챔버 모두 가능함)로 이동시키고, 진공 스퍼터링법으로 상기 제1금속막(5a)상에 원하는 두께의 제2금속막(5b)을 증착시켜 주어 제1, 제2금속막(5a),(5b)으로 이루어진 금속배선막(5')을 형성해 주므로써, 본 공정 진행을 완료한다.

이러한 공정수순에 의거하여 금속배선막(5')을 형성할 경우, 롱스루우 챔버를 이용하여 1이상의 종횡비를 갖는 콘택 홀(h)이 구비된 절연막(3)상에 제1금속막(5a)을 증착할 때, 웨이퍼 에지부의 콘택 홀(h)내에서 제1금속막(5a)이 비대칭적으로 퇴적되더라도 이후 실시되는 제1금속막(5a)의 리플로우 공정을 통해 이를 대칭 구조로 만들수 있게 되므로, 콘택 홀의 단차 피복성을 개선할 수 있게 된다.

이상에서 살펴본 바와 같이 본 발명에 의하면, 롱스루우 스퍼터링 장치를 이용하여 저온·저압하에서 진공 스퍼터링법으로 금속막을 형성한 뒤 별도의 리플로우 공정을 적용하여 콘택 홀을 매립해 주는 방식으로 반도체 소자의 금속배선막을 형성해 주므로써, 웨이퍼의 중심부와 에지부에서 콘택 홀 내에 채워지는 금속배선막을 모두 대칭 구조로 가져갈 수 있게 되므로, 별도의 리플로우 공정 적용없이 롱스루우 스퍼터링 장치만을 이용하여 금속배선막을 형성할 때 야기되던 공정 불량(예컨대, 웨이퍼의 중심부와 에지부에서 콘택 홀 내에 채워지는 금속막의 퇴적 형상이 비대칭으로 나타나는 불량) 발생을 미연에 방지할 수 있게 되어 콘택 홀의 단차 피복성을 향상시킬 수 있게 된다.

Claims (5)

1. 반도체 기판 상에 콘택 홀이 구비된 절연막을 형성하는 단계와; 금속타깃과 기판 간의 간격이 120 ~ 300mm이고, 0.7mTorr 이하의 저압 유지가 가능하도록 설계된 롱스로우 스퍼터 챔버를 이용하여 저온·저압하에서 진공 스퍼터링법으로 상기 콘택 홀이 구비된 상기 절연막 상에 소정 두께의 제1금속막을 형성하는 단계와; 상기 진공을 깨지 않고, 상기 제1금속막의 용융점 이하의 온도에서 상기 제1금속막을 일정시간 동안 열처리하여 상기 콘택 홀을 상기 제1금속막으로 매립하는 단계; 및 상기 제1금속막 상에 소정 두께의 제2금속막을 형성하는 단계로 이루어진 것을 특징으로 하는 반도체 소자의 금속배선막 형성방법.
2. 제1항에 있어서, 상기 제1및 제2금속막은 Al이나 Al 합금으로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선막 형성방법.
3. 제1항에 있어서, 상기 저온은 100℃이하의 온도인 것을 특징으로 하는 반도체 소자의 금속배선막 형성방법.
4. 제1항에 있어서, 상기 제1금속막의 열처리는 500 ~ 580℃의 온도범위 내에서 실시하는 것을 특징으로 하는 반도체 소자의 금속배선막 형성방법.
5. 제1항에 있어서, 상기 제1금속막은 1/2T(T란, 콘택 홀의 직경을 나타낸다) 이하의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선막 형성방법.