JPH09213660A - 平坦な金属層の形成方法 - Google Patents
平坦な金属層の形成方法Info
- Publication number
- JPH09213660A JPH09213660A JP8341836A JP34183696A JPH09213660A JP H09213660 A JPH09213660 A JP H09213660A JP 8341836 A JP8341836 A JP 8341836A JP 34183696 A JP34183696 A JP 34183696A JP H09213660 A JPH09213660 A JP H09213660A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- forming
- flat metal
- contact hole
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 51
- 239000002184 metal Substances 0.000 title claims abstract description 51
- 230000015572 biosynthetic process Effects 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 28
- 238000004544 sputter deposition Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 20
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 8
- 230000008018 melting Effects 0.000 claims abstract description 4
- 238000002844 melting Methods 0.000 claims abstract description 4
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 3
- 238000000151 deposition Methods 0.000 claims description 4
- 239000002923 metal particle Substances 0.000 abstract description 5
- 239000004411 aluminium Substances 0.000 abstract 1
- 239000002245 particle Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000007873 sieving Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Vapour Deposition (AREA)
Abstract
(57)【要約】
【課題】 低温および低圧のロングスロースパッタリン
グ方式を用いた場合においても、半導体基板のエッジ部
分のコンタクトホール内のカバレッジの非対称性を改善
して平坦な膜を形成することができる平坦な金属層の形
成方法を提供すること。 【解決手段】 低温および低圧のロングスロースパッタ
リングにより金属層２１を形成した後、その形成された
金属層２１をリフローする。
グ方式を用いた場合においても、半導体基板のエッジ部
分のコンタクトホール内のカバレッジの非対称性を改善
して平坦な膜を形成することができる平坦な金属層の形
成方法を提供すること。 【解決手段】 低温および低圧のロングスロースパッタ
リングにより金属層２１を形成した後、その形成された
金属層２１をリフローする。
Description
【０００１】
【発明の属する技術分野】本発明は平坦な金属層の形成
方法に関し、特に高いアスペクト比を有するコンタクト
ホールのカバレッジを改善することができる平坦な金属
層の形成方法に関する。
方法に関し、特に高いアスペクト比を有するコンタクト
ホールのカバレッジを改善することができる平坦な金属
層の形成方法に関する。
【０００２】
【従来の技術】６４メガビット以上のＤＲＡＭの量産時
代に入って平坦な金属層を形成する上で必須不可欠なこ
とはカバレッジの改善とプラグ技術の確立である。この
二つの技術がサブミクロン以下のコンタタトホールのサ
イズを有する半導体装置の信頼性を左右する核心技術と
して重視されている。
代に入って平坦な金属層を形成する上で必須不可欠なこ
とはカバレッジの改善とプラグ技術の確立である。この
二つの技術がサブミクロン以下のコンタタトホールのサ
イズを有する半導体装置の信頼性を左右する核心技術と
して重視されている。
【０００３】前記平坦な金属層を形成するその代表的な
技術としては、第１にアルミニウムリフロー方式があ
る。このリフロー方式は、特開平７−１１５０７３号公
報、特開平８−１８６１７５号公報あるいは特開平８−
１９１１０６号公報などに開示されるように、通常のス
パッタリング方式によって金属層を堆積させ、その堆積
した金属層をリフローさせる方式である。
技術としては、第１にアルミニウムリフロー方式があ
る。このリフロー方式は、特開平７−１１５０７３号公
報、特開平８−１８６１７５号公報あるいは特開平８−
１９１１０６号公報などに開示されるように、通常のス
パッタリング方式によって金属層を堆積させ、その堆積
した金属層をリフローさせる方式である。
【０００４】図２は通常のスパッタリング方式によって
アルミニウム金属層を形成する場合を示し、この場合は
ターゲット１と基板２との間が５０〜１００ｍｍ程度に
近く、雰囲気の圧力は２ｍＴｏｒｒ程度と高圧の雰囲気
である。この場合は、前記ターゲット１から分離された
アルミニウム粒子らが基板２の方へ進行しながら散乱お
よび衝突によって一定の方向性がないので、図３に示す
ようにコンタクトホール３のエッジから瓶の首の現象
（目詰まり）が発生し、前記コンタクトホール３の内部
が完全に満たされなかった状態で前記コンタクトホール
３の入口が塞がってボイドが形成される間題点が指摘さ
れている。そこで、この技術のステップカバレッジの悪
さを改善するために、米国特許第５３１８９２３号に示
されるようなアルミニウムリフロー技術を行うことが考
えられる。
アルミニウム金属層を形成する場合を示し、この場合は
ターゲット１と基板２との間が５０〜１００ｍｍ程度に
近く、雰囲気の圧力は２ｍＴｏｒｒ程度と高圧の雰囲気
である。この場合は、前記ターゲット１から分離された
アルミニウム粒子らが基板２の方へ進行しながら散乱お
よび衝突によって一定の方向性がないので、図３に示す
ようにコンタクトホール３のエッジから瓶の首の現象
（目詰まり）が発生し、前記コンタクトホール３の内部
が完全に満たされなかった状態で前記コンタクトホール
３の入口が塞がってボイドが形成される間題点が指摘さ
れている。そこで、この技術のステップカバレッジの悪
さを改善するために、米国特許第５３１８９２３号に示
されるようなアルミニウムリフロー技術を行うことが考
えられる。
【０００５】第２に、コリメーションスパッタリング方
式によって１次金属層を形成してから、２次金属層を形
成する技術がある。コリメーションスパッタリング方式
とは、図４に示すように、タ一ゲット１と基板２との間
にコリメータ４を設置して、基板２に対して垂直の方向
性を有する粒子のみを通過させ、その他の方向性を有す
る粒子は、ふるいにかける技術である。
式によって１次金属層を形成してから、２次金属層を形
成する技術がある。コリメーションスパッタリング方式
とは、図４に示すように、タ一ゲット１と基板２との間
にコリメータ４を設置して、基板２に対して垂直の方向
性を有する粒子のみを通過させ、その他の方向性を有す
る粒子は、ふるいにかける技術である。
【０００６】しかし、図５に示すように、前記コリメー
ションスパッタリング方式では、コンタクトホール３の
入口における瓶の首の現象を従来の方式に比ベては改善
した利点はあるが、やはり相当な瓶の首の現象が発生す
るばかりでなく、前記コンタクトホール３の内壁に堆積
される金属層５の厚さが相対的に薄く、特にホール３の
底面のコーナー部の膜が薄いので、リークが発生し易い
問題点がある。また、前記コリメータ４に堆積された膜
がパーティクルの原因になるばかりでなく、前記コリメ
ータ４のスリットが堆積膜によって次第に塞がるように
なるので、スパッタリングレートが経時変化する問題点
もある。しかも、アルミニウム配線層のような厚い膜を
形成する場合には前記コリメータ４の維持サイクルが相
当に短くて使用できない短所を持っていた。
ションスパッタリング方式では、コンタクトホール３の
入口における瓶の首の現象を従来の方式に比ベては改善
した利点はあるが、やはり相当な瓶の首の現象が発生す
るばかりでなく、前記コンタクトホール３の内壁に堆積
される金属層５の厚さが相対的に薄く、特にホール３の
底面のコーナー部の膜が薄いので、リークが発生し易い
問題点がある。また、前記コリメータ４に堆積された膜
がパーティクルの原因になるばかりでなく、前記コリメ
ータ４のスリットが堆積膜によって次第に塞がるように
なるので、スパッタリングレートが経時変化する問題点
もある。しかも、アルミニウム配線層のような厚い膜を
形成する場合には前記コリメータ４の維持サイクルが相
当に短くて使用できない短所を持っていた。
【０００７】したがって、最近は、図６に示しているよ
うなロングスロースパッタリング方式が開発されてい
る。このロングスロースパッタリング方式は、ターゲッ
ト１１と基板１２との距離を２００〜３００ｍｍと長く
し、かつ圧力を１０Ｅ−２Ｐａ程度の低圧状態に維持し
て、前記ターゲット１１から分離された粒子の中で垂直
方向の成分を除いた残りの方向成分の粒子らは飛行中に
シールドにトラップされるようにし、前記垂直成分は衝
突なしに基板１２に垂直に入射されるので、前記コリメ
ータがなくても堆積した金属層のステップカバレッジが
改善される方法である。
うなロングスロースパッタリング方式が開発されてい
る。このロングスロースパッタリング方式は、ターゲッ
ト１１と基板１２との距離を２００〜３００ｍｍと長く
し、かつ圧力を１０Ｅ−２Ｐａ程度の低圧状態に維持し
て、前記ターゲット１１から分離された粒子の中で垂直
方向の成分を除いた残りの方向成分の粒子らは飛行中に
シールドにトラップされるようにし、前記垂直成分は衝
突なしに基板１２に垂直に入射されるので、前記コリメ
ータがなくても堆積した金属層のステップカバレッジが
改善される方法である。
【０００８】
【発明が解決しようとする課題】しかし、図７に示すよ
うに、前記ロングスロースパッタリング方式による金属
層１３は基板１２の中心部分からエッジ部分へ近接する
程、コンタクトホール１４内の堆積の形状が非対称にな
って均一な膜の特性を得ることができない間題点があ
る。したがって、エッジ部分の前記コンタクトホールの
カバレッジが不良なので、８インチ以上の大口径の基板
（ウェハ）に２５６メガビット以上の高集積のＤＲＡＭ
を製造する技術においては、その歩留りおよび信頼性の
間題に深刻な影響を及ぼすことになる。
うに、前記ロングスロースパッタリング方式による金属
層１３は基板１２の中心部分からエッジ部分へ近接する
程、コンタクトホール１４内の堆積の形状が非対称にな
って均一な膜の特性を得ることができない間題点があ
る。したがって、エッジ部分の前記コンタクトホールの
カバレッジが不良なので、８インチ以上の大口径の基板
（ウェハ）に２５６メガビット以上の高集積のＤＲＡＭ
を製造する技術においては、その歩留りおよび信頼性の
間題に深刻な影響を及ぼすことになる。
【０００９】
【課題を解決するための手段】本発明は上述の課題を解
決するために、半導体基板上の、コンタクトホールが形
成された絶縁膜上に平坦な金属層を形成する方法におい
て、低温状態および低圧状態に推持された真空チャンバ
内で、ターゲットと基板との距離が長いロングスロース
パッタリング方式によって前記絶縁膜の表面、前記コン
タクトホールの側壁および底面に金属層を堆積させる工
程と、その後、前記金属層の融点未満の所定の温度範囲
において前記金属層をリフローし、前記コンタクトホー
ルの周辺に堆積した金属原子を前記コンタクトホール内
に流動させ、前記コンククトホール内が均一に金属層で
満たされるようにする工程とを具備することを特徴とす
る平坦な金属層の形成方法とする。
決するために、半導体基板上の、コンタクトホールが形
成された絶縁膜上に平坦な金属層を形成する方法におい
て、低温状態および低圧状態に推持された真空チャンバ
内で、ターゲットと基板との距離が長いロングスロース
パッタリング方式によって前記絶縁膜の表面、前記コン
タクトホールの側壁および底面に金属層を堆積させる工
程と、その後、前記金属層の融点未満の所定の温度範囲
において前記金属層をリフローし、前記コンタクトホー
ルの周辺に堆積した金属原子を前記コンタクトホール内
に流動させ、前記コンククトホール内が均一に金属層で
満たされるようにする工程とを具備することを特徴とす
る平坦な金属層の形成方法とする。
【００１０】
【発明の実施の形態】次に添付図面を参照して本発明に
よる平坦な金属層の形成方法の実施の形態を詳細に説明
する。図１は本発明の実施の形態を工程順に示す断面図
である。本発明の実施の形態では、図１（ａ）に示すよ
うに、半導体基板２１上に絶縁膜２２を形成し、この絶
縁膜２２に１以上のアスペクト比を有するコンタクトホ
ール２３を形成する。次に、金属粒子が高い表面移動距
離をもつ例えぼ１００℃またはその未満の低温状態と、
分離された粒子の散乱または衝突を最小化することがで
きる例えば０．５ｍＴｏｒｒ程度の低圧状態に維持され
た真空チャンバ内で、タ一ゲットと前記基板２１との距
離が１２０〜３００ｍｍ程度と長いロングスロースパッ
タリング方式によって、前記絶縁膜２２の表面、前記コ
ンタクトホール２３の側壁および底面に、前記コンタク
トホール２３の直径の１／２以下の厚さに均一にアルミ
ニウムまたはアルミニウム合金の金属層２４を堆積させ
る。
よる平坦な金属層の形成方法の実施の形態を詳細に説明
する。図１は本発明の実施の形態を工程順に示す断面図
である。本発明の実施の形態では、図１（ａ）に示すよ
うに、半導体基板２１上に絶縁膜２２を形成し、この絶
縁膜２２に１以上のアスペクト比を有するコンタクトホ
ール２３を形成する。次に、金属粒子が高い表面移動距
離をもつ例えぼ１００℃またはその未満の低温状態と、
分離された粒子の散乱または衝突を最小化することがで
きる例えば０．５ｍＴｏｒｒ程度の低圧状態に維持され
た真空チャンバ内で、タ一ゲットと前記基板２１との距
離が１２０〜３００ｍｍ程度と長いロングスロースパッ
タリング方式によって、前記絶縁膜２２の表面、前記コ
ンタクトホール２３の側壁および底面に、前記コンタク
トホール２３の直径の１／２以下の厚さに均一にアルミ
ニウムまたはアルミニウム合金の金属層２４を堆積させ
る。
【００１１】次に、同一設備内において真空を破ること
なく半導体基板２１をスパッタリング室からリフロー室
へ移送して、前記金属層２４の融点（６２５℃）未満の
所定の温度範囲、例えば５００〜５８０℃、一具体例と
しては５５０℃においてリフローする。これにより、コ
ンタクトホール２３の周辺に堆積した金属粒子が前記コ
ンタクトホール２３内ヘ流動して、図１（ｂ）に示すよ
うに、前記コンタクトホール２１がほぼ金属粒子で均一
に満たされるようになり、これにより、ロングスロース
パッタリング方式による非対称性の問題が解決される。
なく半導体基板２１をスパッタリング室からリフロー室
へ移送して、前記金属層２４の融点（６２５℃）未満の
所定の温度範囲、例えば５００〜５８０℃、一具体例と
しては５５０℃においてリフローする。これにより、コ
ンタクトホール２３の周辺に堆積した金属粒子が前記コ
ンタクトホール２３内ヘ流動して、図１（ｂ）に示すよ
うに、前記コンタクトホール２１がほぼ金属粒子で均一
に満たされるようになり、これにより、ロングスロース
パッタリング方式による非対称性の問題が解決される。
【００１２】その後、半導体基板２１を再びスパッタリ
ング室へ移送して、図１（ｃ）に示すように、金属層２
４上に２次アルミニウムを堆積させて所望の厚さの２次
金属層２５を形成して最終的な金属の配線層を得る。
ング室へ移送して、図１（ｃ）に示すように、金属層２
４上に２次アルミニウムを堆積させて所望の厚さの２次
金属層２５を形成して最終的な金属の配線層を得る。
【００１３】
【発明の効果】このように本発明による平坦な金属層の
形成方法によれば、低温および低圧のロングスロースパ
ッタリング方式によって金属層を堆積して、これによっ
て半導体基板（ウェハ）のエッジ部分のコンタクトホー
ルでのカバレッジが非対称になっても、リフロー工程を
実施することにより、ステップカバレッジの非対称の不
良を改善することができるので、大口径のウェハにおい
て高アスペクト比を有するコンタクトホールのステップ
カバレッジを向上させることができ、平坦な膜を形成す
ることができる。その結果、歩留りおよび製品の信頼性
を改善することができる。
形成方法によれば、低温および低圧のロングスロースパ
ッタリング方式によって金属層を堆積して、これによっ
て半導体基板（ウェハ）のエッジ部分のコンタクトホー
ルでのカバレッジが非対称になっても、リフロー工程を
実施することにより、ステップカバレッジの非対称の不
良を改善することができるので、大口径のウェハにおい
て高アスペクト比を有するコンタクトホールのステップ
カバレッジを向上させることができ、平坦な膜を形成す
ることができる。その結果、歩留りおよび製品の信頼性
を改善することができる。
【図１】本発明による平坦な金属層の形成方法の実施の
形態を説明するための断面図。
形態を説明するための断面図。
【図２】従来の通常のスパッタリング方式を説明するた
めの図。
めの図。
【図３】従来の通常のスパッタリング方式によるコンタ
クトホールのステップカバレッジを説明するための図。
クトホールのステップカバレッジを説明するための図。
【図４】従来のコリメーションスパッタリング方式を説
明するための図。
明するための図。
【図５】従来のコリメーションスパッタリング方式によ
るコンタクトホールのステップカバレッジを説明するた
めの図。
るコンタクトホールのステップカバレッジを説明するた
めの図。
【図６】従来のロングスロースパッタリング方式を説明
するための図。
するための図。
【図７】従来のロングスロースパッタリング方式による
コンタクトホールのステップカバレッジを説明するため
の図。
コンタクトホールのステップカバレッジを説明するため
の図。
２１ 半導体基板 ２２ 絶縁膜 ２３ コンタクトホール ２４ 金属層 ２５ ２次金属層
Claims (7)
- 【請求項１】 半導体基板上の、コンタクトホールが形
成された絶縁膜上に平坦な金属層を形成する方法におい
て、 低温状態および低圧状態に推持された真空チャンバ内
で、ターゲットと基板との距離が長いロングスロースパ
ッタリング方式によって前記絶縁膜の表面、前記コンタ
クトホールの側壁および底面に金属層を堆積させる工程
と、 その後、前記金属層の融点未満の所定の温度範囲におい
て前記金属層をリフローし、前記コンタクトホールの周
辺に堆積した金属原子を前記コンタクトホール内に流動
させ、前記コンククトホール内が均一に金属層で満たさ
れるようにする工程とを具備することを特徴とする平坦
な金属層の形成方法。 - 【請求項２】 請求項１記載の平坦な金属層の形成方法
において、前記金属層はアルミニウムまたはアルミニウ
ム合金中の一つであることを特徴とする平坦な金属層の
形成方法。 - 【請求項３】 請求項１記載の平坦な金属層の形成方法
において、前記低温状態は１００℃またはその未満であ
ることを特徴とする平坦な金属層の形成方法。 - 【請求項４】 請求項１記載の平坦な金属層の形成方法
において、前記低圧状態はほぼ０．５ｍＴｏｒｒである
ことを特徴とする平坦な金属層の形成方法。 - 【請求項５】 請求項１記載の平坦な金属層の形成方法
において、前記ターゲットと基板間の距離は１２０〜３
００ｍｍ程度であることを特徴とする平坦な金属層の形
成方法。 - 【請求項６】 請求項１記載の平坦な金属層の形成方法
において、前記金属層のリフロー温度範囲は５００〜５
８０℃であることを特徴とする平坦な金属層の形成方
法。 - 【請求項７】 請求項１記載の平坦な金属層の形成方法
において、前記リフローされた１次金属層上に所望の厚
さの２次金属層を堆積させる工程を具備することを特徴
とする平坦な金属層の形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950061322A KR100200499B1 (ko) | 1995-12-28 | 1995-12-28 | 반도체 소자의 금속배선막 형성방법 |
| KR1995P-61322 | 1995-12-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09213660A true JPH09213660A (ja) | 1997-08-15 |
Family
ID=19445870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8341836A Pending JPH09213660A (ja) | 1995-12-28 | 1996-12-20 | 平坦な金属層の形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH09213660A (ja) |
| KR (1) | KR100200499B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11315374A (ja) * | 1998-05-08 | 1999-11-16 | Ulvac Corp | 銅薄膜形成方法 |
| US6241859B1 (en) | 1997-08-22 | 2001-06-05 | Nec Corporation | Method of forming a self-aligned refractory metal silicide layer |
| US8623759B2 (en) | 2010-04-30 | 2014-01-07 | Takashi KANSAKU | Method for manufacturing semiconductor device |
-
1995
- 1995-12-28 KR KR1019950061322A patent/KR100200499B1/ko not_active IP Right Cessation
-
1996
- 1996-12-20 JP JP8341836A patent/JPH09213660A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6241859B1 (en) | 1997-08-22 | 2001-06-05 | Nec Corporation | Method of forming a self-aligned refractory metal silicide layer |
| JPH11315374A (ja) * | 1998-05-08 | 1999-11-16 | Ulvac Corp | 銅薄膜形成方法 |
| US8623759B2 (en) | 2010-04-30 | 2014-01-07 | Takashi KANSAKU | Method for manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970052411A (ko) | 1997-07-29 |
| KR100200499B1 (ko) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10223608A (ja) | 半導体装置の製造方法 | |
| JPH0360055A (ja) | 集積回路の製造方法 | |
| CN101043021B (zh) | 具有镶嵌形成的配线的半导体器件及其制造方法 | |
| JPH09213660A (ja) | 平坦な金属層の形成方法 | |
| US20020081850A1 (en) | Method of fabricating a semiconductor device | |
| US6380058B2 (en) | Method and apparatus for manufacturing semiconductor device | |
| CN107946234A (zh) | 半导体互连结构及其制备方法 | |
| US8123918B2 (en) | Method and a system for operating a physical vapor deposition process | |
| JPH10172923A (ja) | 半導体素子の金属配線形成方法 | |
| JPH06172974A (ja) | 物理的気相成長装置およびこれを用いた薄膜形成方法 | |
| JP3694803B2 (ja) | 半導体装置のチタニウム膜の形成方法 | |
| JPH05136058A (ja) | スパツタ成膜方法及びスパツタ成膜装置 | |
| KR100480913B1 (ko) | 적층된 티아이/티아이엔을 이용한 콘택 매립방법 | |
| JPH02306624A (ja) | 半導体装置の製造方法 | |
| KR0124059B1 (ko) | 금속 콘택홀 매립 방법 | |
| JPH084088B2 (ja) | 薄膜形成方法 | |
| JPH04116930A (ja) | 半導体装置の製造方法 | |
| JPS63280442A (ja) | 半導体装置の製造方法 | |
| KR100689854B1 (ko) | 스텝 커버리지를 개선하기 위한 금속박막 증착방법 | |
| JPH0552057B2 (ja) | ||
| KR0161431B1 (ko) | 스퍼터링 장치 및 이를 이용한 금속막 형성방법 | |
| JPH09241839A (ja) | スパッタリング装置及び半導体装置の製造方法 | |
| JPS6130053A (ja) | 段差の被覆方法 | |
| JPS61179532A (ja) | コンタクト電極の形成方法 | |
| JPH04273162A (ja) | 半導体装置及びその製造方法 |