JPS63280442A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63280442A JPS63280442A JP11355087A JP11355087A JPS63280442A JP S63280442 A JPS63280442 A JP S63280442A JP 11355087 A JP11355087 A JP 11355087A JP 11355087 A JP11355087 A JP 11355087A JP S63280442 A JPS63280442 A JP S63280442A
- Authority
- JP
- Japan
- Prior art keywords
- film
- tungsten
- contact hole
- insulating film
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 13
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 12
- 239000005368 silicate glass Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 3
- VRZFDJOWKAFVOO-UHFFFAOYSA-N [O-][Si]([O-])([O-])O.[B+3].P Chemical compound [O-][Si]([O-])([O-])O.[B+3].P VRZFDJOWKAFVOO-UHFFFAOYSA-N 0.000 claims description 2
- 239000000463 material Substances 0.000 claims 4
- OYLRFHLPEAGKJU-UHFFFAOYSA-N phosphane silicic acid Chemical compound P.[Si](O)(O)(O)O OYLRFHLPEAGKJU-UHFFFAOYSA-N 0.000 claims 2
- 239000000126 substance Substances 0.000 claims 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 42
- 229910052721 tungsten Inorganic materials 0.000 abstract description 39
- 239000010937 tungsten Substances 0.000 abstract description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052710 silicon Inorganic materials 0.000 abstract description 8
- 239000010703 silicon Substances 0.000 abstract description 8
- 230000008021 deposition Effects 0.000 abstract description 3
- 239000002245 particle Substances 0.000 description 9
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（概要〕
選択的なタングステンの堆積（成長）において、コンタ
クトホール開口前に、デバイス形成上必要とされる絶縁
膜上に選択性の良好な膜を成長した後に、２層の絶縁膜
を貫通するコンタクトホールを開口し、しかる後に選択
性良くタングステン成長を行う。
クトホール開口前に、デバイス形成上必要とされる絶縁
膜上に選択性の良好な膜を成長した後に、２層の絶縁膜
を貫通するコンタクトホールを開口し、しかる後に選択
性良くタングステン成長を行う。
本発明は半導体装置の製造方法、特にコンタクトホール
内のみに配線形成用のタングステンを選択性良く成長す
る方法に関する。
内のみに配線形成用のタングステンを選択性良く成長す
る方法に関する。
半導体装置の集積度が高められるにつれてコンタクトホ
ールはサブミクロンのオーダーにまで微細化されるよう
になってきた。従来、比較的に大、きなコンタクトホー
ルにおいてはスパッタによるアルミニウム（＾ｌ）が十
分なカバレンジを持つていたが、コンタクトホールが微
細化するとＡｌのカバレッジ不足が発生した。
ールはサブミクロンのオーダーにまで微細化されるよう
になってきた。従来、比較的に大、きなコンタクトホー
ルにおいてはスパッタによるアルミニウム（＾ｌ）が十
分なカバレンジを持つていたが、コンタクトホールが微
細化するとＡｌのカバレッジ不足が発生した。
そ、の対策として、化学気相成長（ＣＶＤ）法で導電性
物質例えばタングステンを選択成長し、コンタクトホー
ルをタングステンで埋め込み電極取出し部分を平坦化す
る技術が開発された。
物質例えばタングステンを選択成長し、コンタクトホー
ルをタングステンで埋め込み電極取出し部分を平坦化す
る技術が開発された。
しかし、タングステン成長の選択性は、タングステンの
膜厚がある程度以上になると失われ始め、かかる（頃向
はコンタクトホールが開口された膜の種類に依存するこ
とが判明した。
膜厚がある程度以上になると失われ始め、かかる（頃向
はコンタクトホールが開口された膜の種類に依存するこ
とが判明した。
第４図の断面図を参照すると、半導体基板（シリコン基
板）１１にはｎ”層１２が形成され、基板上−にはボロ
ン・燐・珪酸ガラス（ＢＰＳＧ） １１１３が設けられ
、この膜にコンタクトホール１４が基板表面に達するま
で開口されている。ここで、絶縁膜にＢＰＳＧを用いる
理由はデバイス形成上の諸要請によるもので、絶縁膜を
リフローすることにより表面を平坦化し、絶縁膜下に形
成された段差部が、上層部に影響することを防ぐ。この
リフローの温度は、燐・珪酸ガラス（ＰＳＧ）の場合に
は１０００℃以上であるが、ＢＰＳＧのリフロ一温度は
９００〜９５０℃で、ＰＳＧとＢＰＳＧＯ間にはりフロ
ーの温度に１００℃程度の差があり、絶縁膜としてはＰ
ＳＧよりもＢＰＳＧが好ましい。
板）１１にはｎ”層１２が形成され、基板上−にはボロ
ン・燐・珪酸ガラス（ＢＰＳＧ） １１１３が設けられ
、この膜にコンタクトホール１４が基板表面に達するま
で開口されている。ここで、絶縁膜にＢＰＳＧを用いる
理由はデバイス形成上の諸要請によるもので、絶縁膜を
リフローすることにより表面を平坦化し、絶縁膜下に形
成された段差部が、上層部に影響することを防ぐ。この
リフローの温度は、燐・珪酸ガラス（ＰＳＧ）の場合に
は１０００℃以上であるが、ＢＰＳＧのリフロ一温度は
９００〜９５０℃で、ＰＳＧとＢＰＳＧＯ間にはりフロ
ーの温度に１００℃程度の差があり、絶縁膜としてはＰ
ＳＧよりもＢＰＳＧが好ましい。
第４図において、ＢＰＳＧ膜１３を１μｍの膜厚に形成
し、リフローして後にコンタクトホール１４を開口し、
次いでＣＶＤ法でタングステンを選択成長したところ、
コンタクトホール１４内にＣｖＤタングステン（ＣＶＤ
讐）１５が堆積したが、ＢＰＳＧ膜１３上にも非選択的
に成長したｃｖｏｗ粒子１６が存在することが認められ
た。そうなるとこのｃｖｏｗ粒子１６を除去しなければ
ならないので、ＢＰＳＧ１ｍ！１３に開口したコンタク
トホール内にのみ、すなわち絶縁膜であるＢＰＳＧ膜１
３上にＣＶＤＷ粒子１６が成長することなく、タングス
テンを選択性良く成長する方法が求められている。
し、リフローして後にコンタクトホール１４を開口し、
次いでＣＶＤ法でタングステンを選択成長したところ、
コンタクトホール１４内にＣｖＤタングステン（ＣＶＤ
讐）１５が堆積したが、ＢＰＳＧ膜１３上にも非選択的
に成長したｃｖｏｗ粒子１６が存在することが認められ
た。そうなるとこのｃｖｏｗ粒子１６を除去しなければ
ならないので、ＢＰＳＧ１ｍ！１３に開口したコンタク
トホール内にのみ、すなわち絶縁膜であるＢＰＳＧ膜１
３上にＣＶＤＷ粒子１６が成長することなく、タングス
テンを選択性良く成長する方法が求められている。
本発明はこのような点に鑑みて創作されたもので、ＣＶ
Ｄ法でタングステンを選択性よく成長し絶縁膜に形成さ
れたコンタクトホールのみをタングステンで埋め込む方
法を提供することを目的とする。
Ｄ法でタングステンを選択性よく成長し絶縁膜に形成さ
れたコンタクトホールのみをタングステンで埋め込む方
法を提供することを目的とする。
第１図は本発明の原理を示す断面図、第２図（ａ）〜（
Ｃ）は本発明実施例断面図である。
Ｃ）は本発明実施例断面図である。
本発明においては、絶縁膜（ＢＰＳＧ膜）１３にコンタ
クトホール１４を開口する前に、導電性物質例えばタン
グステン（ＣＶＤＷ） １５の選択堆積時に選択性の良
い、すなわち絶縁膜上にＣＶＤＷ粒子１６が堆積されな
い膜（ＰＳＧ膜）１７を形成し、しかる後にコンタクト
ホール１４を開口し、しかる後にコンタクトホール１４
内にのみタングステンを選択的に堆積する。
クトホール１４を開口する前に、導電性物質例えばタン
グステン（ＣＶＤＷ） １５の選択堆積時に選択性の良
い、すなわち絶縁膜上にＣＶＤＷ粒子１６が堆積されな
い膜（ＰＳＧ膜）１７を形成し、しかる後にコンタクト
ホール１４を開口し、しかる後にコンタクトホール１４
内にのみタングステンを選択的に堆積する。
（作用〕
本発明の原理を示す第１図を参照すると、シリコン基板
１にはｎ１層２が形成されている。コンタクトホール５
の開口前に、絶縁膜種としてはリフローの有無および用
途により種々な膜が使用されるので、先ずデバイス作成
上必要とされる絶縁膜３を形成し、その後に（リフロー
が必要であれぼりフロー後）、シかしコンタクトホール
開口前に、ＣＶＤ法によるタングステン成長時に選択性
の良い膜４を堆積し、しかる後にコンタクトホール５を
開口し、続いてＣＶＤ法でタングステンを堆積すること
により、絶縁膜３〜の膜種にとられれることなく、選択
性良くタングステン（ＣＶＤＷ） ６の堆積を行うこ−
とができる。
１にはｎ１層２が形成されている。コンタクトホール５
の開口前に、絶縁膜種としてはリフローの有無および用
途により種々な膜が使用されるので、先ずデバイス作成
上必要とされる絶縁膜３を形成し、その後に（リフロー
が必要であれぼりフロー後）、シかしコンタクトホール
開口前に、ＣＶＤ法によるタングステン成長時に選択性
の良い膜４を堆積し、しかる後にコンタクトホール５を
開口し、続いてＣＶＤ法でタングステンを堆積すること
により、絶縁膜３〜の膜種にとられれることなく、選択
性良くタングステン（ＣＶＤＷ） ６の堆積を行うこ−
とができる。
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第２図に本発明第１実施例が示される。先ず、同図（ａ
）に示される如く・、半導体基板（シリコン基板）１１
にｎ１層１２を形成し、Ｉ）ＰＳＧ膜１３を堆積しりフ
ローを行う。ＢＰＳＧ膜１３の膜厚は形成されるべきデ
バイスの種類によって異なるが、例えば９０００人の膜
厚とする。このＢＰＳＧ膜１３が一第１図に示されるデ
バイス作成上必要とされる絶縁膜で、それはりフロ一温
度がＰＳＧのそれに比べ約１００℃低温であるという利
点をもつものである。
）に示される如く・、半導体基板（シリコン基板）１１
にｎ１層１２を形成し、Ｉ）ＰＳＧ膜１３を堆積しりフ
ローを行う。ＢＰＳＧ膜１３の膜厚は形成されるべきデ
バイスの種類によって異なるが、例えば９０００人の膜
厚とする。このＢＰＳＧ膜１３が一第１図に示されるデ
バイス作成上必要とされる絶縁膜で、それはりフロ一温
度がＰＳＧのそれに比べ約１００℃低温であるという利
点をもつものである。
ここで、ＣＶＤ法によるタングステンの成長をみると、
ＣＶＯの初期の段階では ＷＦ６＋ ３／２５ｔ−Ｗ＋ ３／２ ５ｉＦ４（１）
続いて ＷＦ６＋ ３Ｈ２→Ｗ ＋ ６ ＨＦ （２１の
反応が発生する。初期の段階ではコンタクトホールの底
のシリコン基板が露出した部分で上記（１）の反応が発
生し、そこに成長したタングステンの上に上記［２］の
反応でタングステンが堆積してコンタクトホールがタン
グステンで埋め込まれるのである。
ＣＶＯの初期の段階では ＷＦ６＋ ３／２５ｔ−Ｗ＋ ３／２ ５ｉＦ４（１）
続いて ＷＦ６＋ ３Ｈ２→Ｗ ＋ ６ ＨＦ （２１の
反応が発生する。初期の段階ではコンタクトホールの底
のシリコン基板が露出した部分で上記（１）の反応が発
生し、そこに成長したタングステンの上に上記［２］の
反応でタングステンが堆積してコンタクトホールがタン
グステンで埋め込まれるのである。
ところで、従来第４図に示した如＜ ＢＰＳＧ膜の上に
ＣＶＤＷ粒子が成長しやすい理由は、タングステン成長
の選択性は、その下地に燐（Ｐ）が多く含まれるほど良
いからである。ＢＰＳＧとＰＳＧとを比較すると、ＰＳ
Ｇの方がＢＰＳＧよりもより多くＰを含有する。すなわ
ち、ＢＰＳＧはＰＳＧよりもタングステンの成長におい
ては選択性が悪いのでＣＶＤＷ粒子がＢＰＳＧ膜上に成
長したのである。
ＣＶＤＷ粒子が成長しやすい理由は、タングステン成長
の選択性は、その下地に燐（Ｐ）が多く含まれるほど良
いからである。ＢＰＳＧとＰＳＧとを比較すると、ＰＳ
Ｇの方がＢＰＳＧよりもより多くＰを含有する。すなわ
ち、ＢＰＳＧはＰＳＧよりもタングステンの成長におい
ては選択性が悪いのでＣＶＤＷ粒子がＢＰＳＧ膜上に成
長したのである。
そこで、本発明においては、第２図（ａ）のＢ Ｐ Ｓ
Ｇｌ臭１３を前記した如くリフローした後に、第２図
（ｂ）に示される如（ＢＰＳＧ膜１３膜上３ＰＳＧ膜１
７を成長する。
Ｇｌ臭１３を前記した如くリフローした後に、第２図
（ｂ）に示される如（ＢＰＳＧ膜１３膜上３ＰＳＧ膜１
７を成長する。
ＰＳＧ膜１７の膜厚は、タングステン成長の前処理に耐
える膜厚であれば足りるから、例えば１０００人の膜厚
にする。タングステン成長の前処理とは、タングステン
の気相成長前にコンタクトホールの底のシリコン基板の
露出した部分の自然酸化膜（ナチュラル酸化膜）や、前
工程までにそこに付着したゴミを除去するために行われ
る処理で、例えばフ、ツ酸を用いるウェットエツチング
を行うことをいう、 ＰＳＧ膜１７が１０００人程度０
膜厚のものであれば、前処理でそれが若干エツチングさ
れたとしてもなお残存し、その残存するＰＳＧ膜が選択
性を発揮する。
える膜厚であれば足りるから、例えば１０００人の膜厚
にする。タングステン成長の前処理とは、タングステン
の気相成長前にコンタクトホールの底のシリコン基板の
露出した部分の自然酸化膜（ナチュラル酸化膜）や、前
工程までにそこに付着したゴミを除去するために行われ
る処理で、例えばフ、ツ酸を用いるウェットエツチング
を行うことをいう、 ＰＳＧ膜１７が１０００人程度０
膜厚のものであれば、前処理でそれが若干エツチングさ
れたとしてもなお残存し、その残存するＰＳＧ膜が選択
性を発揮する。
次いで第２図（Ｃ）に示される如くドライエツチングで
コンタクトホール１４を開口し、前記した前処理を行い
、タングステン（ＣＶＤＷ） １５を堆積する。
コンタクトホール１４を開口し、前記した前処理を行い
、タングステン（ＣＶＤＷ） １５を堆積する。
このとき、ＢＰＳＧ膜１３上のＰＳＧ膜１７は選択性が
良いのでその上にはＣｖ叶粒子の成長がなく、コンタク
トホール１４内のみがタングステンで埋め込まれる。
良いのでその上にはＣｖ叶粒子の成長がなく、コンタク
トホール１４内のみがタングステンで埋め込まれる。
本発明の第２実施例は第３図に示される。選択性の良い
ＰＳＧ膜１７が絶縁膜３として第５図に示される如くに
形成された場合、前記したタングステン気相成長の前処
理としてフン酸を用いるウェットエツチングがなされる
と、膜減り現象が発生し、コンタクトホール５が設計し
たものよりも大になる。
ＰＳＧ膜１７が絶縁膜３として第５図に示される如くに
形成された場合、前記したタングステン気相成長の前処
理としてフン酸を用いるウェットエツチングがなされる
と、膜減り現象が発生し、コンタクトホール５が設計し
たものよりも大になる。
かかる問題を解決するために、第３図に示される如（デ
バイス作成上必要とされる絶縁膜３としてエツチングレ
ートが低く、タングステンとの密着性の良い５ｉＯｚを
用い、５ｉ０２は選択性が良くないからその上にＰＳＧ
膜１７を成長する。かくすることによって５ｉＯｚでコ
ンタクトホールの寸法精度を維持しつつ選択性良くタン
グステンを成長することが可能になる。
バイス作成上必要とされる絶縁膜３としてエツチングレ
ートが低く、タングステンとの密着性の良い５ｉＯｚを
用い、５ｉ０２は選択性が良くないからその上にＰＳＧ
膜１７を成長する。かくすることによって５ｉＯｚでコ
ンタクトホールの寸法精度を維持しつつ選択性良くタン
グステンを成長することが可能になる。
以上述べてきたように本発明によれば、コンタクトホー
ルが開口される絶縁膜の膜種にかかわらずＣＶＤ方によ
るタングステンが選択性良く堆積される効果がある。さ
らに、下の膜（デバイス作成上必要とされる絶縁膜）を
エツチングレートの低いものとすることにより、タング
ステン堆積前処理による膜減りを少なくすることができ
、コンタクトホール側壁との密着性も改善される。
ルが開口される絶縁膜の膜種にかかわらずＣＶＤ方によ
るタングステンが選択性良く堆積される効果がある。さ
らに、下の膜（デバイス作成上必要とされる絶縁膜）を
エツチングレートの低いものとすることにより、タング
ステン堆積前処理による膜減りを少なくすることができ
、コンタクトホール側壁との密着性も改善される。
第１図は本発明の原理を示す断面図、
第２図（ａ）〜（Ｃ）は本発明第１実施例断面図、第３
図は本発明第２実施例断面図、 第４図と第５図は従来例の問題点を示す断面図である。 第１図〜第５図において、 １はシリコン基板、 ２はｎ＋層、 ３はデバイス作成上必要とされる絶縁膜、４はｃｖｏＩ
Ｉ４選択成長時選択板長時良い膜、５はコンタクトホー
ル、 ６はＣＶＤＷ、 １１はシリコン基板、 １２はｎ＋層、 １３はＢＰＳＧ膜、 １４はコンタクトホール、 １５はＣＶＤ眠 １６はＣＶＤ−粒子、 １７はＰＳＧ膜である。 代理人 弁理士 久木元 彰 復代理人 弁理士 大 菅 義 之 本横ζ月才２焚＊＠＠面の １、を釆例め問題点ｉホ丁話′命の 第４図 技豪例の間−ａ克を示わ眸面圀 第５図 〉 八 〇 へ 、ＯＵ
図は本発明第２実施例断面図、 第４図と第５図は従来例の問題点を示す断面図である。 第１図〜第５図において、 １はシリコン基板、 ２はｎ＋層、 ３はデバイス作成上必要とされる絶縁膜、４はｃｖｏＩ
Ｉ４選択成長時選択板長時良い膜、５はコンタクトホー
ル、 ６はＣＶＤＷ、 １１はシリコン基板、 １２はｎ＋層、 １３はＢＰＳＧ膜、 １４はコンタクトホール、 １５はＣＶＤ眠 １６はＣＶＤ−粒子、 １７はＰＳＧ膜である。 代理人 弁理士 久木元 彰 復代理人 弁理士 大 菅 義 之 本横ζ月才２焚＊＠＠面の １、を釆例め問題点ｉホ丁話′命の 第４図 技豪例の間−ａ克を示わ眸面圀 第５図 〉 八 〇 へ 、ＯＵ
Claims (1)
- 【特許請求の範囲】 ［１］半導体基板（１）上に素子形成上必要とされる絶
縁膜（３）と導電性物質の化学気相成長において選択性
をもった膜（４）とを順に堆積し、前記選択性をもった
膜（４）と絶縁膜（３）を貫くコンタクトホール（５）
を開口し、 化学気相成長によって導電性物質（６）を選択的にコン
タクトホール（５）内に堆積する工程を含むことを特徴
とする半導体装置の製造方法。 ［２］前記絶縁膜（３）の材料がボロン・燐・珪酸ガラ
ス（ＢＰＳＧ）であり、選択性をもった膜（４）の材料
が燐・珪酸ガラス（ＰＳＧ）であることを特徴とする特
許請求の範囲第１項記載の方法。 ［３］前記絶縁膜の材料が珪酸ガラス（ＳｉＯ＿２）で
あり、選択性をもった膜（４）の材料が燐・珪酸ガラス
（ＰＳＧ）であることを特徴とする特許請求の範囲第１
項記載の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11355087A JPS63280442A (ja) | 1987-05-12 | 1987-05-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11355087A JPS63280442A (ja) | 1987-05-12 | 1987-05-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63280442A true JPS63280442A (ja) | 1988-11-17 |
Family
ID=14615143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11355087A Pending JPS63280442A (ja) | 1987-05-12 | 1987-05-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63280442A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02236770A (ja) * | 1989-03-10 | 1990-09-19 | Toshiba Corp | プラント建設工程管理支援システム |
-
1987
- 1987-05-12 JP JP11355087A patent/JPS63280442A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02236770A (ja) * | 1989-03-10 | 1990-09-19 | Toshiba Corp | プラント建設工程管理支援システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5780356A (en) | Method for forming metal wire of semiconductor device | |
| JPH04142061A (ja) | タングステンプラグの形成方法 | |
| US5683938A (en) | Method for filling contact holes with metal by two-step deposition | |
| JPS63147347A (ja) | 半導体装置 | |
| JPS63280442A (ja) | 半導体装置の製造方法 | |
| JPS61208241A (ja) | 半導体装置の製造方法 | |
| US5077236A (en) | Method of making a pattern of tungsten interconnection | |
| JPS63269546A (ja) | 半導体装置の製造方法 | |
| JPS5999718A (ja) | 半導体装置 | |
| JPH04137731A (ja) | 半導体装置の製造方法 | |
| JP2692918B2 (ja) | 半導体装置の製造方法 | |
| JPS61214449A (ja) | 半導体素子の製造方法 | |
| JPH0577331B2 (ja) | ||
| JP2782912B2 (ja) | 半導体装置の製造方法 | |
| JPS60157237A (ja) | 半導体装置の製造方法 | |
| JP2727574B2 (ja) | 半導体装置の製造方法 | |
| JPH03280545A (ja) | 半導体装置の配線形成方法 | |
| JPH02134848A (ja) | 半導体装置の製造方法 | |
| JPH0273652A (ja) | 半導体装置の製造方法 | |
| JPS62111448A (ja) | スル−ホ−ルの形成方法 | |
| JPH0499317A (ja) | 半導体装置の製造方法 | |
| JPS63269547A (ja) | 半導体装置の製造方法 | |
| JPH0244718A (ja) | 半導体装置の製造方法 | |
| JPH04127425A (ja) | 半導体集積回路の製造方法 | |
| JPS62222654A (ja) | 半導体装置の製造方法 |