JPH0244718A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0244718A JPH0244718A JP19657188A JP19657188A JPH0244718A JP H0244718 A JPH0244718 A JP H0244718A JP 19657188 A JP19657188 A JP 19657188A JP 19657188 A JP19657188 A JP 19657188A JP H0244718 A JPH0244718 A JP H0244718A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- thin film
- semiconductor device
- metal thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 8
- 125000003808 silyl group Chemical group [H][Si]([H])([H])[*] 0.000 claims abstract description 4
- 239000010409 thin film Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 5
- 239000012212 insulator Substances 0.000 claims 1
- 238000004544 sputter deposition Methods 0.000 abstract description 9
- 229910052782 aluminium Inorganic materials 0.000 abstract description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 7
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052750 molybdenum Inorganic materials 0.000 abstract description 5
- 239000011733 molybdenum Substances 0.000 abstract description 5
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 230000001070 adhesive effect Effects 0.000 abstract 2
- 239000010408 film Substances 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の製造方法、特にコンタクトホール
の埋め込みに方法に関するものである、特にＡ１．Ｗ等
の金属薄膜によるコンタクトホールの埋め込み方法に関
する。
の埋め込みに方法に関するものである、特にＡ１．Ｗ等
の金属薄膜によるコンタクトホールの埋め込み方法に関
する。
従来の技術
超高密度な半導体集積回路において、多層配線が多く用
いられるようになり、コンタクトホールの高アスペクト
化がさけられない。このような高アスペクト化を有する
コンタクトホールを金属薄膜で埋め込む方法として、バ
イアススパッタ方式によるＡＩ堆積、Ｗの選択ＣＶＤ法
を用いる必要があった。
いられるようになり、コンタクトホールの高アスペクト
化がさけられない。このような高アスペクト化を有する
コンタクトホールを金属薄膜で埋め込む方法として、バ
イアススパッタ方式によるＡＩ堆積、Ｗの選択ＣＶＤ法
を用いる必要があった。
発明が解決しようとする課題
バイアススパッタ法によるＡＩ堆積は通常のスパッタに
比ベステップ力バレツジが向上し、高アスペクト比のコ
ンタクトホールを埋め込みが可能であるが、ブレクンが
大きく成長することや、αロックの発生が生じ配線形成
後の断線、ショートが生じやすく、半導体装置の歩留り
の低下の原因となった。また、通常のＷ選択ＣＶＤ法で
は、ジノコン基板のワームホール発生や、Ｗのは（離が
生じて、半導体装置の歩留り低下を招いていた。
比ベステップ力バレツジが向上し、高アスペクト比のコ
ンタクトホールを埋め込みが可能であるが、ブレクンが
大きく成長することや、αロックの発生が生じ配線形成
後の断線、ショートが生じやすく、半導体装置の歩留り
の低下の原因となった。また、通常のＷ選択ＣＶＤ法で
は、ジノコン基板のワームホール発生や、Ｗのは（離が
生じて、半導体装置の歩留り低下を招いていた。
本発明は、コンタクトホール側壁に、金属薄膜と親和性
の高い層を形成することにより、ステップカバレッジな
らびに密着性を向上し、従来のような、不都合の生じな
い方法を提供するものである。
の高い層を形成することにより、ステップカバレッジな
らびに密着性を向上し、従来のような、不都合の生じな
い方法を提供するものである。
課題を解決するための手段
本発明は、コンタクトホールに金属薄膜を埋め込む際に
、コンタクトホール側壁にＡ１の薄膜を形成する工程あ
るいは、シリル基を形成する工程を偏えたものである。
、コンタクトホール側壁にＡ１の薄膜を形成する工程あ
るいは、シリル基を形成する工程を偏えたものである。
作 用
本発明によれば、コンタクトホールの側壁に金属薄膜と
親和性の高い領域を形成するため、通常のスパッタ法に
よるＡ１堆櫃のステップカラレッジの向上が可能となり
、グレインの成長を抑え、αロックの発生のないＡＩ膜
を用いることができる。
親和性の高い領域を形成するため、通常のスパッタ法に
よるＡ１堆櫃のステップカラレッジの向上が可能となり
、グレインの成長を抑え、αロックの発生のないＡＩ膜
を用いることができる。
実施例
実施例１
第１図ａ −ｄに基づいて本発明の製造方法の一実施例
を示す。
を示す。
たとえば酸化膜２をたとえばフォトレジストをマスクと
し、異方性エツチングによりエツチングし、たとえば開
口径０．８μｍ、深さ０．８μｍコンタクトホールを形
成（第１図（ａ））したのち、たとえばバイアススパッ
タ法により、たとえばモリブデン膜を１１００ｎ堆積し
たのち（第１図（ｂ））、前記モリブデン膜を異方性エ
ツチングにより全面エツチングすることより、コンタク
トホール側壁にのみモリブデン膜を残存せしめ（第１図
（Ｃ））ついでモリブデン膜表面の酸化物をたとえば真
空加熱により除去したのちバイアスを印加しない通常の
スパッタ法によりアルミ［を堆積することにより、カバ
レッジよくコンタクトホールを埋め込む（第１図（ｄ）
）。
し、異方性エツチングによりエツチングし、たとえば開
口径０．８μｍ、深さ０．８μｍコンタクトホールを形
成（第１図（ａ））したのち、たとえばバイアススパッ
タ法により、たとえばモリブデン膜を１１００ｎ堆積し
たのち（第１図（ｂ））、前記モリブデン膜を異方性エ
ツチングにより全面エツチングすることより、コンタク
トホール側壁にのみモリブデン膜を残存せしめ（第１図
（Ｃ））ついでモリブデン膜表面の酸化物をたとえば真
空加熱により除去したのちバイアスを印加しない通常の
スパッタ法によりアルミ［を堆積することにより、カバ
レッジよくコンタクトホールを埋め込む（第１図（ｄ）
）。
実施例２
第２図（ａ）〜（ｄ）に基づいて他の実施例を示す。
たとえば酸化膜２をたとえばフォトレジスト３をマスク
として異方性エツチングによりエツチングしコンタクト
ホールを形成しく第２図（ａ））ついて、フォトレジス
ト３をマスクとして、水素プラズマ処理を行うことによ
り、コンタクトホール側壁を還元し、シリル基を形成す
る（第２図（ｂ））。
として異方性エツチングによりエツチングしコンタクト
ホールを形成しく第２図（ａ））ついて、フォトレジス
ト３をマスクとして、水素プラズマ処理を行うことによ
り、コンタクトホール側壁を還元し、シリル基を形成す
る（第２図（ｂ））。
フォトレジストを除去（第２図（Ｃ））したのち、タン
グステンの選択ＣＶＤによりコンタクトホールにのみタ
ングステンを密着性よくかつワームホールの発生なく埋
め込む（第２図（ｄ））。また、タングステンのかわり
にアルミ膜をスパッタ方により堆積した場合においても
ステップカバレッジの向上が可能である。
グステンの選択ＣＶＤによりコンタクトホールにのみタ
ングステンを密着性よくかつワームホールの発生なく埋
め込む（第２図（ｄ））。また、タングステンのかわり
にアルミ膜をスパッタ方により堆積した場合においても
ステップカバレッジの向上が可能である。
発明の効果
本発明の金属薄膜によるコンタクトホール埋め込み方法
は、アルミ膜のステップカバレッジを向上せしめるとと
もに、タングステン選択ＣＶＤ法においても、タングス
テンの密着性を向上し、ワームホールの発生を抑えるこ
とが可能となり、歩留の大幅な向上が実現できる。した
がって本発明にかかる半導体装置の製造方法は極めて産
業上価値の高いものである。
は、アルミ膜のステップカバレッジを向上せしめるとと
もに、タングステン選択ＣＶＤ法においても、タングス
テンの密着性を向上し、ワームホールの発生を抑えるこ
とが可能となり、歩留の大幅な向上が実現できる。した
がって本発明にかかる半導体装置の製造方法は極めて産
業上価値の高いものである。
第１図は本発明の半導体装置の製造方法の一実施例の製
造工程断面図、第２図は他の実施例の製造工程の断面図
である。 １・・・・・・半導体基板、２・・・・・・酸化膜、３
・・・・・・第１のアルミ、４・・・・・・第２のアル
ミ、５・・・・・・半導体基板、６・・・・・・酸化膜
、７・・・・・・フォトレジスト、８・・・・・・シリ
ル化層、９・・・・・・タングステン。 代理人の氏名 弁理士 粟野重孝 ほか１名第 図 第 図
造工程断面図、第２図は他の実施例の製造工程の断面図
である。 １・・・・・・半導体基板、２・・・・・・酸化膜、３
・・・・・・第１のアルミ、４・・・・・・第２のアル
ミ、５・・・・・・半導体基板、６・・・・・・酸化膜
、７・・・・・・フォトレジスト、８・・・・・・シリ
ル化層、９・・・・・・タングステン。 代理人の氏名 弁理士 粟野重孝 ほか１名第 図 第 図
Claims (2)
- （１）半導体基板上の絶縁対薄膜を前記薄膜とエッチン
グ特性の異なる薄膜をマスクとして異方性エッチングに
よりエッチングすることよりコンタクトホールを形成す
る工程と、第１の金属薄膜を堆積する工程と、前記第１
の金属薄膜をコンタクトホール側壁にのみ残存せしめる
工程と、第２の金属薄膜を堆積する工程からなる半導体
装置の製造方法。 - （２）半導体基板上の絶縁体薄膜に誘起薄膜をマスクと
してコンタクトホールを形成する工程とコンタクトホー
ル側壁にのみシリル基を形成する工程と金属薄膜を堆積
する工程からなる半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19657188A JPH0244718A (ja) | 1988-08-05 | 1988-08-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19657188A JPH0244718A (ja) | 1988-08-05 | 1988-08-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0244718A true JPH0244718A (ja) | 1990-02-14 |
Family
ID=16359954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19657188A Pending JPH0244718A (ja) | 1988-08-05 | 1988-08-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0244718A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6891718B2 (en) | 2001-05-29 | 2005-05-10 | Lg. Philips Lcd Co., Ltd. | Structure for assembling flat display |
-
1988
- 1988-08-05 JP JP19657188A patent/JPH0244718A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6891718B2 (en) | 2001-05-29 | 2005-05-10 | Lg. Philips Lcd Co., Ltd. | Structure for assembling flat display |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2661089B2 (ja) | 材料層の平坦化方法 | |
| JPS6110256A (ja) | 集積回路の接点孔への相互接続線の自動位置決め方法 | |
| JPH04142061A (ja) | タングステンプラグの形成方法 | |
| JPS5893255A (ja) | 半導体装置の製造方法 | |
| JP2000012684A (ja) | 金属層の形成方法 | |
| JPS61208241A (ja) | 半導体装置の製造方法 | |
| JPH0244718A (ja) | 半導体装置の製造方法 | |
| JPH05347269A (ja) | 半導体装置の製造方法 | |
| JPH05299373A (ja) | 埋め込みプラグの形成方法 | |
| JP3036499B2 (ja) | 配線用アルミニウム膜の形成方法及びアルミニウム配線を有する半導体装置 | |
| JP2692918B2 (ja) | 半導体装置の製造方法 | |
| JP3208608B2 (ja) | 配線形成方法 | |
| JPH02148760A (ja) | 半導体装置およびその製造方法 | |
| JPH10177969A (ja) | 半導体装置及びその製造方法 | |
| JPH04137731A (ja) | 半導体装置の製造方法 | |
| JP3301466B2 (ja) | 半導体装置の製造方法 | |
| JPH07297280A (ja) | 半導体装置の製造方法 | |
| JPH0552057B2 (ja) | ||
| KR100260522B1 (ko) | 반도체소자의콘택홀매립방법 | |
| JPH06244187A (ja) | 半導体装置の製造方法 | |
| JP2911171B2 (ja) | 半導体素子のコンタクトプラグの形成方法 | |
| JPH0590203A (ja) | 半導体装置の製造方法 | |
| JPH03203325A (ja) | 半導体装置の製造方法 | |
| JPH03280545A (ja) | 半導体装置の配線形成方法 | |
| JP3254763B2 (ja) | 多層配線形成方法 |