JPH05347269A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05347269A JPH05347269A JP15552992A JP15552992A JPH05347269A JP H05347269 A JPH05347269 A JP H05347269A JP 15552992 A JP15552992 A JP 15552992A JP 15552992 A JP15552992 A JP 15552992A JP H05347269 A JPH05347269 A JP H05347269A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- selective
- semiconductor device
- connection hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 高アスペクト比のコンタクトホールにＡｌ系
金属を、高温Ａｌスパッタ法にて良好に埋め込むことを
実現する。 【構成】 コンタクトホール内にバリアメタル層３を形
成した後、コンタクトホール側壁に、Ｔｉ膜４を残して
形成し、このＴｉ膜４がシード膜となり選択Ｗ−ＣＶＤ
の核成長が促進され、コンタクトホール側壁に十分な膜
厚の選択Ｗ膜５が形成できる。このため、高温スパッタ
によりＡｌ系金属膜６の埋込み特性が良好となる。
金属を、高温Ａｌスパッタ法にて良好に埋め込むことを
実現する。 【構成】 コンタクトホール内にバリアメタル層３を形
成した後、コンタクトホール側壁に、Ｔｉ膜４を残して
形成し、このＴｉ膜４がシード膜となり選択Ｗ−ＣＶＤ
の核成長が促進され、コンタクトホール側壁に十分な膜
厚の選択Ｗ膜５が形成できる。このため、高温スパッタ
によりＡｌ系金属膜６の埋込み特性が良好となる。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置の製造方
法に関し、特に、微細コンタクトホールにＡｌ系金属を
埋め込む技術に係わる。
法に関し、特に、微細コンタクトホールにＡｌ系金属を
埋め込む技術に係わる。
【０００２】
【従来の技術及び発明が解決しようとする課題】近年の
ＶＬＳＩ，ＵＬＳＩにおいては半導体装置のデザインル
ールが縮小されるに伴い、電気的接続孔（コンタクトホ
ール及びスルホール）も微細化し、アスペクト比が１を
越えるまでになって来ている。このような接続孔に埋め
込まれる配線は、一般にスパッタリング法を用いてアル
ミニウム系材料を被着させることにより形成されている
が、アスペクト比１以上の高アスペクト比を有する接続
孔を埋め込むには十分な段差被覆性（ステップカバレー
ジ）が達成されにくく、断線を生じる原因になってい
る。
ＶＬＳＩ，ＵＬＳＩにおいては半導体装置のデザインル
ールが縮小されるに伴い、電気的接続孔（コンタクトホ
ール及びスルホール）も微細化し、アスペクト比が１を
越えるまでになって来ている。このような接続孔に埋め
込まれる配線は、一般にスパッタリング法を用いてアル
ミニウム系材料を被着させることにより形成されている
が、アスペクト比１以上の高アスペクト比を有する接続
孔を埋め込むには十分な段差被覆性（ステップカバレー
ジ）が達成されにくく、断線を生じる原因になってい
る。
【０００３】そこで、段差被覆性の不足を改善するため
の対策として、近年高温スパッタリング法が提案されて
いる。この技術は、スパッタリング中にウエハを約５０
０℃に加熱し、基板に付着したＡｌ粒子を熱によって表
面流動させ、高アスペクト比のコンタクトホールにＡｌ
を埋め込むものである。この高温スパッタリング法によ
るＡｌ埋め込みは、Ａｌの下地材料によって埋まる場合
と、埋まらない場合がある。埋まる場合は、下地とＡｌ
との濡れ性が良い場合である。Ａｌとの濡れ性が良い材
料といてはチタン（Ｔｉ）があり、このＴｉを下地材料
として用いると、Ａｌの表面流動性が高まりアスペクト
比の高いコンタクトホールを埋め込むことができる。
の対策として、近年高温スパッタリング法が提案されて
いる。この技術は、スパッタリング中にウエハを約５０
０℃に加熱し、基板に付着したＡｌ粒子を熱によって表
面流動させ、高アスペクト比のコンタクトホールにＡｌ
を埋め込むものである。この高温スパッタリング法によ
るＡｌ埋め込みは、Ａｌの下地材料によって埋まる場合
と、埋まらない場合がある。埋まる場合は、下地とＡｌ
との濡れ性が良い場合である。Ａｌとの濡れ性が良い材
料といてはチタン（Ｔｉ）があり、このＴｉを下地材料
として用いると、Ａｌの表面流動性が高まりアスペクト
比の高いコンタクトホールを埋め込むことができる。
【０００４】しかしながら、Ａｌの下地にＴｉを用いた
場合でも、アスペクト比が１以上の領域では上述したよ
うに、カバレージの低下によって、平坦部に比べて側壁
に十分な厚さのＴｉを形成できなくなり、Ａｌの埋め込
みが不安定になる。この現象は、以下のように説明され
る。即ち、接続孔において酸素を含む絶縁膜や合金膜が
Ｔｉと接した構造の場合に、Ｔｉと酸素がＡｌ成膜時の
高温で反応し酸化チタン（ＴｉＯX）を形成する。Ｔｉ
厚さが十分あればＴｉ層の表面に酸素が拡散することは
ないが、Ｔｉが非常に薄い場合には酸素がＴｉ表面にま
で拡散し、ＴｉＯXとなる。Ａｌ高温スパッタの際、下
地がＴｉＯXになっているとＡｌの反応性が低下しＡｌ
をホール内に埋め込むことができなくなる。
場合でも、アスペクト比が１以上の領域では上述したよ
うに、カバレージの低下によって、平坦部に比べて側壁
に十分な厚さのＴｉを形成できなくなり、Ａｌの埋め込
みが不安定になる。この現象は、以下のように説明され
る。即ち、接続孔において酸素を含む絶縁膜や合金膜が
Ｔｉと接した構造の場合に、Ｔｉと酸素がＡｌ成膜時の
高温で反応し酸化チタン（ＴｉＯX）を形成する。Ｔｉ
厚さが十分あればＴｉ層の表面に酸素が拡散することは
ないが、Ｔｉが非常に薄い場合には酸素がＴｉ表面にま
で拡散し、ＴｉＯXとなる。Ａｌ高温スパッタの際、下
地がＴｉＯXになっているとＡｌの反応性が低下しＡｌ
をホール内に埋め込むことができなくなる。
【０００５】本発明は、このような従来の問題点に着目
して創案されたものであって、高アスペクト比のコンタ
クトホールでも、良好なＡｌ合金の埋め込みを実現でき
る半導体装置の製造方法を得んとするものである。
して創案されたものであって、高アスペクト比のコンタ
クトホールでも、良好なＡｌ合金の埋め込みを実現でき
る半導体装置の製造方法を得んとするものである。
【０００６】
【課題を解決するための手段】本発明は、半導体基板に
設けた拡散層あるいは金属配線層上にある絶縁膜を、選
択的に開孔した接続孔において、該接続孔側壁に選択的
にＷ膜を成長させた後、スパッタリング法で、基板を加
熱しならがらＡｌ系金属膜を形成することによって、接
続孔内容にＡｌ系金属を埋め込むことを、その解決方法
とするものである。更には、接続孔側膜に選択的にＷ膜
を成長さえるため、選択Ｗの核成長をおこし得る物質に
よるシード膜を接続孔側壁部に形成すること特徴とする
ものである。
設けた拡散層あるいは金属配線層上にある絶縁膜を、選
択的に開孔した接続孔において、該接続孔側壁に選択的
にＷ膜を成長させた後、スパッタリング法で、基板を加
熱しならがらＡｌ系金属膜を形成することによって、接
続孔内容にＡｌ系金属を埋め込むことを、その解決方法
とするものである。更には、接続孔側膜に選択的にＷ膜
を成長さえるため、選択Ｗの核成長をおこし得る物質に
よるシード膜を接続孔側壁部に形成すること特徴とする
ものである。
【０００７】
【作用】本発明の要旨は、コンタクトホール側壁に、選
択的にＷ膜を成長させる点にある。従来技術における高
アスペクト比コンタクトホール（接続孔）での、Ａｌ埋
め込みが困難な理由は、上述のようにＡｌの下地材料で
あるＴｉが側壁部に薄くしかつかず、Ｔｉ層の表面まで
酸素が拡散して、Ａｌとの反応性が良いはずのＴｉがＴ
ｉＯXになってしまう点にある。そこで、コンタクトホ
ール側壁部に、拡散による表面の酸化を防止できるだけ
の充分な膜厚の金属（Ａｌとの濡れ性の良いもの）を形
成できれば良いことになる。そこで、選択ＷＣＶＤ法
の、Ｗが選択的に成長するという特性に着目して、コン
タクトホール側壁部に、Ｗの核成長が可能な物質からな
るシード膜を形成しておいて、その後で選択Ｗを成長さ
せる。ＣＶＤ法による選択Ｗの成長は、スパッタ法のよ
うにカバレージの影響を受けることはないので、どんな
に高いアスペクト比のコンタクトホールでも、酸化を防
止できるだけの、充分な厚さのＷ膜の形成が可能とな
る。従って、その後の高温スパッタによるＡｌ合金膜
も、酸化等による表面の反応性低下がないので、充分良
好な埋め込みが可能となる。
択的にＷ膜を成長させる点にある。従来技術における高
アスペクト比コンタクトホール（接続孔）での、Ａｌ埋
め込みが困難な理由は、上述のようにＡｌの下地材料で
あるＴｉが側壁部に薄くしかつかず、Ｔｉ層の表面まで
酸素が拡散して、Ａｌとの反応性が良いはずのＴｉがＴ
ｉＯXになってしまう点にある。そこで、コンタクトホ
ール側壁部に、拡散による表面の酸化を防止できるだけ
の充分な膜厚の金属（Ａｌとの濡れ性の良いもの）を形
成できれば良いことになる。そこで、選択ＷＣＶＤ法
の、Ｗが選択的に成長するという特性に着目して、コン
タクトホール側壁部に、Ｗの核成長が可能な物質からな
るシード膜を形成しておいて、その後で選択Ｗを成長さ
せる。ＣＶＤ法による選択Ｗの成長は、スパッタ法のよ
うにカバレージの影響を受けることはないので、どんな
に高いアスペクト比のコンタクトホールでも、酸化を防
止できるだけの、充分な厚さのＷ膜の形成が可能とな
る。従って、その後の高温スパッタによるＡｌ合金膜
も、酸化等による表面の反応性低下がないので、充分良
好な埋め込みが可能となる。
【０００８】
【実施例】以下、本発明に係る半導体装置の製造方法の
詳細を図面に示す実施例に基づいて説明する。
詳細を図面に示す実施例に基づいて説明する。
【０００９】（実施例１）図１〜図５は、本発明の実施
例１の各製造工程を示す要部断面図である。
例１の各製造工程を示す要部断面図である。
【００１０】本実施例は、先ず、図１に示すように、不
純物拡散層１ａが形成されているシリコン基板１上にＳ
ｉＯ2絶縁膜２を堆積させた後、フォトリソグラフィー
技術及びエッチング技術を用いてコンタクトホールを開
孔し、上記不純物拡散層１ａの表面を露出させる。そし
て、チタン（Ｔｉ）膜，チタンオキシオイトライド（Ｔ
ｉＯＮ）膜の順で堆積されるバリアメタル層３を、例え
ば、枚葉式クラスターツールのスパッタリングチャンバ
にて、ＤＣマグネトロンスパッタ法で形成する。Ｔｉ
膜，ＴｉＯＮ膜の形成条件及び膜厚は、以下に示す通り
である。
純物拡散層１ａが形成されているシリコン基板１上にＳ
ｉＯ2絶縁膜２を堆積させた後、フォトリソグラフィー
技術及びエッチング技術を用いてコンタクトホールを開
孔し、上記不純物拡散層１ａの表面を露出させる。そし
て、チタン（Ｔｉ）膜，チタンオキシオイトライド（Ｔ
ｉＯＮ）膜の順で堆積されるバリアメタル層３を、例え
ば、枚葉式クラスターツールのスパッタリングチャンバ
にて、ＤＣマグネトロンスパッタ法で形成する。Ｔｉ
膜，ＴｉＯＮ膜の形成条件及び膜厚は、以下に示す通り
である。
【００１１】（Ｔｉ膜の形成条件） ○ターゲット…Ｔｉ ○ガス及びその流量 アルゴン（Ａｒ）…４０SCCM ○圧力…０．６７Ｐａ ○ＤＣ電力…４ｋＷ ○基板温度…１５０℃ ○膜厚…３０ｎｍ （ＴｉＯＮ膜の形成条件） ○ターゲット…Ｔｉ ○ガス及びその流量 Ａｒ−６０％Ｎ2−４％Ｏ2…５０SCCM ○圧力…０．６７Ｐａ ○ＤＣ電力…８ｋＷ ○基板温度…１５０℃ ○膜厚…３０ｎｍ 次に、図２に示すように、かかるバリアメタル層３上
に、再びＴｉ膜４を上記した条件で膜厚１０ｎｍで形成
する。なお、このＴｉ膜は、後記する選択Ｗ膜５の核成
長を促すシード膜として機能する。
に、再びＴｉ膜４を上記した条件で膜厚１０ｎｍで形成
する。なお、このＴｉ膜は、後記する選択Ｗ膜５の核成
長を促すシード膜として機能する。
【００１２】次に、図５に示すように、このＴｉ膜４を
例えば以下に示すような条件で全面エッチバックし、コ
ンタクトホール側壁部のみにＴｉ膜４をシード膜として
残す。上記するように、このＴｉ膜４は選択Ｗ膜の核成
長のための物質となる。
例えば以下に示すような条件で全面エッチバックし、コ
ンタクトホール側壁部のみにＴｉ膜４をシード膜として
残す。上記するように、このＴｉ膜４は選択Ｗ膜の核成
長のための物質となる。
【００１３】（Ｔｉ膜４のエッチバック条件） ○ガス及びその流量 ＳＦ2…２０SCCM Ｏ2…１０SCCM ○圧力…１．３Ｐａ ○μ波電力…８５０Ｗ ○ＲＦバイアス…１０Ｗ（２ＭＨｚ） ○ウエハ温度…２５℃ このとき、Ｔｉ膜４は、添加ガスであるＯ2の作用でＴ
ｉＯＦYとして反応が進行してエッチングされ、バリア
メタル層３のＴｉＯＮ膜表面では、ＴｉＯＮ中のＮとガ
ス中のＳによる（ＳＮ）Xポリマーの形成で、下地バリ
アメタル層３には影響を与えることなく、コンタクトホ
ール側壁のみにＴｉ膜４を残すことが可能となる。
ｉＯＦYとして反応が進行してエッチングされ、バリア
メタル層３のＴｉＯＮ膜表面では、ＴｉＯＮ中のＮとガ
ス中のＳによる（ＳＮ）Xポリマーの形成で、下地バリ
アメタル層３には影響を与えることなく、コンタクトホ
ール側壁のみにＴｉ膜４を残すことが可能となる。
【００１４】かかるエッチバック工程の後は、ウエハを
加熱して、上記した（ＳＮ）Xポリマー昇華除去してお
く。
加熱して、上記した（ＳＮ）Xポリマー昇華除去してお
く。
【００１５】次に、このウエハをクラスターツールチャ
ンバにもどして、選択ＷＣＶＤチャンバでＷの選択成長
を行なう。この選択ＷＣＶＤの条件は、以下に示す通り
である。
ンバにもどして、選択ＷＣＶＤチャンバでＷの選択成長
を行なう。この選択ＷＣＶＤの条件は、以下に示す通り
である。
【００１６】（選択ＷのＣＶＤ条件） ○ＣＶＤガス及びその流量 六弗化タングステン（ＷＦ6）…１０SCCMシラン (SiH4）…７SCCM 水素（Ｈ2）…１０００SCCM ○圧力…２７Ｐａ ○温度…２６０℃ 上記したように、コンタクトホールの側壁のみに、シー
ド膜としてのＴｉ膜４が残っているため、当然Ｗ膜は従
来のようなスパッタ法と異なり、高アスペクト比のコン
タクトホール内壁でも充分な膜厚の選択Ｗ膜５の形成が
できる（図４）。
ド膜としてのＴｉ膜４が残っているため、当然Ｗ膜は従
来のようなスパッタ法と異なり、高アスペクト比のコン
タクトホール内壁でも充分な膜厚の選択Ｗ膜５の形成が
できる（図４）。
【００１７】次に、ウエハをＤＣマグネトロンスパッタ
用チャンバに移し、例えば以下に示す条件でＡｌ系金属
の高温スパッタを行ない、図５に示すようなＡｌ系膜６
を形成し、コンタクトホールの埋込みが完了する。
用チャンバに移し、例えば以下に示す条件でＡｌ系金属
の高温スパッタを行ない、図５に示すようなＡｌ系膜６
を形成し、コンタクトホールの埋込みが完了する。
【００１８】（Ａｌ系金属の高温スパッタ条件） ○ターゲット…Ａｌ−１％Ｓｉ ○ガス及びその流量 Ａｒ…４０SCCM ○圧力…０．６７Ｐａ ○ＤＣ電力…１０ｋＷ ○基板温度…５００℃ 本実施例においては、上記したように、選択Ｗ膜５がコ
ンタクトホール側壁に充分な厚さで形成されているた
め、高温スパッタ膜のＳｉＯ2（絶縁膜を構成する）か
らのＯの拡散を生じても、選択Ｗ膜５の表面まで酸化さ
れることはなく、Ａｌの流動性（濡れ性）に影響を与え
ることが無い。従って、本実施例によれば、高アスペク
ト比のコンタクトホールでも良好にＡｌ系金属で埋め込
むことが可能となる。
ンタクトホール側壁に充分な厚さで形成されているた
め、高温スパッタ膜のＳｉＯ2（絶縁膜を構成する）か
らのＯの拡散を生じても、選択Ｗ膜５の表面まで酸化さ
れることはなく、Ａｌの流動性（濡れ性）に影響を与え
ることが無い。従って、本実施例によれば、高アスペク
ト比のコンタクトホールでも良好にＡｌ系金属で埋め込
むことが可能となる。
【００１９】（実施例２）本実施例は、上記実施例１と
同様のコンタクトホール構造において、選択ＷＣＶＤの
核成長のためのシード膜としてＴｉ膜４に代えてアモル
ファスシリコン膜を用いた例である。
同様のコンタクトホール構造において、選択ＷＣＶＤの
核成長のためのシード膜としてＴｉ膜４に代えてアモル
ファスシリコン膜を用いた例である。
【００２０】具体的には、図１に示す工程まで上記実施
例１と同様の材料，条件で行ない、しかる後、ＬＰ−Ｃ
ＶＤ法を用いてアモルファスシリコン膜を以下に示す条
件で１０ｎｍ形成する。
例１と同様の材料，条件で行ない、しかる後、ＬＰ−Ｃ
ＶＤ法を用いてアモルファスシリコン膜を以下に示す条
件で１０ｎｍ形成する。
【００２１】（アモルファスシリコン膜のＣＶＤ条件） ○ガス及びその流量 シラン（ＳｉＨ4）…５００SCCM ヘリウム（Ｈｅ）…３０SCCM ○圧力…２６６Ｐａ ○温度…５５０℃ しかる後、このアモルファスシリコン膜をエッチバック
して図３に示したＴｉ膜４と同様に、コンタクトホール
側壁にアモルファスシリコン膜をシード膜として残す。
このアモルファスシリコン膜のエッチバックは、例え
ば、ＥＣＲエッチャーを用いて、以下に示すような条件
で行なえばよい。
して図３に示したＴｉ膜４と同様に、コンタクトホール
側壁にアモルファスシリコン膜をシード膜として残す。
このアモルファスシリコン膜のエッチバックは、例え
ば、ＥＣＲエッチャーを用いて、以下に示すような条件
で行なえばよい。
【００２２】（アモルファスシリコン膜のエッチバック
条件） ○ガス及びその流量 ＳＦ2…２０SCCM ○圧力…１．３Ｐａ ○μ波電力…８５０Ｗ ○ＲＦバイアス…１０Ｗ（２ＭＨｚ） ○ウエハ温度…２５℃ このアモルファスシリコン膜は、Ｓ2Ｆ2中でエッチング
されるが、バリアメタル層のＴｉＯＮ膜上では、上記実
施例１と同様のメカニズムでエッチングが防止されるた
め、下地バリアメタル層には影響を与えることなく、コ
ンタクトホール側壁のみにシード膜としてのアモルファ
スシリコン膜が形成できる。かかるエッチバック後の処
理は、上記実施例１と同様として、選択ＷＣＶＤによる
選択Ｗ膜の形成とＡｌ系金属の高温スパッタを行なうこ
とで、良好なＡｌ系金属膜の埋込みが達成できる。
条件） ○ガス及びその流量 ＳＦ2…２０SCCM ○圧力…１．３Ｐａ ○μ波電力…８５０Ｗ ○ＲＦバイアス…１０Ｗ（２ＭＨｚ） ○ウエハ温度…２５℃ このアモルファスシリコン膜は、Ｓ2Ｆ2中でエッチング
されるが、バリアメタル層のＴｉＯＮ膜上では、上記実
施例１と同様のメカニズムでエッチングが防止されるた
め、下地バリアメタル層には影響を与えることなく、コ
ンタクトホール側壁のみにシード膜としてのアモルファ
スシリコン膜が形成できる。かかるエッチバック後の処
理は、上記実施例１と同様として、選択ＷＣＶＤによる
選択Ｗ膜の形成とＡｌ系金属の高温スパッタを行なうこ
とで、良好なＡｌ系金属膜の埋込みが達成できる。
【００２３】以上、実施例１及び実施例２について説明
したが、本発明は、これに限定されるものではなく、構
成の要旨に付随する各種の変更が可能である。
したが、本発明は、これに限定されるものではなく、構
成の要旨に付随する各種の変更が可能である。
【００２４】例えば、上記両実施例においては、コンタ
クトホールを不純物拡散層上に開孔した例に本発明を適
用したが、半導体基板上に形成した金属配線層上に開孔
したコンタクトホール，スルーホールに適用できること
は言うまでもない。
クトホールを不純物拡散層上に開孔した例に本発明を適
用したが、半導体基板上に形成した金属配線層上に開孔
したコンタクトホール，スルーホールに適用できること
は言うまでもない。
【００２５】また、上記実施例においては、選択Ｗ膜を
Ｔｉ，ａ−Ｓｉ等のシード膜を介して形成したが、これ
らシード膜を介さずに所望膜厚を確保して成膜できれ
ば、バリアメタル層に直接成膜してもよい。
Ｔｉ，ａ−Ｓｉ等のシード膜を介して形成したが、これ
らシード膜を介さずに所望膜厚を確保して成膜できれ
ば、バリアメタル層に直接成膜してもよい。
【００２６】さらに、上記実施例においては、シード膜
として、Ｔｉ及びａ−Ｓｉを用いたが、これらに限定さ
れるものではなく、選択ＷＣＶＤの核成長を促す物質で
あれば他の物質を用いてもよい。
として、Ｔｉ及びａ−Ｓｉを用いたが、これらに限定さ
れるものではなく、選択ＷＣＶＤの核成長を促す物質で
あれば他の物質を用いてもよい。
【００２７】また、上記実施例においては、選択Ｗ膜を
コンタクトホール側壁のみに形成したが、コンタクトホ
ール底部にも形成してもよい。
コンタクトホール側壁のみに形成したが、コンタクトホ
ール底部にも形成してもよい。
【００２８】
【発明の効果】以上の説明から明らかなように、本発明
に係る半導体装置の製造方法によれば、高アスペクト比
の接続孔にＡｌ系金属を良好に埋め込むことが可能とな
り、半導体装置の微細化、高信頼性を達成する効果があ
る。
に係る半導体装置の製造方法によれば、高アスペクト比
の接続孔にＡｌ系金属を良好に埋め込むことが可能とな
り、半導体装置の微細化、高信頼性を達成する効果があ
る。
【図１】本発明の実施例１の工程を示す要部断面図。
【図２】本発明の実施例１の工程を示す要部断面図。
【図３】本発明の実施例１の工程を示す要部断面図。
【図４】本発明の実施例１の工程を示す要部断面図。
【図５】本発明の実施例１の工程を示す要部断面図。
１…シリコン基板 １ａ…不純物拡散層 ２…ＳｉＯ2絶縁膜 ３…バリアメタル層 ４…Ｔｉ膜（シード膜） ５…選択Ｗ膜 ６…Ａｌ系金属膜
Claims (4)
- 【請求項１】 半導体基板に形成した拡散層上若しくは
配線層上の絶縁膜を選択的に開孔して接続孔を形成し、
該接続孔の側壁に選択的にタングステン膜を成長させた
後、スパッタリング法で、前記半導体基板を加熱しなが
ら前記接続孔にアルミニウム系金属を埋め込むことを特
徴とする半導体装置の製造方法。 - 【請求項２】 半導体基板に形成した拡散層上若しくは
配線層上の絶縁膜を選択的に開孔して接続孔を形成し、
該接続孔内にバリアメタル層を被着させた後、選択的に
タングステンの核成長を起こし得る物質でなるシード膜
を前記接続孔側壁に形成し、該側壁に選択的にタングス
テン膜を成長させた後、スパッタリング法で、前記半導
体基板を加熱しながら前記接続孔にアルミニウム系金属
を埋め込むことを特徴とする半導体装置の製造方法。 - 【請求項３】 前記シード膜がアモルファスシリコンで
成る請求項２記載に係る半導体装置の製造方法。 - 【請求項４】 前記シード膜がチタンで成る請求項２記
載に係る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15552992A JPH05347269A (ja) | 1992-06-16 | 1992-06-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15552992A JPH05347269A (ja) | 1992-06-16 | 1992-06-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05347269A true JPH05347269A (ja) | 1993-12-27 |
Family
ID=15608068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15552992A Pending JPH05347269A (ja) | 1992-06-16 | 1992-06-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05347269A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5486492A (en) * | 1992-10-30 | 1996-01-23 | Kawasaki Steel Corporation | Method of forming multilayered wiring structure in semiconductor device |
| KR19980077525A (ko) * | 1997-04-21 | 1998-11-16 | 문정환 | 배선 형성 방법 |
| JPH11260920A (ja) * | 1997-12-22 | 1999-09-24 | Lg Semicon Co Ltd | 半導体素子の配線形成方法 |
| KR100332131B1 (ko) * | 1995-12-18 | 2002-11-04 | 주식회사 하이닉스반도체 | 반도체 소자의 금속층 형성 방법 |
| KR100400040B1 (ko) * | 2000-05-31 | 2003-09-29 | 삼성전자주식회사 | 반도체 소자의 금속 배선 형성 방법 |
| KR100451767B1 (ko) * | 2001-12-22 | 2004-10-08 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성방법 |
| KR100494148B1 (ko) * | 1997-12-29 | 2006-05-22 | 매그나칩 반도체 유한회사 | 모스페트트랜지스터의금속배선층형성방법 |
| CN107706234A (zh) * | 2017-09-29 | 2018-02-16 | 上海华虹宏力半导体制造有限公司 | 接触孔及其制造方法 |
-
1992
- 1992-06-16 JP JP15552992A patent/JPH05347269A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5486492A (en) * | 1992-10-30 | 1996-01-23 | Kawasaki Steel Corporation | Method of forming multilayered wiring structure in semiconductor device |
| KR100332131B1 (ko) * | 1995-12-18 | 2002-11-04 | 주식회사 하이닉스반도체 | 반도체 소자의 금속층 형성 방법 |
| KR19980077525A (ko) * | 1997-04-21 | 1998-11-16 | 문정환 | 배선 형성 방법 |
| JPH11260920A (ja) * | 1997-12-22 | 1999-09-24 | Lg Semicon Co Ltd | 半導体素子の配線形成方法 |
| KR100494148B1 (ko) * | 1997-12-29 | 2006-05-22 | 매그나칩 반도체 유한회사 | 모스페트트랜지스터의금속배선층형성방법 |
| KR100400040B1 (ko) * | 2000-05-31 | 2003-09-29 | 삼성전자주식회사 | 반도체 소자의 금속 배선 형성 방법 |
| KR100451767B1 (ko) * | 2001-12-22 | 2004-10-08 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성방법 |
| CN107706234A (zh) * | 2017-09-29 | 2018-02-16 | 上海华虹宏力半导体制造有限公司 | 接触孔及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5250467A (en) | Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer | |
| US6309967B1 (en) | Method of forming a contact | |
| JP2889430B2 (ja) | コンタクト部形成方法 | |
| JPH06140372A (ja) | 半導体装置の製造方法 | |
| JPH07335759A (ja) | 半導体装置およびその形成方法 | |
| JPH04142061A (ja) | タングステンプラグの形成方法 | |
| JP3277855B2 (ja) | 半導体装置の配線形成方法 | |
| JP2836529B2 (ja) | 半導体装置の製造方法 | |
| JP2000306997A (ja) | バリアメタル層を有する半導体装置及びその製造方法 | |
| JPH05347269A (ja) | 半導体装置の製造方法 | |
| JP2616402B2 (ja) | 半導体装置の製造方法 | |
| JP3246046B2 (ja) | 高融点金属膜の堆積方法 | |
| JP3120517B2 (ja) | シリサイドプラグの形成方法 | |
| US6239029B1 (en) | Sacrificial germanium layer for formation of a contact | |
| JP3149912B2 (ja) | 半導体装置およびその製造方法 | |
| JPH053170A (ja) | ブランケツトタングステンプラグ形成法 | |
| JP2733396B2 (ja) | 半導体装置の製造方法 | |
| JPH0888224A (ja) | 半導体装置およびその製造方法 | |
| JP3036499B2 (ja) | 配線用アルミニウム膜の形成方法及びアルミニウム配線を有する半導体装置 | |
| JPH0810693B2 (ja) | 半導体装置の製造方法 | |
| JP3321896B2 (ja) | Ａｌ系材料形成方法、Ａｌ系配線構造、半導体装置の製造方法、及び半導体装置 | |
| JP2660072B2 (ja) | コンタクトの形成方法 | |
| JPH053171A (ja) | タングステンプラグの形成方法 | |
| JPH0425159A (ja) | 電極配線の形成方法 | |
| JPH0629240A (ja) | 半導体装置並びにその製造方法 |