JPH06196439A - コンタクトホール及びその形成方法 - Google Patents
コンタクトホール及びその形成方法Info
- Publication number
- JPH06196439A JPH06196439A JP35732392A JP35732392A JPH06196439A JP H06196439 A JPH06196439 A JP H06196439A JP 35732392 A JP35732392 A JP 35732392A JP 35732392 A JP35732392 A JP 35732392A JP H06196439 A JPH06196439 A JP H06196439A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- layer
- contact hole
- forming
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】シリコンから成る下地とコンタクトホールとの
間に充分な厚さのバリア層を形成でき、しかも、バリア
層による拡散層のリーク電流の増加を招くことがなく、
更に、半導体素子の微細化の要求に対応し得るコンタク
トホールの形成方法を提供する。 【構成】コンタクトホールの形成方法は、（イ）シリコ
ンから成る下地１０上に層間絶縁層１８を堆積させる工
程と、（ロ）層間絶縁層１８に所望の大きさよりも大き
な開口部２０を形成する工程と、（ハ）開口部１８の底
部に露出した下地１０に、スパッタ法にてバリア層２２
を形成する工程と、（ニ）絶縁材料にて開口部側壁にサ
イドウオール２８Ａを形成し、開口部の大きさを所望の
大きさとする工程と、（ホ）少なくとも開口部の内部に
配線材料を堆積させる工程、から成る。
間に充分な厚さのバリア層を形成でき、しかも、バリア
層による拡散層のリーク電流の増加を招くことがなく、
更に、半導体素子の微細化の要求に対応し得るコンタク
トホールの形成方法を提供する。 【構成】コンタクトホールの形成方法は、（イ）シリコ
ンから成る下地１０上に層間絶縁層１８を堆積させる工
程と、（ロ）層間絶縁層１８に所望の大きさよりも大き
な開口部２０を形成する工程と、（ハ）開口部１８の底
部に露出した下地１０に、スパッタ法にてバリア層２２
を形成する工程と、（ニ）絶縁材料にて開口部側壁にサ
イドウオール２８Ａを形成し、開口部の大きさを所望の
大きさとする工程と、（ホ）少なくとも開口部の内部に
配線材料を堆積させる工程、から成る。
Description
【０００１】本発明は、半導体装置におけるコンタクト
ホール及びその形成方法に関する。
ホール及びその形成方法に関する。
【０００２】半導体装置内の半導体素子の微細化に伴
い、微細なコンタクトホールの形成技術が重要な課題に
なっている。コンタクトホールは、通常、拡散層が形成
された半導体基板上に層間絶縁層を形成し、次いで、層
間絶縁層に開口部を形成し、その後、開口部へ金属配線
材料を堆積させることによって形成される。
い、微細なコンタクトホールの形成技術が重要な課題に
なっている。コンタクトホールは、通常、拡散層が形成
された半導体基板上に層間絶縁層を形成し、次いで、層
間絶縁層に開口部を形成し、その後、開口部へ金属配線
材料を堆積させることによって形成される。
【０００３】微細コンタクトホールの形成技術の１つ
に、アルミニウム又はアルミニウム合金（以下、単に、
Ａｌ等ともいう）の高温スパッタ法が検討されている。
この高温スパッタ法は、半導体基板を数百度に加熱した
状態でＡｌ等をスパッタ法にて開口部を含む層間絶縁層
上に堆積させ、Ａｌ等をリフローさせて、Ａｌ等で開口
部を埋め込み且つ平坦化する技術である。
に、アルミニウム又はアルミニウム合金（以下、単に、
Ａｌ等ともいう）の高温スパッタ法が検討されている。
この高温スパッタ法は、半導体基板を数百度に加熱した
状態でＡｌ等をスパッタ法にて開口部を含む層間絶縁層
上に堆積させ、Ａｌ等をリフローさせて、Ａｌ等で開口
部を埋め込み且つ平坦化する技術である。
【０００４】一方、半導体装置内の半導体素子の微細化
に伴い、半導体基板に形成された拡散層が浅くなり、開
口部をＡｌ等にて埋め込む際、Ａｌ等が拡散層を突き抜
けてしまい、接合を破壊するという問題がある。従っ
て、開口部をＡｌ等によって埋め込む前に、拡散層の表
面にバリア層を形成する必要がある。
に伴い、半導体基板に形成された拡散層が浅くなり、開
口部をＡｌ等にて埋め込む際、Ａｌ等が拡散層を突き抜
けてしまい、接合を破壊するという問題がある。従っ
て、開口部をＡｌ等によって埋め込む前に、拡散層の表
面にバリア層を形成する必要がある。
【０００５】微細コンタクトホールを形成するための別
の技術にタングステンＣＶＤ法がある。タングステンＣ
ＶＤ法では、例えばＷＦ6ガス／ＳｉＨ4ガス及びＨ2ガ
スが使用され、ＳｉＨ4及びＨ2によってＷＦ6が還元さ
れ、タングステンが開口部内に堆積する。
の技術にタングステンＣＶＤ法がある。タングステンＣ
ＶＤ法では、例えばＷＦ6ガス／ＳｉＨ4ガス及びＨ2ガ
スが使用され、ＳｉＨ4及びＨ2によってＷＦ6が還元さ
れ、タングステンが開口部内に堆積する。
【０００６】タングステンＣＶＤ法には、ブランケット
タングステンＣＶＤ法と、選択タングステンＣＶＤ法が
ある。ブランケットタングステンＣＶＤ法においては、
半導体基板表面に層間絶縁層を形成し、かかる層間絶縁
層に開口部を設ける。そして、層間絶縁層の表面及び開
口部内にＣＶＤ法にてタングステンを堆積させた後、エ
ッチバックによって開口部内にのみタングステンを残
す。こうして、開口部内にタングステンから成るメタル
プラグが形成され、コンタクトホールが完成する。選択
タングステンＣＶＤ法においては、タングステンが層間
絶縁層表面では成長し難いことを応用し、ＣＶＤ法にて
選択的に開口部内にのみタングステンを成長させる。こ
うして、開口部内にタングステンから成るメタルプラグ
を形成し、コンタクトホールを完成させる。
タングステンＣＶＤ法と、選択タングステンＣＶＤ法が
ある。ブランケットタングステンＣＶＤ法においては、
半導体基板表面に層間絶縁層を形成し、かかる層間絶縁
層に開口部を設ける。そして、層間絶縁層の表面及び開
口部内にＣＶＤ法にてタングステンを堆積させた後、エ
ッチバックによって開口部内にのみタングステンを残
す。こうして、開口部内にタングステンから成るメタル
プラグが形成され、コンタクトホールが完成する。選択
タングステンＣＶＤ法においては、タングステンが層間
絶縁層表面では成長し難いことを応用し、ＣＶＤ法にて
選択的に開口部内にのみタングステンを成長させる。こ
うして、開口部内にタングステンから成るメタルプラグ
を形成し、コンタクトホールを完成させる。
【０００７】ところが、タングステンとシリコンとは６
００゜Ｃ程度で容易に反応するために、半導体装置が熱
処理された場合、例えば開口部底部に露出した半導体基
板中のシリコンとタングステンとの境界領域において、
タングステンが半導体基板中に拡散してシリコンと反応
し、タングステンシリサイドが形成される。このタング
ステンの半導体基板への拡散に起因して、タングステン
プラグにボイドが形成されるという問題がある。また、
半導体基板にタングステンが拡散するために、接合リー
クが劣化し、リーク電流が増加するという問題もある。
００゜Ｃ程度で容易に反応するために、半導体装置が熱
処理された場合、例えば開口部底部に露出した半導体基
板中のシリコンとタングステンとの境界領域において、
タングステンが半導体基板中に拡散してシリコンと反応
し、タングステンシリサイドが形成される。このタング
ステンの半導体基板への拡散に起因して、タングステン
プラグにボイドが形成されるという問題がある。また、
半導体基板にタングステンが拡散するために、接合リー
クが劣化し、リーク電流が増加するという問題もある。
【０００８】従って、開口部の底部に半導体基板のシリ
コンが露出しないように、半導体基板の表面にバリア層
として、例えばチタンシリサイド層を形成する必要があ
る。尚、チタンシリサイド層を形成することによってコ
ンタクト抵抗の低減も図れる。
コンが露出しないように、半導体基板の表面にバリア層
として、例えばチタンシリサイド層を形成する必要があ
る。尚、チタンシリサイド層を形成することによってコ
ンタクト抵抗の低減も図れる。
【０００９】このバリア層の形成方法として従来から各
種の方法が提案されているが、その１つにバリアメタル
層形成法がある。このバリアメタル層形成法は、図４に
半導体素子の模式的な一部断面図を示すように、ゲート
電極１４及び拡散層１６の形成された半導体基板１０上
に層間絶縁層１８を形成した後、かかる層間絶縁層１８
に開口部２０を設ける。そして、スパッタ法あるいは反
応性スパッタ法（以下、単にスパッタ法ともいう）に
て、少なくともこの開口部２０内にＴｉＮ、ＴｉＯＮ、
ＴｉＷ等の所謂バリアメタル材料を堆積させてバリア層
４０を形成する。その後、バリア層４０が内壁及び底部
に形成された開口部２０内に、例えば高温スパッタ法に
てＡｌ等を埋め込み、コンタクトホールを完成させる。
種の方法が提案されているが、その１つにバリアメタル
層形成法がある。このバリアメタル層形成法は、図４に
半導体素子の模式的な一部断面図を示すように、ゲート
電極１４及び拡散層１６の形成された半導体基板１０上
に層間絶縁層１８を形成した後、かかる層間絶縁層１８
に開口部２０を設ける。そして、スパッタ法あるいは反
応性スパッタ法（以下、単にスパッタ法ともいう）に
て、少なくともこの開口部２０内にＴｉＮ、ＴｉＯＮ、
ＴｉＷ等の所謂バリアメタル材料を堆積させてバリア層
４０を形成する。その後、バリア層４０が内壁及び底部
に形成された開口部２０内に、例えば高温スパッタ法に
てＡｌ等を埋め込み、コンタクトホールを完成させる。
【００１０】あるいは又、バリア層の別の形成方法とし
てチタンサリサイド法を挙げることができる。このチタ
ンサリサイド法は、図５に半導体素子の模式的な一部断
面図を示すように、半導体基板１０にゲート電極１４及
び拡散層１６を形成した後、かかる拡散層１６の全面に
バリア層として機能するチタンシリサイド層４２を形成
する。次いで、チタンシリサイド層の上に層間絶縁層を
形成し、かかる層間絶縁層に開口部を設ける。その後、
チタンシリサイド層が底部に形成されている開口部内
に、例えば高温スパッタ法にてＡｌ等を埋め込み、コン
タクトホールを完成させる。
てチタンサリサイド法を挙げることができる。このチタ
ンサリサイド法は、図５に半導体素子の模式的な一部断
面図を示すように、半導体基板１０にゲート電極１４及
び拡散層１６を形成した後、かかる拡散層１６の全面に
バリア層として機能するチタンシリサイド層４２を形成
する。次いで、チタンシリサイド層の上に層間絶縁層を
形成し、かかる層間絶縁層に開口部を設ける。その後、
チタンシリサイド層が底部に形成されている開口部内
に、例えば高温スパッタ法にてＡｌ等を埋め込み、コン
タクトホールを完成させる。
【００１１】
【発明が解決しようとする課題】チタンサリサイド法に
よりチタンシリサイドから成るバリア層を形成する方法
は、Ａｌ等の拡散層突き抜け防止、あるいはタングステ
ンの半導体基板への拡散防止として有効な方法である。
ところが、従来の技術においては、拡散層の全面にチタ
ンシリサイド層を形成するので、半導体基板に形成され
たＬＯＣＯＳ構造から成る素子分離領域の縁部分にまで
チタンシリサイド層が形成される。その結果、素子分離
領域の縁部分に発生した歪みによる結晶欠陥の影響等に
よって、素子分離領域の縁部分近傍における接合リーク
電流が増加するという問題がある。
よりチタンシリサイドから成るバリア層を形成する方法
は、Ａｌ等の拡散層突き抜け防止、あるいはタングステ
ンの半導体基板への拡散防止として有効な方法である。
ところが、従来の技術においては、拡散層の全面にチタ
ンシリサイド層を形成するので、半導体基板に形成され
たＬＯＣＯＳ構造から成る素子分離領域の縁部分にまで
チタンシリサイド層が形成される。その結果、素子分離
領域の縁部分に発生した歪みによる結晶欠陥の影響等に
よって、素子分離領域の縁部分近傍における接合リーク
電流が増加するという問題がある。
【００１２】バリアメタル層形成法におけるバリア層
は、通常、スパッタ法によって形成される。開口部のア
スペクト比が大きくなるに従い、所謂シャドウイング効
果によってスパッタ粒子が開口部側壁や底部に堆積し難
くなる。その結果、開口部底部のバリア層膜厚が薄くな
り、Ａｌ等が拡散層を突き抜ける現象、あるいはタング
ステンの半導体基板への拡散を効果的に防止できないと
いう問題が生じる。開口部の大きさを大きくしてアスペ
クト比を下げれば、シャドウイング効果が生じ難くな
り、開口部の底部におけるバリア層の膜厚を厚くするこ
とができる。然るに、開口部を大きくすることは、半導
体素子の微細化という要求に反する。
は、通常、スパッタ法によって形成される。開口部のア
スペクト比が大きくなるに従い、所謂シャドウイング効
果によってスパッタ粒子が開口部側壁や底部に堆積し難
くなる。その結果、開口部底部のバリア層膜厚が薄くな
り、Ａｌ等が拡散層を突き抜ける現象、あるいはタング
ステンの半導体基板への拡散を効果的に防止できないと
いう問題が生じる。開口部の大きさを大きくしてアスペ
クト比を下げれば、シャドウイング効果が生じ難くな
り、開口部の底部におけるバリア層の膜厚を厚くするこ
とができる。然るに、開口部を大きくすることは、半導
体素子の微細化という要求に反する。
【００１３】開口部の底部におけるバリア層をバリアメ
タル層形成法によって形成することが困難な大きさの開
口部であっても、高温スパッタ法によってＡｌ等を開口
部に埋め込み、あるいはタングステンＣＶＤ法にて開口
部内にタングステンを堆積させることは可能である。
タル層形成法によって形成することが困難な大きさの開
口部であっても、高温スパッタ法によってＡｌ等を開口
部に埋め込み、あるいはタングステンＣＶＤ法にて開口
部内にタングステンを堆積させることは可能である。
【００１４】従って、本発明の目的は、シリコンから成
る下地とコンタクトホールとの間に充分な厚さのバリア
層を形成でき、しかも、バリア層による拡散層のリーク
電流の増加を招くことがなく、更に、半導体素子の微細
化の要求に対応し得るコンタクトホール及びその形成方
法を提供することにある。
る下地とコンタクトホールとの間に充分な厚さのバリア
層を形成でき、しかも、バリア層による拡散層のリーク
電流の増加を招くことがなく、更に、半導体素子の微細
化の要求に対応し得るコンタクトホール及びその形成方
法を提供することにある。
【００１５】
【課題を解決するための手段】上記の目的を達成するた
めの本発明のコンタクトホールの形成方法は、（イ）シ
リコンから成る下地上に層間絶縁層を堆積させる工程
と、（ロ）該層間絶縁層に所望の大きさよりも大きな開
口部を形成する工程と、（ハ）該開口部の底部に露出し
た下地に、スパッタ法にてバリア層を形成する工程と、
（ニ）絶縁材料にて開口部側壁にサイドウオールを形成
し、開口部の大きさを所望の大きさとする工程と、
（ホ）少なくとも開口部の内部に配線材料を堆積させる
工程、から成ることを特徴とする。
めの本発明のコンタクトホールの形成方法は、（イ）シ
リコンから成る下地上に層間絶縁層を堆積させる工程
と、（ロ）該層間絶縁層に所望の大きさよりも大きな開
口部を形成する工程と、（ハ）該開口部の底部に露出し
た下地に、スパッタ法にてバリア層を形成する工程と、
（ニ）絶縁材料にて開口部側壁にサイドウオールを形成
し、開口部の大きさを所望の大きさとする工程と、
（ホ）少なくとも開口部の内部に配線材料を堆積させる
工程、から成ることを特徴とする。
【００１６】上記の目的を達成するための本発明のコン
タクトホールは、拡散層が形成されたシリコンから成る
下地上に形成された層間絶縁層に開口部を設け、かかる
開口部に配線材料を堆積させることによって形成され
る。そして、（イ）開口部の底部に形成されたバリア
層、及び（ロ）開口部内壁と配線材料との間に形成され
た、絶縁材料から成るサイドウオール、を備えたことを
特徴とする。
タクトホールは、拡散層が形成されたシリコンから成る
下地上に形成された層間絶縁層に開口部を設け、かかる
開口部に配線材料を堆積させることによって形成され
る。そして、（イ）開口部の底部に形成されたバリア
層、及び（ロ）開口部内壁と配線材料との間に形成され
た、絶縁材料から成るサイドウオール、を備えたことを
特徴とする。
【００１７】本発明のコンタクトホールあるいはその形
成方法においては、バリア層はチタンシリサイドあるい
はコバルトシリサイドから成ることが望ましい。また、
絶縁材料はＣＶＤ法にて形成された窒化シリコンあるい
は酸化シリコンから成ることが望ましい。
成方法においては、バリア層はチタンシリサイドあるい
はコバルトシリサイドから成ることが望ましい。また、
絶縁材料はＣＶＤ法にて形成された窒化シリコンあるい
は酸化シリコンから成ることが望ましい。
【００１８】配線材料の堆積方法には特に制限はなく、
例えば、アルミニウムあるいはアルミニウム合金の高温
スパッタ法や、選択ＣＶＤ法、ブランケットＣＶＤ法等
を例示することができる。
例えば、アルミニウムあるいはアルミニウム合金の高温
スパッタ法や、選択ＣＶＤ法、ブランケットＣＶＤ法等
を例示することができる。
【００１９】
【作用】本発明においては、所望の大きさよりも大きな
開口部の底部にスパッタ法にてバリア層を形成するの
で、開口部の底部に膜厚の厚いバリア層を形成すること
ができる。しかも、バリア層は素子分離領域の縁部に形
成されないので、バリア層による拡散層のリーク電流の
増加を招くことがない。また、絶縁材料にて開口部側壁
にサイドウオールを形成し、開口部の大きさを所望の大
きさにするので、微細なコンタクトホールを形成方法す
ることができる。
開口部の底部にスパッタ法にてバリア層を形成するの
で、開口部の底部に膜厚の厚いバリア層を形成すること
ができる。しかも、バリア層は素子分離領域の縁部に形
成されないので、バリア層による拡散層のリーク電流の
増加を招くことがない。また、絶縁材料にて開口部側壁
にサイドウオールを形成し、開口部の大きさを所望の大
きさにするので、微細なコンタクトホールを形成方法す
ることができる。
【００２０】
【実施例】以下、図面を参照して本発明を実施例に基づ
き説明する。
き説明する。
【００２１】（実施例１）実施例１においては、バリア
層はチタンシリサイドから成り、サイドウオールは窒化
シリコンから成る。また、配線材料の堆積方法は、アル
ミニウム合金の高温スパッタ法による。
層はチタンシリサイドから成り、サイドウオールは窒化
シリコンから成る。また、配線材料の堆積方法は、アル
ミニウム合金の高温スパッタ法による。
【００２２】［工程−１００］先ず、従来の方法によ
り、シリコン半導体基板１０にＬＯＣＯＳ構造を有する
素子分離領域１２を形成し、次いで、半導体基板にゲー
ト電極１４、ソース・ドレイン領域１６を形成する（図
１の（Ａ）参照）。ソース・ドレイン領域１６が形成さ
れたシリコン半導体基板１０が、シリコンから成る下地
に相当する。次に、ＣＶＤ法によって全面にＳｉＯ2か
ら成り厚さ８００ｎｍの層間絶縁層１８を形成する。層
間絶縁層１８の形成条件を、例えば、以下のとおりとす
ることができる。 使用ガス ： ＳｉＨ4／Ｏ2／Ｎ2＝２５０／２５０／
１００ sccm 温 度 ： ４２０゜Ｃ 圧 力 ： １３．３Ｐａ
り、シリコン半導体基板１０にＬＯＣＯＳ構造を有する
素子分離領域１２を形成し、次いで、半導体基板にゲー
ト電極１４、ソース・ドレイン領域１６を形成する（図
１の（Ａ）参照）。ソース・ドレイン領域１６が形成さ
れたシリコン半導体基板１０が、シリコンから成る下地
に相当する。次に、ＣＶＤ法によって全面にＳｉＯ2か
ら成り厚さ８００ｎｍの層間絶縁層１８を形成する。層
間絶縁層１８の形成条件を、例えば、以下のとおりとす
ることができる。 使用ガス ： ＳｉＨ4／Ｏ2／Ｎ2＝２５０／２５０／
１００ sccm 温 度 ： ４２０゜Ｃ 圧 力 ： １３．３Ｐａ
【００２３】［工程−１１０］次に、層間絶縁層１８に
所望の大きさよりも大きな開口部２０を形成する（図１
の（Ｂ）参照）。開口部２０の大きさは、次の工程でス
パッタ法にてバリア層を形成したとき、開口部の底部に
十分な膜厚のバリア層が形成でき、しかも、開口部が素
子分離領域１２にかからない大きさとする。具体的に
は、開口部の底部に３０ｎｍ以上の厚さのバリア層を形
成することが望ましい。スパッタ法でこのような厚さの
バリア層を形成するためには、開口部のアスペクト比を
約１．６以下にすることが望ましい。層間絶縁層１８の
厚さを８００ｎｍとした場合、開口部の径は０．５μｍ
以上となる。一例として、所望の大きさ（直径）を例え
ば０．４μｍとした場合、開口部２０の直径は、例えば
０．６μｍ程度である。開口部２０は、従来のフォトリ
ソグラフィ技術及びドライエッチング技術によって形成
することができる。ドライエッチングの条件を以下に例
示する。 使用ガス ： Ｃ4Ｆ8＝５０ sccm ＲＦパワー： １２００Ｗ 圧 力 ： ２Ｐａ
所望の大きさよりも大きな開口部２０を形成する（図１
の（Ｂ）参照）。開口部２０の大きさは、次の工程でス
パッタ法にてバリア層を形成したとき、開口部の底部に
十分な膜厚のバリア層が形成でき、しかも、開口部が素
子分離領域１２にかからない大きさとする。具体的に
は、開口部の底部に３０ｎｍ以上の厚さのバリア層を形
成することが望ましい。スパッタ法でこのような厚さの
バリア層を形成するためには、開口部のアスペクト比を
約１．６以下にすることが望ましい。層間絶縁層１８の
厚さを８００ｎｍとした場合、開口部の径は０．５μｍ
以上となる。一例として、所望の大きさ（直径）を例え
ば０．４μｍとした場合、開口部２０の直径は、例えば
０．６μｍ程度である。開口部２０は、従来のフォトリ
ソグラフィ技術及びドライエッチング技術によって形成
することができる。ドライエッチングの条件を以下に例
示する。 使用ガス ： Ｃ4Ｆ8＝５０ sccm ＲＦパワー： １２００Ｗ 圧 力 ： ２Ｐａ
【００２４】［工程−１２０］次いで、開口部２０の底
部にチタンシリサイド層２２を形成する。チタンシリサ
イド層２２は、開口部２０を含む層間絶縁層１８の全面
にスパッタ法によりチタン層を堆積させた後、熱処理に
よってチタン層中のＴｉと下地中のＳｉとを固相反応さ
せ、チタン層をシリサイド化し、未反応のチタンを選択
的に除去することによって、チタンシリサイド（ＴｉＳ
ｉ2）層を形成する通常の方法とすることができる。
部にチタンシリサイド層２２を形成する。チタンシリサ
イド層２２は、開口部２０を含む層間絶縁層１８の全面
にスパッタ法によりチタン層を堆積させた後、熱処理に
よってチタン層中のＴｉと下地中のＳｉとを固相反応さ
せ、チタン層をシリサイド化し、未反応のチタンを選択
的に除去することによって、チタンシリサイド（ＴｉＳ
ｉ2）層を形成する通常の方法とすることができる。
【００２５】このような通常のチタンシリサイド層の形
成方法におけるＴｉと下地中のＳｉとの固相反応は、下
地表面に存在するＳｉＯ2から成る自然酸化膜によって
大きく影響される。自然酸化膜の厚さが厚い場合あるい
はチタン層が薄い場合には、Ｔｉが自然酸化膜を還元す
ることができない。その結果、チタンシリサイド層が均
一に形成されず、コンタクト抵抗が増加するという問題
がある。このため、自然酸化膜を除去した後、ＳｉＯ2
から成る５ｎｍ以下の薄い酸化膜を下地表面に形成し、
この酸化膜の上にチタン層を堆積させ、この酸化膜を通
して、チタン層中のＴｉと下地中のＳｉとを固相反応さ
せて、チタンシリサイド層を形成する技術が本出願人に
よって提案されている（特開平３−３８８２３号公報参
照。尚、この技術を、以下、ＳＩＴＯＸ法とも呼ぶ）。
この方法によれば、自然酸化膜の影響を受けず、且つ１
１００°Ｃまでの高温に対して安定性を有する優れたチ
タンシリサイド層を形成することができる。
成方法におけるＴｉと下地中のＳｉとの固相反応は、下
地表面に存在するＳｉＯ2から成る自然酸化膜によって
大きく影響される。自然酸化膜の厚さが厚い場合あるい
はチタン層が薄い場合には、Ｔｉが自然酸化膜を還元す
ることができない。その結果、チタンシリサイド層が均
一に形成されず、コンタクト抵抗が増加するという問題
がある。このため、自然酸化膜を除去した後、ＳｉＯ2
から成る５ｎｍ以下の薄い酸化膜を下地表面に形成し、
この酸化膜の上にチタン層を堆積させ、この酸化膜を通
して、チタン層中のＴｉと下地中のＳｉとを固相反応さ
せて、チタンシリサイド層を形成する技術が本出願人に
よって提案されている（特開平３−３８８２３号公報参
照。尚、この技術を、以下、ＳＩＴＯＸ法とも呼ぶ）。
この方法によれば、自然酸化膜の影響を受けず、且つ１
１００°Ｃまでの高温に対して安定性を有する優れたチ
タンシリサイド層を形成することができる。
【００２６】このＳＩＴＯＸ法によるチタンシリサイド
層２２の形成条件を以下に示す。先ず、開口部の底部に
ある自然酸化膜を除去した後、開口部２０の底部に厚さ
５ｎｍのＳｉＯ2層２４を熱酸化法にて形成する。熱酸
化の条件を、例えば、 使用ガス ： Ｏ2＝１０リットル／分 温 度 ： ８５０゜Ｃ 時 間 ： １０分 とすることができる。次に、スパッタ法にて開口部２０
を含む層間絶縁層１８の全面にチタン層２６を堆積させ
る（図１の（Ｃ）参照）。チタン層２６の厚さを層間絶
縁層の上で１００ｎｍとした。このような条件でチタン
層を堆積させると、開口部の底部には約３０ｎｍ厚さの
チタン層２６が堆積する。チタン層２６のスパッタ法に
よる堆積条件を、例えば、 使用ガス ： Ａｒ＝１００ sccm 圧 力 ： ０．４Ｐａ ＤＣパワー ： ５ ｋＷ 基板加熱温度： １５０゜Ｃ とすることができる。その後、６５０゜Ｃ、３０秒間の
ＲＴＡ（Rapid ThermalAnnealing）処理をアルゴン雰囲
気下で行い、Ｔｉと下地中のＳｉとを固相反応させて、
開口部２０の底部にＴｉＳｉXを形成する。開口部２０
の側壁及び表面に堆積したＴｉは未反応状態にある。次
いで、アンモニア過水（ＮＨ4ＯＨ：Ｈ2Ｏ2：Ｈ2Ｏ＝
１：２：２）に１０分間浸漬して、この未反応のＴｉを
除去する。その後、９００゜Ｃ、３０秒間のＲＴＡ処理
を窒素雰囲気下で行い、ＴｉＳｉX層をより安定なＴｉ
Ｓｉ2層２２とする（図２の（Ａ）参照）。
層２２の形成条件を以下に示す。先ず、開口部の底部に
ある自然酸化膜を除去した後、開口部２０の底部に厚さ
５ｎｍのＳｉＯ2層２４を熱酸化法にて形成する。熱酸
化の条件を、例えば、 使用ガス ： Ｏ2＝１０リットル／分 温 度 ： ８５０゜Ｃ 時 間 ： １０分 とすることができる。次に、スパッタ法にて開口部２０
を含む層間絶縁層１８の全面にチタン層２６を堆積させ
る（図１の（Ｃ）参照）。チタン層２６の厚さを層間絶
縁層の上で１００ｎｍとした。このような条件でチタン
層を堆積させると、開口部の底部には約３０ｎｍ厚さの
チタン層２６が堆積する。チタン層２６のスパッタ法に
よる堆積条件を、例えば、 使用ガス ： Ａｒ＝１００ sccm 圧 力 ： ０．４Ｐａ ＤＣパワー ： ５ ｋＷ 基板加熱温度： １５０゜Ｃ とすることができる。その後、６５０゜Ｃ、３０秒間の
ＲＴＡ（Rapid ThermalAnnealing）処理をアルゴン雰囲
気下で行い、Ｔｉと下地中のＳｉとを固相反応させて、
開口部２０の底部にＴｉＳｉXを形成する。開口部２０
の側壁及び表面に堆積したＴｉは未反応状態にある。次
いで、アンモニア過水（ＮＨ4ＯＨ：Ｈ2Ｏ2：Ｈ2Ｏ＝
１：２：２）に１０分間浸漬して、この未反応のＴｉを
除去する。その後、９００゜Ｃ、３０秒間のＲＴＡ処理
を窒素雰囲気下で行い、ＴｉＳｉX層をより安定なＴｉ
Ｓｉ2層２２とする（図２の（Ａ）参照）。
【００２７】［工程−１３０］次に、絶縁材料にて開口
部２０の側壁にサイドウオール２８Ａを形成し、開口部
の大きさを所望の大きさとする。そのために、例えばプ
ラズマＣＶＤ法にて開口部２０を含む層間絶縁層１８の
全面に窒化シリコン層２８を堆積させる（図２の（Ｂ）
参照）。窒化シリコン層２８の堆積条件を、例えば以下
のとおりとすることができる。 使用ガス ： ＳｉＨ4／ＮＨ3／Ｎ2＝１８０／５００
／７２０ sccm 圧 力 ： ７００Ｐａ ＲＦパワー： ３５０Ｗ 温 度 ： ２５０゜Ｃ その後、窒化シリコン層２８を全面エッチバックして、
開口部２０の側壁にサイドウオール２８Ａを形成する
（図２の（Ｃ）参照）。これによって、開口部２０の大
きさを所望の大きさとする。サイドウオール２８Ａによ
り狭められた開口部２０の径がコンタクトホールの所望
する径となる。例えばコンタクトホールの所望する径を
０．４μｍとした場合、かかる径を有する開口部２０と
するためには、層間絶縁層１８上の窒化シリコン層の厚
さは１２０〜１５０ｎｍが適当である。窒化シリコン層
２８のエッチバック条件を、例えば、 使用ガス ： ＣＨＦ3／Ｏ2＝７５／３５ sccm 圧 力 ： ５Ｐａ パワー ： ６００Ｗ とすることができる。
部２０の側壁にサイドウオール２８Ａを形成し、開口部
の大きさを所望の大きさとする。そのために、例えばプ
ラズマＣＶＤ法にて開口部２０を含む層間絶縁層１８の
全面に窒化シリコン層２８を堆積させる（図２の（Ｂ）
参照）。窒化シリコン層２８の堆積条件を、例えば以下
のとおりとすることができる。 使用ガス ： ＳｉＨ4／ＮＨ3／Ｎ2＝１８０／５００
／７２０ sccm 圧 力 ： ７００Ｐａ ＲＦパワー： ３５０Ｗ 温 度 ： ２５０゜Ｃ その後、窒化シリコン層２８を全面エッチバックして、
開口部２０の側壁にサイドウオール２８Ａを形成する
（図２の（Ｃ）参照）。これによって、開口部２０の大
きさを所望の大きさとする。サイドウオール２８Ａによ
り狭められた開口部２０の径がコンタクトホールの所望
する径となる。例えばコンタクトホールの所望する径を
０．４μｍとした場合、かかる径を有する開口部２０と
するためには、層間絶縁層１８上の窒化シリコン層の厚
さは１２０〜１５０ｎｍが適当である。窒化シリコン層
２８のエッチバック条件を、例えば、 使用ガス ： ＣＨＦ3／Ｏ2＝７５／３５ sccm 圧 力 ： ５Ｐａ パワー ： ６００Ｗ とすることができる。
【００２８】［工程−１４０］次いで、少なくとも開口
部２０の内部に配線材料を堆積させる。配線材料として
Ａｌ−１％Ｓｉを用い、このＡｌ合金を高温スパッタ法
で厚さ５００ｎｍ堆積させる。尚、Ａｌ合金の堆積の前
に、Ａｌ合金の開口部側壁における濡れ性を改善するた
めに、厚さ１００ｎｍのチタン層を下地層３０としてス
パッタ法で開口部の内部を含む全面に形成する（図３参
照）。下地層３０及び配線材料３２の堆積条件を以下に
例示する。 下地層（Ｔｉ） 使用ガス ： Ａｒ＝１００ sccm 圧 力 ： ０．４Ｐａ ＤＣパワー ： ５ ｋＷ 基板加熱温度： １５０゜Ｃ 配線材料（Ａｌ合金） 使用ガス ： Ａｒ＝１００ sccm 圧 力 ： ０．４Ｐａ ＤＣパワー ： １０ ｋＷ 基板加熱温度： ５００゜Ｃ 成膜速度 ： ６００ｎｍ／分 その後、層間絶縁層上の配線材料及びチタン層を選択的
に除去し、配線層を形成する。尚、下地層３０としてチ
タンの代わりに、ＴｉＮ、Ｔｉ／ＴｉＮ、ＴｉＳｉ2／
ＴｉＮ、Ｔｉ／ＴｉＯＮ、Ｔｉ／ＴｉＮ／Ｔｉ、Ｔｉ／
ＴｉＯＮ／Ｔｉ、ＴｉＳｉ2／ＴｉＯＮ，ＴｉＷ等を用
いることができる。
部２０の内部に配線材料を堆積させる。配線材料として
Ａｌ−１％Ｓｉを用い、このＡｌ合金を高温スパッタ法
で厚さ５００ｎｍ堆積させる。尚、Ａｌ合金の堆積の前
に、Ａｌ合金の開口部側壁における濡れ性を改善するた
めに、厚さ１００ｎｍのチタン層を下地層３０としてス
パッタ法で開口部の内部を含む全面に形成する（図３参
照）。下地層３０及び配線材料３２の堆積条件を以下に
例示する。 下地層（Ｔｉ） 使用ガス ： Ａｒ＝１００ sccm 圧 力 ： ０．４Ｐａ ＤＣパワー ： ５ ｋＷ 基板加熱温度： １５０゜Ｃ 配線材料（Ａｌ合金） 使用ガス ： Ａｒ＝１００ sccm 圧 力 ： ０．４Ｐａ ＤＣパワー ： １０ ｋＷ 基板加熱温度： ５００゜Ｃ 成膜速度 ： ６００ｎｍ／分 その後、層間絶縁層上の配線材料及びチタン層を選択的
に除去し、配線層を形成する。尚、下地層３０としてチ
タンの代わりに、ＴｉＮ、Ｔｉ／ＴｉＮ、ＴｉＳｉ2／
ＴｉＮ、Ｔｉ／ＴｉＯＮ、Ｔｉ／ＴｉＮ／Ｔｉ、Ｔｉ／
ＴｉＯＮ／Ｔｉ、ＴｉＳｉ2／ＴｉＯＮ，ＴｉＷ等を用
いることができる。
【００２９】（実施例２）実施例２のコンタクトホール
の形成方法は、絶縁材料にて開口部側壁にサイドウオー
ルを形成する際の絶縁材料が酸化シリコンから成る点
が、実施例１と相違する。即ち、実施例２においては、
実施例１の［工程−１３０］（サイドウオール形成工
程）が相違する。実施例２における他の工程は、実施例
１と同様とすることができる。以下、この相違する工程
のみを説明する。
の形成方法は、絶縁材料にて開口部側壁にサイドウオー
ルを形成する際の絶縁材料が酸化シリコンから成る点
が、実施例１と相違する。即ち、実施例２においては、
実施例１の［工程−１３０］（サイドウオール形成工
程）が相違する。実施例２における他の工程は、実施例
１と同様とすることができる。以下、この相違する工程
のみを説明する。
【００３０】実施例１の［工程−１００］〜［工程−１
２０］と同様の方法でシリコンから成る下地上に層間絶
縁層を堆積させ、層間絶縁層に所望の大きさよりも大き
な開口部を形成する。次に、酸化シリコンから成る絶縁
材料にて開口部側壁にサイドウオールを形成し、開口部
の大きさを所望の大きさとする。そのために、例えばＴ
ＥＯＳ法にて開口部を含む層間絶縁層の全面に酸化シリ
コン層を堆積させる。酸化シリコン層の堆積条件を、例
えば以下のとおりとすることができる。 （熱ＣＶＤ法の場合） 使用ガス ： ＴＥＯＳ＝５０ sccm 圧 力 ： ４０Ｐａ 成長温度 ： ７２０゜Ｃ 成長速度 ： １１ｎｍ／分 （プラズマＣＶＤ法の場合） 使用ガス ： ＴＥＯＳ＝５０ sccm 圧 力 ： １３００Ｐａ ＲＦパワー： ３５０Ｗ 成長温度 ： ２５０゜Ｃ その後、酸化シリコン層を全面エッチバックして、開口
部の側壁にサイドウオールを形成する。これによって、
開口部の大きさを所望の大きさとする。ＴＥＯＳ法によ
り形成される酸化シリコン層はカバレッジがよい。それ
故、例えばコンタクトホールの所望する径を０．４μｍ
とした場合、かかる径を有する開口部を形成するために
は、窒化シリコン層の厚さは１００〜１３０ｎｍが適当
である。酸化シリコン層のエッチバック条件を、例え
ば、 使用ガス ： ＣＨＦ3／Ｏ2＝７５／８ sccm 圧 力 ： ５Ｐａ パワー ： ８５０Ｗ とすることができる。
２０］と同様の方法でシリコンから成る下地上に層間絶
縁層を堆積させ、層間絶縁層に所望の大きさよりも大き
な開口部を形成する。次に、酸化シリコンから成る絶縁
材料にて開口部側壁にサイドウオールを形成し、開口部
の大きさを所望の大きさとする。そのために、例えばＴ
ＥＯＳ法にて開口部を含む層間絶縁層の全面に酸化シリ
コン層を堆積させる。酸化シリコン層の堆積条件を、例
えば以下のとおりとすることができる。 （熱ＣＶＤ法の場合） 使用ガス ： ＴＥＯＳ＝５０ sccm 圧 力 ： ４０Ｐａ 成長温度 ： ７２０゜Ｃ 成長速度 ： １１ｎｍ／分 （プラズマＣＶＤ法の場合） 使用ガス ： ＴＥＯＳ＝５０ sccm 圧 力 ： １３００Ｐａ ＲＦパワー： ３５０Ｗ 成長温度 ： ２５０゜Ｃ その後、酸化シリコン層を全面エッチバックして、開口
部の側壁にサイドウオールを形成する。これによって、
開口部の大きさを所望の大きさとする。ＴＥＯＳ法によ
り形成される酸化シリコン層はカバレッジがよい。それ
故、例えばコンタクトホールの所望する径を０．４μｍ
とした場合、かかる径を有する開口部を形成するために
は、窒化シリコン層の厚さは１００〜１３０ｎｍが適当
である。酸化シリコン層のエッチバック条件を、例え
ば、 使用ガス ： ＣＨＦ3／Ｏ2＝７５／８ sccm 圧 力 ： ５Ｐａ パワー ： ８５０Ｗ とすることができる。
【００３１】その後、実施例１の［工程−１４０］と同
様の方法で、少なくとも開口部の内部に配線材料を堆積
させる。
様の方法で、少なくとも開口部の内部に配線材料を堆積
させる。
【００３２】以上、本発明を好ましい実施例に基づき説
明したが、本発明はこれらの実施例に限定されるもので
はない。実施例にて用いた各種材料や条件は例示であ
り、適宜変更することができる。
明したが、本発明はこれらの実施例に限定されるもので
はない。実施例にて用いた各種材料や条件は例示であ
り、適宜変更することができる。
【００３３】例えばシリコンから成る下地として、拡散
層の形成されたシリコン半導体基板の他にも、薄膜トラ
ンジスタを作製するための各種基板上に形成されたシリ
コン層を挙げることができる。層間絶縁層として、Ｓｉ
Ｏ2以外にも、従来のＣＶＤ法で形成された、ＰＳＧ、
ＢＳＧ、ＢＰＳＧ、ＡｓＳＧ、ＰｂＳＧ、ＳｂＳＧ、シ
リコン窒化膜、ＳＯＧ、ＳｉＯＮ等、あるいはこれらの
層間絶縁層を積層したものを挙げることができる。
層の形成されたシリコン半導体基板の他にも、薄膜トラ
ンジスタを作製するための各種基板上に形成されたシリ
コン層を挙げることができる。層間絶縁層として、Ｓｉ
Ｏ2以外にも、従来のＣＶＤ法で形成された、ＰＳＧ、
ＢＳＧ、ＢＰＳＧ、ＡｓＳＧ、ＰｂＳＧ、ＳｂＳＧ、シ
リコン窒化膜、ＳＯＧ、ＳｉＯＮ等、あるいはこれらの
層間絶縁層を積層したものを挙げることができる。
【００３４】開口部の内部に堆積させる配線材料とし
て、実施例ではＡｌ−１％Ｓｉを用いたが、純Ａｌ、あ
るいはＡｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕ、Ａｌ−Ｇｅ等の
Ａｌ合金を用いてもよい。また、Ａｌ等の高温スパッタ
法の代わりに、ブランケットＣＶＤ法あるいは選択ＣＶ
Ｄ法を用いることができる。この場合、タングステンだ
けなく、ニッケル、モリブデン、コバルト等の各種金属
を用いることができる。ブランケットタングステンＣＶ
Ｄ法によりタングステンを開口部内に堆積させるための
条件を、例えば以下のとおりとすることができる。 使用ガス ： ＷＦ6／Ｈ2／Ａｒ／Ｎ2＝６５／３００
／２５００／３００ sccm 温 度 ： ４５０゜Ｃ 圧 力 ： １．０６×１０4Ｐａ タングステン選択ＣＶＤ法によりタングステンを開口部
内に堆積させるための条件を、例えば以下のとおりとす
ることができる。 使用ガス ： ＷＦ6／ＳｉＨ4／Ｈ2／Ａｒ＝１０／７
／１０００／１０ sccm 温 度 ： ２６０゜Ｃ 圧 力 ： ２６Ｐａ
て、実施例ではＡｌ−１％Ｓｉを用いたが、純Ａｌ、あ
るいはＡｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕ、Ａｌ−Ｇｅ等の
Ａｌ合金を用いてもよい。また、Ａｌ等の高温スパッタ
法の代わりに、ブランケットＣＶＤ法あるいは選択ＣＶ
Ｄ法を用いることができる。この場合、タングステンだ
けなく、ニッケル、モリブデン、コバルト等の各種金属
を用いることができる。ブランケットタングステンＣＶ
Ｄ法によりタングステンを開口部内に堆積させるための
条件を、例えば以下のとおりとすることができる。 使用ガス ： ＷＦ6／Ｈ2／Ａｒ／Ｎ2＝６５／３００
／２５００／３００ sccm 温 度 ： ４５０゜Ｃ 圧 力 ： １．０６×１０4Ｐａ タングステン選択ＣＶＤ法によりタングステンを開口部
内に堆積させるための条件を、例えば以下のとおりとす
ることができる。 使用ガス ： ＷＦ6／ＳｉＨ4／Ｈ2／Ａｒ＝１０／７
／１０００／１０ sccm 温 度 ： ２６０゜Ｃ 圧 力 ： ２６Ｐａ
【００３５】
【発明の効果】本発明においては、所望の大きさよりも
大きな開口部の底部にスパッタ法にてバリア層を形成す
るので、開口部の底部に膜厚の厚いバリア層を形成する
ことができる。従って、配線材料の下地への突き抜け、
あるいは配線材料と下地との反応を効果的に防止するこ
とができる。しかも、バリア層が素子分離領域の縁部に
形成されないので、バリア層による拡散層のリーク電流
の増加を招くことがない。また、絶縁材料にて開口部側
壁にサイドウオールを形成し、開口部の大きさを所望の
大きさにするので、微細なコンタクトホールを形成する
ことができ、半導体装置の高密度化に対処することが可
能になる。
大きな開口部の底部にスパッタ法にてバリア層を形成す
るので、開口部の底部に膜厚の厚いバリア層を形成する
ことができる。従って、配線材料の下地への突き抜け、
あるいは配線材料と下地との反応を効果的に防止するこ
とができる。しかも、バリア層が素子分離領域の縁部に
形成されないので、バリア層による拡散層のリーク電流
の増加を招くことがない。また、絶縁材料にて開口部側
壁にサイドウオールを形成し、開口部の大きさを所望の
大きさにするので、微細なコンタクトホールを形成する
ことができ、半導体装置の高密度化に対処することが可
能になる。
【図１】本発明のコンタクトホールの形成方法を説明す
るための半導体素子の模式的な一部断面図である。
るための半導体素子の模式的な一部断面図である。
【図２】図１に引き続き、本発明のコンタクトホールの
形成方法を説明するための半導体素子の模式的な一部断
面図である。
形成方法を説明するための半導体素子の模式的な一部断
面図である。
【図３】本発明のコンタクトホールが形成された半導体
素子の模式的な一部断面図である。
素子の模式的な一部断面図である。
【図４】従来のバリアメタル層形成法を説明するための
半導体素子の模式的な一部断面図である。
半導体素子の模式的な一部断面図である。
【図５】従来のチタンサリサイド法を説明するための半
導体素子の模式的な一部断面図である。
導体素子の模式的な一部断面図である。
１０ 半導体基板 １２ 素子分離領域 １４ ゲート電極 １６ ソース・ドレイン領域 １８ 層間絶縁層 ２０ 開口部 ２２ チタンシリサイド層 ２４ ＳｉＯ2層 ２６ チタン層 ２８ 窒化シリコン層 ２８Ａ サイドウオール ３０ 下地層 ３２ 配線材料
Claims (6)
- 【請求項１】（イ）シリコンから成る下地上に層間絶縁
層を堆積させる工程と、 （ロ）該層間絶縁層に所望の大きさよりも大きな開口部
を形成する工程と、 （ハ）該開口部の底部に露出した下地に、スパッタ法に
てバリア層を形成する工程と、 （ニ）絶縁材料にて開口部側壁にサイドウオールを形成
し、開口部の大きさを所望の大きさとする工程と、 （ホ）少なくとも開口部の内部に配線材料を堆積させる
工程、 から成ることを特徴とするコンタクトホールの形成方
法。 - 【請求項２】前記バリア層はチタンシリサイドから成る
ことを特徴とする請求項１に記載のコンタクトホールの
形成方法。 - 【請求項３】前記絶縁材料はＣＶＤ法にて形成された窒
化シリコン又は酸化シリコンから成ることを特徴とする
請求項１又は請求項２に記載のコンタクトホールの形成
方法。 - 【請求項４】拡散層が形成されたシリコンから成る下地
上に形成された層間絶縁層に開口部を設け、かかる開口
部に配線材料を堆積させることによって形成されたコン
タクトホールであって、 （イ）開口部の底部に形成されたバリア層、及び （ロ）開口部内壁と配線材料との間に形成された、絶縁
材料から成るサイドウオール、 を備えたことを特徴とするコンタクトホール。 - 【請求項５】前記バリア層はチタンシリサイドから成る
ことを特徴とする請求項４に記載のコンタクトホール。 - 【請求項６】前記絶縁材料はＣＶＤ法にて形成された窒
化シリコン又は酸化シリコンから成ることを特徴とする
請求項４又は請求項５に記載のコンタクトホール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35732392A JPH06196439A (ja) | 1992-12-24 | 1992-12-24 | コンタクトホール及びその形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35732392A JPH06196439A (ja) | 1992-12-24 | 1992-12-24 | コンタクトホール及びその形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06196439A true JPH06196439A (ja) | 1994-07-15 |
Family
ID=18453536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35732392A Pending JPH06196439A (ja) | 1992-12-24 | 1992-12-24 | コンタクトホール及びその形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06196439A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6348709B1 (en) * | 1999-03-15 | 2002-02-19 | Micron Technology, Inc. | Electrical contact for high dielectric constant capacitors and method for fabricating the same |
| US6858904B2 (en) | 2001-08-30 | 2005-02-22 | Micron Technology, Inc. | High aspect ratio contact structure with reduced silicon consumption |
-
1992
- 1992-12-24 JP JP35732392A patent/JPH06196439A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6348709B1 (en) * | 1999-03-15 | 2002-02-19 | Micron Technology, Inc. | Electrical contact for high dielectric constant capacitors and method for fabricating the same |
| US6806187B2 (en) | 1999-03-15 | 2004-10-19 | Micron Technology, Inc. | Electrical contact for high dielectric constant capacitors and method for fabricating the same |
| US6858904B2 (en) | 2001-08-30 | 2005-02-22 | Micron Technology, Inc. | High aspect ratio contact structure with reduced silicon consumption |
| US6908849B2 (en) | 2001-08-30 | 2005-06-21 | Micron Technology, Inc. | High aspect ratio contact structure with reduced silicon consumption |
| US7402512B2 (en) | 2001-08-30 | 2008-07-22 | Micron Technology, Inc. | High aspect ratio contact structure with reduced silicon consumption |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5308793A (en) | Method for forming interconnector | |
| JPH07335759A (ja) | 半導体装置およびその形成方法 | |
| JP3469595B2 (ja) | 半導体装置におけるシリサイドプラグの形成方法 | |
| JPH09326436A (ja) | 配線形成方法 | |
| JP3252397B2 (ja) | 配線形成方法 | |
| JPH0661359A (ja) | 半導体装置の配線接続部及びその形成方法 | |
| JP3221159B2 (ja) | 半導体装置における配線構造及び配線形成方法並びにｍｏｓ型トランジスタ | |
| JPH05335330A (ja) | 接続孔埋め込み形成方法 | |
| JPH06196439A (ja) | コンタクトホール及びその形成方法 | |
| JPH05347269A (ja) | 半導体装置の製造方法 | |
| US6087259A (en) | Method for forming bit lines of semiconductor devices | |
| JP3608515B2 (ja) | 半導体装置における配線構造及びｍｏｓ型トランジスタ | |
| US6174795B1 (en) | Method for preventing tungsten contact plug loss after a backside pressure fault | |
| JP3211346B2 (ja) | 半導体装置におけるバリアメタル層の形成方法 | |
| JP3102555B2 (ja) | 半導体装置の製造方法 | |
| JP3120517B2 (ja) | シリサイドプラグの形成方法 | |
| JP3360835B2 (ja) | 配線形成方法 | |
| JPH053170A (ja) | ブランケツトタングステンプラグ形成法 | |
| JPH05144951A (ja) | 配線形成方法 | |
| JP2871943B2 (ja) | 半導体装置の製造方法 | |
| JPH053171A (ja) | タングステンプラグの形成方法 | |
| JP3451634B2 (ja) | 金属材料堆積方法 | |
| JPH07230991A (ja) | 半導体装置の製造方法 | |
| JP2904165B2 (ja) | 半導体装置の製造方法 | |
| JPH0629240A (ja) | 半導体装置並びにその製造方法 |