JP3451634B2 - 金属材料堆積方法 - Google Patents
金属材料堆積方法Info
- Publication number
- JP3451634B2 JP3451634B2 JP25578392A JP25578392A JP3451634B2 JP 3451634 B2 JP3451634 B2 JP 3451634B2 JP 25578392 A JP25578392 A JP 25578392A JP 25578392 A JP25578392 A JP 25578392A JP 3451634 B2 JP3451634 B2 JP 3451634B2
- Authority
- JP
- Japan
- Prior art keywords
- metal material
- depositing
- silicon
- hole
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明が属する技術分野】本発明は、金属材料の堆積方
法に関する。本発明は、例えば、電子材料（半導体装置
等）製造の際の金属堆積に利用できる。特に、半導体基
板に形成された微細な接続孔を埋め込み平坦化する場合
に好適に利用できる。また、このような金属堆積を行う
半導体装置の製造に適用して利用できる。
法に関する。本発明は、例えば、電子材料（半導体装置
等）製造の際の金属堆積に利用できる。特に、半導体基
板に形成された微細な接続孔を埋め込み平坦化する場合
に好適に利用できる。また、このような金属堆積を行う
半導体装置の製造に適用して利用できる。
【０００２】
【従来の技術及びその問題点】近年、半導体装置等の集
積度はますます大きくなっている。例えば、メモリー素
子における集積度は大容量化している。これに伴って、
素子の微細化が進んでいる。このため接続孔も微細化さ
れ、このため、該微細な接続孔への金属材料の堆積（メ
タル埋め込み）技術が困難を増している。
積度はますます大きくなっている。例えば、メモリー素
子における集積度は大容量化している。これに伴って、
素子の微細化が進んでいる。このため接続孔も微細化さ
れ、このため、該微細な接続孔への金属材料の堆積（メ
タル埋め込み）技術が困難を増している。
【０００３】素子との接続を可能とするためには、配線
として用いているＡｌ等の配線材料を埋め込む必要があ
り、できるだけ十分な埋め込みを行うことが望まれる。
その埋め込み方法として、近年、高温スパッタによるＡ
ｌ埋め込み技術が注目されている。この方法は、基板Ｓ
ｉを数百度に高温加熱した状態でＡｌ合金をスパッタ成
膜することにより、Ａｌをリフローあるいはリフローに
近い状態にさせ、Ａｌを接続孔内に充填しかつ平坦化す
る技術である。この場合、Ａｌの下地として例えばＴｉ
などのＡｌと反応し易い材料を用いると、成膜中のＡｌ
と下地Ｔｉとの界面反応の進行により、両者の間の濡れ
性がよくなり、Ａｌが拡がった良好な埋め込みが行える
ことが知られている。
として用いているＡｌ等の配線材料を埋め込む必要があ
り、できるだけ十分な埋め込みを行うことが望まれる。
その埋め込み方法として、近年、高温スパッタによるＡ
ｌ埋め込み技術が注目されている。この方法は、基板Ｓ
ｉを数百度に高温加熱した状態でＡｌ合金をスパッタ成
膜することにより、Ａｌをリフローあるいはリフローに
近い状態にさせ、Ａｌを接続孔内に充填しかつ平坦化す
る技術である。この場合、Ａｌの下地として例えばＴｉ
などのＡｌと反応し易い材料を用いると、成膜中のＡｌ
と下地Ｔｉとの界面反応の進行により、両者の間の濡れ
性がよくなり、Ａｌが拡がった良好な埋め込みが行える
ことが知られている。
【０００４】
【発明が解決しようとする課題】しかし、上記技術に
は、以下に示すような問題点がある。この技術をＳｉ拡
散層との電気的接続を図るコンタクトホールに適用する
場合、ＡｌがＳｉ基板に突き抜けることを防止するため
に、Ａｌの下地にＴｉＯＮ等のバリヤメタルが必要とな
る。実際には半導体拡散層との良好なコンタクト特性を
得るために、ＴｉＯＮの下に更にＴｉが必要であるた
め、成膜構造はＡｌ／ＴｉＯＮ／Ｔｉのようになり、通
常これらの各層は枚葉式マルチチャンバースパッタ装置
により真空中で連続成膜される。しかしながら、このよ
うにＡｌの下地がＴｉＯＮであると、下地がＴｉの場合
に比べ埋め込み特性が極端に悪くなると言う問題が起こ
る。これはＡｌとＴｉＯＮが互いに反応しにくく、両者
間の濡れ性が悪い材料であるからである。
は、以下に示すような問題点がある。この技術をＳｉ拡
散層との電気的接続を図るコンタクトホールに適用する
場合、ＡｌがＳｉ基板に突き抜けることを防止するため
に、Ａｌの下地にＴｉＯＮ等のバリヤメタルが必要とな
る。実際には半導体拡散層との良好なコンタクト特性を
得るために、ＴｉＯＮの下に更にＴｉが必要であるた
め、成膜構造はＡｌ／ＴｉＯＮ／Ｔｉのようになり、通
常これらの各層は枚葉式マルチチャンバースパッタ装置
により真空中で連続成膜される。しかしながら、このよ
うにＡｌの下地がＴｉＯＮであると、下地がＴｉの場合
に比べ埋め込み特性が極端に悪くなると言う問題が起こ
る。これはＡｌとＴｉＯＮが互いに反応しにくく、両者
間の濡れ性が悪い材料であるからである。
【０００５】これを改善するためにＴｉＯＮ上にＴｉを
形成した構造、即ち、Ａｌ／Ｔｉ／ＴｉＯＮ／Ｔｉと
し、Ａｌとの接触層をＴｉとした構造が知られている。
この場合では、上記のＡｌがＴｉＯＮ上に直接接触する
場合に比べると埋め込み特性は改善されるが、それでも
Ｔｉ単層の場合ほどには、改善されない。これは、以下
の理由による。
形成した構造、即ち、Ａｌ／Ｔｉ／ＴｉＯＮ／Ｔｉと
し、Ａｌとの接触層をＴｉとした構造が知られている。
この場合では、上記のＡｌがＴｉＯＮ上に直接接触する
場合に比べると埋め込み特性は改善されるが、それでも
Ｔｉ単層の場合ほどには、改善されない。これは、以下
の理由による。
【０００６】Ａｌ成膜時基板が数百度に加熱された際に
ＴｉＯＮ層中の酸素は上層Ｔｉ膜中に拡散する。そして
この拡散する距離は、通常のＡｌ高温スパッタに近い、
例えば５００℃、３０秒の場合、３０ｎｍ以上に及ぶ。
従って、この酸素は特にホール（接続孔）側壁の下部等
のＴｉの膜厚が薄くなった部分ではＴｉ表面にまで達す
るために、この部分のＴｉは酸化され、Ａｌとの反応が
劣化し、埋め込み特性が悪くなるのである。
ＴｉＯＮ層中の酸素は上層Ｔｉ膜中に拡散する。そして
この拡散する距離は、通常のＡｌ高温スパッタに近い、
例えば５００℃、３０秒の場合、３０ｎｍ以上に及ぶ。
従って、この酸素は特にホール（接続孔）側壁の下部等
のＴｉの膜厚が薄くなった部分ではＴｉ表面にまで達す
るために、この部分のＴｉは酸化され、Ａｌとの反応が
劣化し、埋め込み特性が悪くなるのである。
【０００７】また、バリヤメタルとしてＴｉＯＮの代わ
りにＴｉＮを用いれば、上記の埋め込み不良の問題は解
決できる。しかし、ＴｉＮはＴｉＯＮに比べてバリヤ性
が不十分であり、高温スパッタもしくはＡｌシンター等
の加熱プロセスによりＡｌ突き抜けが起こる。
りにＴｉＮを用いれば、上記の埋め込み不良の問題は解
決できる。しかし、ＴｉＮはＴｉＯＮに比べてバリヤ性
が不十分であり、高温スパッタもしくはＡｌシンター等
の加熱プロセスによりＡｌ突き抜けが起こる。
【０００８】また微細接続孔内にバリヤメタルであるＴ
ｉＮ，ＴｉＯＮ等を埋め込むことはＡｌを埋め込む以上
に困難であり、量産レベルで十分なバリヤ性をもたせ、
かつ配線材料を微細接続孔内に完全に埋め込むための技
術は確立できていない。
ｉＮ，ＴｉＯＮ等を埋め込むことはＡｌを埋め込む以上
に困難であり、量産レベルで十分なバリヤ性をもたせ、
かつ配線材料を微細接続孔内に完全に埋め込むための技
術は確立できていない。
【０００９】また、ＴｉＯＮ等を用いるその他の例とし
て、拡散層（ソース／ドレイン領域）全面にＳＩＴＯＸ
−ＴｉＳｉ2 をサリサイドで形成させ、その上層に層間
膜及び、コンタクトホールを開口させＡｌ配線を形成さ
せる方法がある。ＳＩＴＯＸとは、ＳｉＯ2 等のシリコ
ン化合物上にＴｉ等の金属を形成してシリサイド化する
技術で、本出願人において提案したものであるが、かか
るＳＩＴＯＸ−ＴｉＳｉ2 は、Ａｌに対して５００℃の
耐熱性があることが報告されている。
て、拡散層（ソース／ドレイン領域）全面にＳＩＴＯＸ
−ＴｉＳｉ2 をサリサイドで形成させ、その上層に層間
膜及び、コンタクトホールを開口させＡｌ配線を形成さ
せる方法がある。ＳＩＴＯＸとは、ＳｉＯ2 等のシリコ
ン化合物上にＴｉ等の金属を形成してシリサイド化する
技術で、本出願人において提案したものであるが、かか
るＳＩＴＯＸ−ＴｉＳｉ2 は、Ａｌに対して５００℃の
耐熱性があることが報告されている。
【００１０】以下に、従来技術の代表的プロセス例を、
メモリー素子の主流であるＭＯＳ型トランジスタを例に
示す。図１５〜図２０を参照する。 （ａ）Ｓｉ基板１上に、素子分離領域２を形成する（図
１５）。 （ｂ）ゲート酸化を行い、ゲート酸化膜３を形成し、多
結晶Ｓｉ及びＷＳｉを堆積させ、パターニングを行いゲ
ート配線領域３を形成し、ＬＤＤイオン注入を行って、
ＬＤＤ領域５を形成する（図１６）。 （ｃ）全面にＳｉ酸化膜を堆積する。その後全面エッチ
バックによりゲート３の側部にサイドウォール１３を形
成する。更に、ＡｓまたはＢイオンを用い、ソース／ド
レイン形成のためのイオン注入６を施す（図１７）。 （ｄ）全面を薄く酸化し、薄いＳｉＯ2 膜を形成する。
その後全面Ｔｉを堆積させ、熱処理で拡散層８（ソース
／ドレイン領域）上にＴｉＳｉ2 １１を形成させる。Ｓ
ｉＯ2 上等の未反応のＴｉは、選択的にエッチング除去
する。 （ｅ）層間膜を形成し、レジストパターニングを行い、
ドライエッチングにより層間膜のエッチングを施し、層
間膜７をパターニングして得る。 （ｆ）更に、第１層メタル配線層（例えば、Ａｌ−１％
Ｓｉ／Ｔｉ構造）を形成する（図２０。図中、１２でＡ
ｌ系材料を示し、１０でＴｉを示す）。次にレジストパ
ターニングを行い、ドライエッチングにより第１層Ａｌ
配線部を形成する。
メモリー素子の主流であるＭＯＳ型トランジスタを例に
示す。図１５〜図２０を参照する。 （ａ）Ｓｉ基板１上に、素子分離領域２を形成する（図
１５）。 （ｂ）ゲート酸化を行い、ゲート酸化膜３を形成し、多
結晶Ｓｉ及びＷＳｉを堆積させ、パターニングを行いゲ
ート配線領域３を形成し、ＬＤＤイオン注入を行って、
ＬＤＤ領域５を形成する（図１６）。 （ｃ）全面にＳｉ酸化膜を堆積する。その後全面エッチ
バックによりゲート３の側部にサイドウォール１３を形
成する。更に、ＡｓまたはＢイオンを用い、ソース／ド
レイン形成のためのイオン注入６を施す（図１７）。 （ｄ）全面を薄く酸化し、薄いＳｉＯ2 膜を形成する。
その後全面Ｔｉを堆積させ、熱処理で拡散層８（ソース
／ドレイン領域）上にＴｉＳｉ2 １１を形成させる。Ｓ
ｉＯ2 上等の未反応のＴｉは、選択的にエッチング除去
する。 （ｅ）層間膜を形成し、レジストパターニングを行い、
ドライエッチングにより層間膜のエッチングを施し、層
間膜７をパターニングして得る。 （ｆ）更に、第１層メタル配線層（例えば、Ａｌ−１％
Ｓｉ／Ｔｉ構造）を形成する（図２０。図中、１２でＡ
ｌ系材料を示し、１０でＴｉを示す）。次にレジストパ
ターニングを行い、ドライエッチングにより第１層Ａｌ
配線部を形成する。
【００１１】このようにして作製したトランジスタは、
拡散層８であるソース／ドレイン領域上をＴｉＳｉ2 で
形成しているために、シート抵抗、コンタクト抵抗の低
減化を図ることができ、かつＡｌに対しても５００℃の
バリヤ性を有する理想的な構造である。
拡散層８であるソース／ドレイン領域上をＴｉＳｉ2 で
形成しているために、シート抵抗、コンタクト抵抗の低
減化を図ることができ、かつＡｌに対しても５００℃の
バリヤ性を有する理想的な構造である。
【００１２】ところが、ソース／ドレイン領域上の広い
領域に形成したＴｉＳｉ2 は、テンシルのストレスを持
っているために、素子分離領域２（ＬＯＣＯＳ）のエッ
ジ部のＳｉ基板に結晶欠陥を誘発する。このため、この
ようなサリサイド構造を有するＳｉ拡散層では、接合リ
ークを通常より１桁程度増大させるという問題を有す
る。
領域に形成したＴｉＳｉ2 は、テンシルのストレスを持
っているために、素子分離領域２（ＬＯＣＯＳ）のエッ
ジ部のＳｉ基板に結晶欠陥を誘発する。このため、この
ようなサリサイド構造を有するＳｉ拡散層では、接合リ
ークを通常より１桁程度増大させるという問題を有す
る。
【００１３】また、素子間分離領域２（ＬＯＣＯＳ）エ
ッジ部からのリークを抑える方法として、コンタクトホ
ール内のみにＳＩＴＯＸ−ＴｉＳｉ2 を形成させる方法
があるが、微細コンタクトホール内にＴｉを堆積させる
ことは困難であり、コンタクトホール内のみにＳＩＴＯ
Ｘ−ＴｉＳｉ2 を形成させることは難しい。
ッジ部からのリークを抑える方法として、コンタクトホ
ール内のみにＳＩＴＯＸ−ＴｉＳｉ2 を形成させる方法
があるが、微細コンタクトホール内にＴｉを堆積させる
ことは困難であり、コンタクトホール内のみにＳＩＴＯ
Ｘ−ＴｉＳｉ2 を形成させることは難しい。
【００１４】上記に示す問題等のために、量産レベルで
微細集積回路を形成する場合等において、バリヤ性を有
し、かつ配線材料の完全埋め込みを行える決め手となる
方法は未だ開発されていない。
微細集積回路を形成する場合等において、バリヤ性を有
し、かつ配線材料の完全埋め込みを行える決め手となる
方法は未だ開発されていない。
【００１５】
【発明が解決しようとする課題】本発明は上記した従来
技術の問題点を解決して、配線等に用いる金属材料を容
易かつ良好に、問題なく堆積でき、これを微細な孔内へ
の金属材料の堆積に応用する場合も、金属材料を孔内に
十分に埋め込むことができる金属材料堆積方法を提供す
ることを目的とする。
技術の問題点を解決して、配線等に用いる金属材料を容
易かつ良好に、問題なく堆積でき、これを微細な孔内へ
の金属材料の堆積に応用する場合も、金属材料を孔内に
十分に埋め込むことができる金属材料堆積方法を提供す
ることを目的とする。
【００１６】
【課題を解決するための手段】請求項１の発明は、被堆
積基体の孔内に金属材料を堆積する金属材料堆積方法で
あって、金属材料を堆積する被堆積部である孔側壁部に
あらかじめシリコンを堆積して、その後シリコンと金属
材料とが反応する温度において、シリコンと金属材料と
を反応させつつ金属材料を堆積することを特徴とする金
属材料堆積方法であって、これにより上記した目的を達
成するものである。
積基体の孔内に金属材料を堆積する金属材料堆積方法で
あって、金属材料を堆積する被堆積部である孔側壁部に
あらかじめシリコンを堆積して、その後シリコンと金属
材料とが反応する温度において、シリコンと金属材料と
を反応させつつ金属材料を堆積することを特徴とする金
属材料堆積方法であって、これにより上記した目的を達
成するものである。
【００１７】請求項２の発明は、被堆積基体の孔内に金
属材料を堆積する金属材料堆積方法であって、孔内の側
壁部にあらかじめシリコンを堆積して、その後シリコン
と金属材料とが反応する温度において、シリコンと金属
材料とを反応させつつ金属材料を堆積することにより孔
内を埋め込むことを特徴とする金属材料堆積方法であっ
て、これにより上記した目的を達成するものである。
属材料を堆積する金属材料堆積方法であって、孔内の側
壁部にあらかじめシリコンを堆積して、その後シリコン
と金属材料とが反応する温度において、シリコンと金属
材料とを反応させつつ金属材料を堆積することにより孔
内を埋め込むことを特徴とする金属材料堆積方法であっ
て、これにより上記した目的を達成するものである。
【００１８】請求項３の発明は、被堆積基体の孔内に金
属材料を堆積する金属材料堆積方法であって、金属材料
を堆積する被堆積部である孔側壁部にあらかじめ耐酸化
膜を堆積し、更にシリコンを堆積して、その後シリコン
と金属材料とが反応する温度において、シリコンと金属
材料とを反応させつつ金属材料を堆積することを特徴と
する金属材料堆積方法であって、これにより上記した目
的を達成するものである。
属材料を堆積する金属材料堆積方法であって、金属材料
を堆積する被堆積部である孔側壁部にあらかじめ耐酸化
膜を堆積し、更にシリコンを堆積して、その後シリコン
と金属材料とが反応する温度において、シリコンと金属
材料とを反応させつつ金属材料を堆積することを特徴と
する金属材料堆積方法であって、これにより上記した目
的を達成するものである。
【００１９】請求項４の発明は、被堆積基体の孔内に金
属材料を堆積する金属材料堆積方法であって、孔内の側
壁部にあらかじめ耐酸化膜を堆積し、更にシリコンを堆
積して、その後シリコンと金属材料とが反応する温度に
おいて、シリコンと金属材料とを反応させつつ金属材料
を堆積することにより孔内を埋め込むことを特徴とする
金属材料堆積方法であって、これにより上記した目的を
達成するものである。
属材料を堆積する金属材料堆積方法であって、孔内の側
壁部にあらかじめ耐酸化膜を堆積し、更にシリコンを堆
積して、その後シリコンと金属材料とが反応する温度に
おいて、シリコンと金属材料とを反応させつつ金属材料
を堆積することにより孔内を埋め込むことを特徴とする
金属材料堆積方法であって、これにより上記した目的を
達成するものである。
【００２０】請求項５の発明は、耐酸化膜がシリコンチ
ッ化物であることを特徴とする請求項３または４に記載
の金属材料堆積方法であって、これにより上記した目的
を達成するものである。
ッ化物であることを特徴とする請求項３または４に記載
の金属材料堆積方法であって、これにより上記した目的
を達成するものである。
【００２１】請求項６の発明は、被堆積基体の孔内に金
属材料を堆積させる金属材料堆積方法において、孔内に
シリコンを堆積させ、その後、シリコン層の異方性エッ
チングを行い、これによりあらかじめ孔内の側壁部のみ
にシリコンを形成させ、その後シリコンと金属材料とが
反応する温度においてシリコンと金属材料とを反応させ
つつ金属材料を堆積させ、孔側壁部にシリサイドを形成
する金属材料堆積方法であって、これにより上記した目
的を達成するものである。
属材料を堆積させる金属材料堆積方法において、孔内に
シリコンを堆積させ、その後、シリコン層の異方性エッ
チングを行い、これによりあらかじめ孔内の側壁部のみ
にシリコンを形成させ、その後シリコンと金属材料とが
反応する温度においてシリコンと金属材料とを反応させ
つつ金属材料を堆積させ、孔側壁部にシリサイドを形成
する金属材料堆積方法であって、これにより上記した目
的を達成するものである。
【００２２】請求項７の発明は、被堆積基体の孔内に金
属材料を堆積する金属材料堆積方法において、孔内にあ
らかじめシリコンチッ化物を堆積し、更にシリコンを堆
積させ、その後、シリコンチッ化物及びシリコン層の異
方性エッチングを行い、これによりあらかじめ孔内の側
壁部のみにシリコンを形成させ、その後シリコンと金属
材料とが反応する温度においてシリコンと金属材料とを
反応させつつ金属材料を堆積させ、孔側壁部にシリサイ
ドを形成する金属材料堆積方法であって、これにより上
記した目的を達成するものである。
属材料を堆積する金属材料堆積方法において、孔内にあ
らかじめシリコンチッ化物を堆積し、更にシリコンを堆
積させ、その後、シリコンチッ化物及びシリコン層の異
方性エッチングを行い、これによりあらかじめ孔内の側
壁部のみにシリコンを形成させ、その後シリコンと金属
材料とが反応する温度においてシリコンと金属材料とを
反応させつつ金属材料を堆積させ、孔側壁部にシリサイ
ドを形成する金属材料堆積方法であって、これにより上
記した目的を達成するものである。
【００２３】請求項８の発明は、請求項６または７にお
いて、孔内にＡｌ系材料である配線材料を、２００℃以
上の高温スパッタで形成させる金属材料堆積方法であっ
て、これにより上記した目的を達成するものである。
いて、孔内にＡｌ系材料である配線材料を、２００℃以
上の高温スパッタで形成させる金属材料堆積方法であっ
て、これにより上記した目的を達成するものである。
【００２４】
【００２５】
【作 用】本発明によれば、微細な孔内にも金属材料を
良好に堆積させることができる。微細接続孔等の孔内に
良好に金属を堆積させるには、埋め込む金属膜を下地と
反応させ金属の拡散を生じさせることが要請される。本
発明においては、被堆積部にＳｉ（多結晶シリコン、ア
モルファスシリコン、またはエピタキシャルシリコン等
の単結晶シリコン等）を堆積し、かつ、Ｓｉと、堆積す
べき金属材料とが反応する温度で堆積を行うので、両者
の反応により、密着性の良い良好かつ十分な堆積が達成
される。孔内への堆積について言えば、あらかじめ孔内
に多結晶Ｓｉ等のＳｉを堆積し、例えばＳｉのサイドウ
ォールを形成させ、十分な反応を行う温度で、即ち例え
ば高温加熱を行いながら金属膜の堆積を行うことによ
り、例えばサイドウォールのＳｉ（多結晶Ｓｉ）と金属
材料である例えばＴｉが反応するために該Ｔｉ原子等は
孔内に次々と拡散して行く。このために堆積するＴｉ金
属等のカバレージを向上させることができる。
良好に堆積させることができる。微細接続孔等の孔内に
良好に金属を堆積させるには、埋め込む金属膜を下地と
反応させ金属の拡散を生じさせることが要請される。本
発明においては、被堆積部にＳｉ（多結晶シリコン、ア
モルファスシリコン、またはエピタキシャルシリコン等
の単結晶シリコン等）を堆積し、かつ、Ｓｉと、堆積す
べき金属材料とが反応する温度で堆積を行うので、両者
の反応により、密着性の良い良好かつ十分な堆積が達成
される。孔内への堆積について言えば、あらかじめ孔内
に多結晶Ｓｉ等のＳｉを堆積し、例えばＳｉのサイドウ
ォールを形成させ、十分な反応を行う温度で、即ち例え
ば高温加熱を行いながら金属膜の堆積を行うことによ
り、例えばサイドウォールのＳｉ（多結晶Ｓｉ）と金属
材料である例えばＴｉが反応するために該Ｔｉ原子等は
孔内に次々と拡散して行く。このために堆積するＴｉ金
属等のカバレージを向上させることができる。
【００２６】本発明のこの作用を模式的に示したのが図
１である。基板１上の層間膜７（ＳｉＯ2 ）等に開口し
た孔（微細接続孔）に、あらかじめＳｉ９を堆積して、
その後Ｔｉ等の金属材料をＳｉと反応し得る温度で堆積
すると、図１に示すように、ＴｉはＳｉと反応しようと
するため、Ｓｉ方向に拡散する。図示の如くシリコンサ
イドウォールをＴｉが拡散する形で、堆積・埋め込みが
進行し、Ｔｉシリサイドが形成される。
１である。基板１上の層間膜７（ＳｉＯ2 ）等に開口し
た孔（微細接続孔）に、あらかじめＳｉ９を堆積して、
その後Ｔｉ等の金属材料をＳｉと反応し得る温度で堆積
すると、図１に示すように、ＴｉはＳｉと反応しようと
するため、Ｓｉ方向に拡散する。図示の如くシリコンサ
イドウォールをＴｉが拡散する形で、堆積・埋め込みが
進行し、Ｔｉシリサイドが形成される。
【００２７】微細接続孔内にメタルを埋め込むためのメ
カニズムは、図１に示したとおりであるが、このように
メタル原子を接続孔内に積極的に拡散させるため、基板
上に堆積（例えばスパッタリング）する金属原子を下地
Ｓｉと良好に反応させるようにすることにより、次々に
金属原子を接続孔内に拡散させることを可能ならしめた
のである。
カニズムは、図１に示したとおりであるが、このように
メタル原子を接続孔内に積極的に拡散させるため、基板
上に堆積（例えばスパッタリング）する金属原子を下地
Ｓｉと良好に反応させるようにすることにより、次々に
金属原子を接続孔内に拡散させることを可能ならしめた
のである。
【００２８】更に堆積（例えばスパッタリング）する金
属原子を十分に下地Ｓｉと反応させるためには、金属と
Ｓｉの反応温度まで下地基板Ｓｉを高温に保持する必要
がある。例えばＴｉの場合は、６００℃以上の温度に保
持することにより、スパッタリング原子を拡散せせるこ
とが可能となる。
属原子を十分に下地Ｓｉと反応させるためには、金属と
Ｓｉの反応温度まで下地基板Ｓｉを高温に保持する必要
がある。例えばＴｉの場合は、６００℃以上の温度に保
持することにより、スパッタリング原子を拡散せせるこ
とが可能となる。
【００２９】特に本発明は、接続孔内にサイドウォール
状に多結晶Ｓｉを形成して、Ｔｉ等の金属材料を堆積す
る態様を好ましくとることができる。この場合、そのた
めに、接続孔側部においても反応が進行するためにＴｉ
等は接続孔全域に均一に成膜できる。また、バリヤメタ
ルであるＴｉＯＮも接続孔内に高温成膜でき、これも接
続孔内に均一に成膜できる。このようにすると、バリヤ
性は向上する。
状に多結晶Ｓｉを形成して、Ｔｉ等の金属材料を堆積す
る態様を好ましくとることができる。この場合、そのた
めに、接続孔側部においても反応が進行するためにＴｉ
等は接続孔全域に均一に成膜できる。また、バリヤメタ
ルであるＴｉＯＮも接続孔内に高温成膜でき、これも接
続孔内に均一に成膜できる。このようにすると、バリヤ
性は向上する。
【００３０】
【実施例】以下本発明の実施例について、図面を参照し
て説明する。なお当然のことではあるが、本発明は実施
例により限定されるものではない。
て説明する。なお当然のことではあるが、本発明は実施
例により限定されるものではない。
【００３１】実施例１
この実施例は、本発明を、微細化・高集積化されたメモ
リ装置を構成する半導体装置について、その微細な接続
孔の埋め込みに具体化したものである。
リ装置を構成する半導体装置について、その微細な接続
孔の埋め込みに具体化したものである。
【００３２】図２〜図１０を参照する。本実施例では、
次の工程により金属系材料（Ｔｉ）の堆積を行い、接続
孔を埋め込んで、半導体装置の配線を形成した。
次の工程により金属系材料（Ｔｉ）の堆積を行い、接続
孔を埋め込んで、半導体装置の配線を形成した。
【００３３】（ａ）Ｓｉ基板１上に、素子分離領域２
（ＬＯＣＯＳ領域）を形成する（図２）。
（ＬＯＣＯＳ領域）を形成する（図２）。
【００３４】（ｂ）更に、次の条件でゲート用の酸化を
行う。これによりゲート酸化膜４を形成する。 条件： ガス Ｈ2 ／Ｏ2 ＝６／４ｓｃｃｍ 温度 ８５０℃ 膜厚 １６ｎｍ 多結晶Ｓｉを次の条件で全面に堆積させる。 条件： ガス ＳｉＨ4 ／ＰＨ3 ／Ｈ2 ＝５００／０．３５／
５０ｓｃｃｍ 温度 ５８０℃ 圧力 ７９．８Ｐａ 膜厚 ２００ｎｍ 更に、次の条件でＷＳｉ2 を堆積させる。 条件： ガス ＷＦ6 ／ＳｉＨ4 ／Ｈｅ＝１０／１０００／３
６０ｓｃｃｍ 温度 ３６０℃ 圧力 ２６．６Ｐａ 膜厚 １００ｎｍ レジストパターニングを行い次の条件のドライエッチン
グで、ゲート配線部３を形成する。 条件： ガス Ｃ2 Ｃｌ3 Ｆ3 ／ＳＦ6 ＝６５／５
ｓｃｃｍ 圧力 １．３３Ｐａ マイクロ波パワー １００Ｗ ＲＦパワー １００Ｗ 更に、ＬＤＤイオン注入を行い、ＬＤＤ領域５を形成す
る。これにより図３の構造を得る。
行う。これによりゲート酸化膜４を形成する。 条件： ガス Ｈ2 ／Ｏ2 ＝６／４ｓｃｃｍ 温度 ８５０℃ 膜厚 １６ｎｍ 多結晶Ｓｉを次の条件で全面に堆積させる。 条件： ガス ＳｉＨ4 ／ＰＨ3 ／Ｈ2 ＝５００／０．３５／
５０ｓｃｃｍ 温度 ５８０℃ 圧力 ７９．８Ｐａ 膜厚 ２００ｎｍ 更に、次の条件でＷＳｉ2 を堆積させる。 条件： ガス ＷＦ6 ／ＳｉＨ4 ／Ｈｅ＝１０／１０００／３
６０ｓｃｃｍ 温度 ３６０℃ 圧力 ２６．６Ｐａ 膜厚 １００ｎｍ レジストパターニングを行い次の条件のドライエッチン
グで、ゲート配線部３を形成する。 条件： ガス Ｃ2 Ｃｌ3 Ｆ3 ／ＳＦ6 ＝６５／５
ｓｃｃｍ 圧力 １．３３Ｐａ マイクロ波パワー １００Ｗ ＲＦパワー １００Ｗ 更に、ＬＤＤイオン注入を行い、ＬＤＤ領域５を形成す
る。これにより図３の構造を得る。
【００３５】（ｃ）ＳｉＯ2 の堆積及びエッチバック等
の手段により、ゲートサイドウォール１３の形成を行
い、更にソース／ドレイン領域形成のために全面へイオ
ン注入６を行う（図４）。図ではＮＭＯＳを例に示す
が、イオン注入の条件は、例えば、ＮＭＯＳの場合、Ａ
ｓ ５０ｋｅＶ，５ｅ１５／ｃｍ2 、ＰＭＯＳの場合、
ＢＦ2 ２０ｋｅＶ，３ｅ１５／ｃｍ2 の条件で行う。
の手段により、ゲートサイドウォール１３の形成を行
い、更にソース／ドレイン領域形成のために全面へイオ
ン注入６を行う（図４）。図ではＮＭＯＳを例に示す
が、イオン注入の条件は、例えば、ＮＭＯＳの場合、Ａ
ｓ ５０ｋｅＶ，５ｅ１５／ｃｍ2 、ＰＭＯＳの場合、
ＢＦ2 ２０ｋｅＶ，３ｅ１５／ｃｍ2 の条件で行う。
【００３６】（ｄ）その後層間膜７（ＣＶＤＳｉＯ
2 膜）を次の条件で堆積させる。 条件： ガス流量 ＳｉＨ4 ／Ｏ2 ／Ｎ2 ＝２５０／２５０／
１００ｓｃｃｍ 温度 ４２０℃ 圧力 １３．３Ｐａ 膜厚 ５００ｎｍ 更に１１００℃、１０秒の活性化アニールを行う。これ
により拡散層８（ソース／ドレイン活性領域）を有する
図５の構造を得る。
2 膜）を次の条件で堆積させる。 条件： ガス流量 ＳｉＨ4 ／Ｏ2 ／Ｎ2 ＝２５０／２５０／
１００ｓｃｃｍ 温度 ４２０℃ 圧力 １３．３Ｐａ 膜厚 ５００ｎｍ 更に１１００℃、１０秒の活性化アニールを行う。これ
により拡散層８（ソース／ドレイン活性領域）を有する
図５の構造を得る。
【００３７】（ｅ）レジストパターニングを行い、次の
条件のドライエッチングでパターニングすることによ
り、接続孔を形成する（図６）。 条件例： ガス Ｃ4 Ｆ8 ＝５０ｓｃｃｍ ＲＦパワー １２００Ｗ 圧力 ２Ｐａ
条件のドライエッチングでパターニングすることによ
り、接続孔を形成する（図６）。 条件例： ガス Ｃ4 Ｆ8 ＝５０ｓｃｃｍ ＲＦパワー １２００Ｗ 圧力 ２Ｐａ
【００３８】（ｆ）シリコンとして本実施例では多結晶
Ｓｉを用い、これによりシリコン膜９を全体に形成する
（図７）。次の条件を採用できる。 条件例： ガス ＳｉＨ4 ／Ｈｅ／Ｎ2 ＝１００／４００／２０
０ｓｃｃｍ 温度 ６１０℃ 膜厚 ０．０５μｍ 圧力 ７０Ｐａ
Ｓｉを用い、これによりシリコン膜９を全体に形成する
（図７）。次の条件を採用できる。 条件例： ガス ＳｉＨ4 ／Ｈｅ／Ｎ2 ＝１００／４００／２０
０ｓｃｃｍ 温度 ６１０℃ 膜厚 ０．０５μｍ 圧力 ７０Ｐａ
【００３９】（ｇ）全面エッチバックする。
条件例：
ガス Ｃ2 Ｃｌ3 Ｆ3 ／ＳＦ6 ＝４０／３
０ｓｃｃｍ マイクロ波パワー ７００Ｗ ＲＦパワー ５０Ｗ 圧力 １．３３Ｐａ これにより図８に示す如く多結晶Ｓｉ９サイドウォール
を接続孔内に形成させる。
０ｓｃｃｍ マイクロ波パワー ７００Ｗ ＲＦパワー ５０Ｗ 圧力 １．３３Ｐａ これにより図８に示す如く多結晶Ｓｉ９サイドウォール
を接続孔内に形成させる。
【００４０】（ｈ）その後、金属材料としてＴｉ１０を
堆積する。このとき、ＳｉとＴｉとが反応するように、
Ｓｉ基板温度を６００℃程度まで上昇させる。これによ
り図９の構造を得る。 Ｔｉスパッタ条件例： Ａｒ＝４０ｓｃｃｍ 圧力 ０．０４Ｐａ スパッタパワー １ｋＷ 膜厚 ３０ｎｍ堆積
堆積する。このとき、ＳｉとＴｉとが反応するように、
Ｓｉ基板温度を６００℃程度まで上昇させる。これによ
り図９の構造を得る。 Ｔｉスパッタ条件例： Ａｒ＝４０ｓｃｃｍ 圧力 ０．０４Ｐａ スパッタパワー １ｋＷ 膜厚 ３０ｎｍ堆積
【００４１】これにより、スパッタリングする金属原子
は、サイドウォールのＳｉ９と次々に反応するために接
続孔内に拡散する。原子は接続孔内に流動するためＴｉ
のカバレージもオーバーハング形状にならない。接続孔
内に均一に形成できる。
は、サイドウォールのＳｉ９と次々に反応するために接
続孔内に拡散する。原子は接続孔内に流動するためＴｉ
のカバレージもオーバーハング形状にならない。接続孔
内に均一に形成できる。
【００４２】更に、接続孔内の多結晶Ｓｉと接している
Ｔｉはシリサイドを形成しているために、接続孔内の抵
抗は低減できる。ＴｉとＳｉとが反応した部分を、特に
ハッチングを付して、符号９′で示す。
Ｔｉはシリサイドを形成しているために、接続孔内の抵
抗は低減できる。ＴｉとＳｉとが反応した部分を、特に
ハッチングを付して、符号９′で示す。
【００４３】（ｉ）更にバリヤメタル及びＡｌを成膜し
て、図１０に示すようなＡｌ／Ｔｉ／ＴｉＯＮ／Ｔｉ構
造を得る。符号１２でＡｌ膜を示し、１４でバリヤメタ
ル層（Ｔｉ／ＴｉＯＮ／Ｔｉ）を示す。 条件例 Ａｌスパッタ条件： Ａｒ流量 １００ｓｃｃｍ 圧力 ０．０４Ｐａ 温度 ５００℃ スパッタパワーＤＣ ２２．５ｋＷ 膜厚 ５００ｎｍ堆積 Ｔｉスパッタ条件： Ａｒ流量 １００ｓｃｃｍ 圧力 ０．０４Ｐａ 温度 ６００℃ スパッタパワー ４ｋＷ 膜厚 ３０ｎｍ堆積 ＴｉＯＮスパッタ条件： Ａｒ／Ｎ2 −６％Ｏ2 ＝４０／７０ｓｃｃｍ 圧力 ０．０４Ｐａ 温度 ６００℃ スパッタパワー ５ｋＷ 膜厚 ５０ｎｍ堆積
て、図１０に示すようなＡｌ／Ｔｉ／ＴｉＯＮ／Ｔｉ構
造を得る。符号１２でＡｌ膜を示し、１４でバリヤメタ
ル層（Ｔｉ／ＴｉＯＮ／Ｔｉ）を示す。 条件例 Ａｌスパッタ条件： Ａｒ流量 １００ｓｃｃｍ 圧力 ０．０４Ｐａ 温度 ５００℃ スパッタパワーＤＣ ２２．５ｋＷ 膜厚 ５００ｎｍ堆積 Ｔｉスパッタ条件： Ａｒ流量 １００ｓｃｃｍ 圧力 ０．０４Ｐａ 温度 ６００℃ スパッタパワー ４ｋＷ 膜厚 ３０ｎｍ堆積 ＴｉＯＮスパッタ条件： Ａｒ／Ｎ2 −６％Ｏ2 ＝４０／７０ｓｃｃｍ 圧力 ０．０４Ｐａ 温度 ６００℃ スパッタパワー ５ｋＷ 膜厚 ５０ｎｍ堆積
【００４４】その後、レジストパターニングを行い、次
いでメタル配線膜のドライエッチングを行い、メタル電
極を作り、トランジスタを形成する。条件例としては、
ＲＦ印加型ＥＣＲエッチャーを使用して、下記を採用で
きる。 ガス流量 ＢＣｌ3 ／Ｃｌ2 ＝６０／９０ｓｃ
ｃｍ マイクロ波パワー １０００Ｗ ＲＦパワー ５０Ｗ 圧力 ２１．３Ｐａ
いでメタル配線膜のドライエッチングを行い、メタル電
極を作り、トランジスタを形成する。条件例としては、
ＲＦ印加型ＥＣＲエッチャーを使用して、下記を採用で
きる。 ガス流量 ＢＣｌ3 ／Ｃｌ2 ＝６０／９０ｓｃ
ｃｍ マイクロ波パワー １０００Ｗ ＲＦパワー ５０Ｗ 圧力 ２１．３Ｐａ
【００４５】本実施例によれば、Ｔｉ等の金属を接続孔
側部に存在するＳｉと反応させながら堆積させるので、
Ｔｉは接続孔側部に沿って反応し、このため、Ｔｉの拡
散が活発に起こり、Ｔｉを接続孔内にカバレージ良く形
成させることができる。
側部に存在するＳｉと反応させながら堆積させるので、
Ｔｉは接続孔側部に沿って反応し、このため、Ｔｉの拡
散が活発に起こり、Ｔｉを接続孔内にカバレージ良く形
成させることができる。
【００４６】Ｔｉ等の金属のカバレージが向上すること
により、その後の例えば高温Ａｌスパッタにより、微細
接続孔内にカバレージ良くＡｌを形成させることができ
る。
により、その後の例えば高温Ａｌスパッタにより、微細
接続孔内にカバレージ良くＡｌを形成させることができ
る。
【００４７】接続孔側部は低抵抗なシリサイドを形成す
るので、コンタクト抵抗等が低減化され、配線抵抗が低
減化する。
るので、コンタクト抵抗等が低減化され、配線抵抗が低
減化する。
【００４８】バリヤメタルとしてのＴｉＯＮも高温加熱
成膜することにより、カバレージが改善する。その結果
バリヤ性は向上する。
成膜することにより、カバレージが改善する。その結果
バリヤ性は向上する。
【００４９】実施例２
本実施例は、接続孔側部のＳｉＯ2 上に、耐酸化膜とし
て機能するＳｉＮを形成させることにより、その後成膜
するサイドウォール多結晶Ｓｉ中に酸素の進入を抑える
ようにしたものである。
て機能するＳｉＮを形成させることにより、その後成膜
するサイドウォール多結晶Ｓｉ中に酸素の進入を抑える
ようにしたものである。
【００５０】接続孔側部に存在する薄いサイドウォール
多結晶Ｓｉは、下地ＳｉＯ2 の影響でその後の熱処理等
で該多結晶Ｓｉ中に酸素が拡散し、これにより多結晶Ｓ
ｉは酸化されることによりＴｉとＳｉの反応が抑止され
ることが懸念され、このようにＴｉとＳｉの反応が抑止
されると、Ｔｉのカバレージが低下する。本実施例では
これを防ぐため、多結晶Ｓｉ下部に耐酸化膜としてＳｉ
チッ化物（ＳｉＮ）を形成させ、ＳｉＮの上に多結晶Ｓ
ｉを形成させる構造にすることにより、Ｓｉの下地の影
響による酸化を防止するようにしたものである。本実施
例によれば、ＴｉとＳｉの反応が活発に起こり、Ｔｉの
カバレージは向上する。
多結晶Ｓｉは、下地ＳｉＯ2 の影響でその後の熱処理等
で該多結晶Ｓｉ中に酸素が拡散し、これにより多結晶Ｓ
ｉは酸化されることによりＴｉとＳｉの反応が抑止され
ることが懸念され、このようにＴｉとＳｉの反応が抑止
されると、Ｔｉのカバレージが低下する。本実施例では
これを防ぐため、多結晶Ｓｉ下部に耐酸化膜としてＳｉ
チッ化物（ＳｉＮ）を形成させ、ＳｉＮの上に多結晶Ｓ
ｉを形成させる構造にすることにより、Ｓｉの下地の影
響による酸化を防止するようにしたものである。本実施
例によれば、ＴｉとＳｉの反応が活発に起こり、Ｔｉの
カバレージは向上する。
【００５１】以下に実施例２の工程を説明する。
【００５２】工程（ａ）〜（ｅ）までは、実施例１と同
一である。
一である。
【００５３】（ｆ）次に、下記のようにＳｉＮ１５を堆
積する。 条件例： ガス ＳｉＨ4 ／ＮＨ3 ／Ｎ2 ＝１８０／５００／７
２０ｓｃｃｍ 温度 ２５０℃ 圧力 ４０Ｐａ 膜厚 １００ｎｍ 更に多結晶Ｓｉ９を堆積させる（図１１）。 条件例： ガス ＳｉＨ4 ／Ｈｅ／Ｎ2 ＝１００／４００／２０
０ｓｃｃｍ 温度 ６１０℃ 膜厚 ０．０５μｍ 圧力 ７０Ｐａ
積する。 条件例： ガス ＳｉＨ4 ／ＮＨ3 ／Ｎ2 ＝１８０／５００／７
２０ｓｃｃｍ 温度 ２５０℃ 圧力 ４０Ｐａ 膜厚 １００ｎｍ 更に多結晶Ｓｉ９を堆積させる（図１１）。 条件例： ガス ＳｉＨ4 ／Ｈｅ／Ｎ2 ＝１００／４００／２０
０ｓｃｃｍ 温度 ６１０℃ 膜厚 ０．０５μｍ 圧力 ７０Ｐａ
【００５４】（ｇ）多結晶Ｓｉ９とＳｉＮ１５を全面エ
ッチバックする（図１２）。 条件例： ガス ＳＦ6 ／Ｏ2 ＝４０／４ｓｃｃｍ マイクロ波パワー ７００Ｗ ＲＦバワー ５０Ｗ 圧力 １．３３Ｐａ
ッチバックする（図１２）。 条件例： ガス ＳＦ6 ／Ｏ2 ＝４０／４ｓｃｃｍ マイクロ波パワー ７００Ｗ ＲＦバワー ５０Ｗ 圧力 １．３３Ｐａ
【００５５】（ｈ）更にＴｉ１０を全面に成膜する（図
１３）。 条件例： Ａｒ＝４０ｓｃｃｍ 圧力 ０．０４Ｐａ ＲＦバイアス ５０Ｗ 温度 ６００℃ スパッタパワー １ｋＷ 膜厚 ３０ｎｍ堆積
１３）。 条件例： Ａｒ＝４０ｓｃｃｍ 圧力 ０．０４Ｐａ ＲＦバイアス ５０Ｗ 温度 ６００℃ スパッタパワー １ｋＷ 膜厚 ３０ｎｍ堆積
【００５６】（ｉ）更にバリヤメタル及びＡｌを成膜し
て、Ａｌ／Ｔｉ／ＴｉＯＮ／Ｔｉ構造を得る（図１
４）。 条件例： Ａｌスパッタ条件：Ａｒ流量 １００ｓｃｃ
ｍ 圧力 ０．０４Ｐａ 温度 ５００℃ スパッタパワーＤＣ ２２．５ｋＷ 膜厚 ５００ｎｍ堆積 Ｔｉスパッタ条件：Ａｒ流量 １００ｓｃｃ
ｍ 圧力 ０．０４Ｐａ 温度 ６００℃ スパッタパワー ４ｋＷ 膜厚 ３０ｎｍ堆積 ＴｉＯＮスパッタ条件： Ａｒ／Ｎ2 −６％Ｏ2 ＝４０／７０ｓｃｃｍ 圧力 ０．０４Ｐａ スパッタパワー ５ｋＷ 膜厚 ５０ｎｍ堆積 温度 ６００℃
て、Ａｌ／Ｔｉ／ＴｉＯＮ／Ｔｉ構造を得る（図１
４）。 条件例： Ａｌスパッタ条件：Ａｒ流量 １００ｓｃｃ
ｍ 圧力 ０．０４Ｐａ 温度 ５００℃ スパッタパワーＤＣ ２２．５ｋＷ 膜厚 ５００ｎｍ堆積 Ｔｉスパッタ条件：Ａｒ流量 １００ｓｃｃ
ｍ 圧力 ０．０４Ｐａ 温度 ６００℃ スパッタパワー ４ｋＷ 膜厚 ３０ｎｍ堆積 ＴｉＯＮスパッタ条件： Ａｒ／Ｎ2 −６％Ｏ2 ＝４０／７０ｓｃｃｍ 圧力 ０．０４Ｐａ スパッタパワー ５ｋＷ 膜厚 ５０ｎｍ堆積 温度 ６００℃
【００５７】その後、レジストパターニングを行い、次
いでメタル配線膜のドライエッチングを行いメタル電極
を作り、トランジスタを形成する。条件例は、ＲＦ印加
型ＥＣＲエッチャーを使用して、次を採用できる。 ガス流量 ＢＣｌ3 ／Ｃｌ2 ＝６０／９０ｓｃ
ｃｍ マイクロ波パワー １０００Ｗ ＲＦパワー ５０Ｗ 圧力 ２１．３Ｐａ
いでメタル配線膜のドライエッチングを行いメタル電極
を作り、トランジスタを形成する。条件例は、ＲＦ印加
型ＥＣＲエッチャーを使用して、次を採用できる。 ガス流量 ＢＣｌ3 ／Ｃｌ2 ＝６０／９０ｓｃ
ｃｍ マイクロ波パワー １０００Ｗ ＲＦパワー ５０Ｗ 圧力 ２１．３Ｐａ
【００５８】実施例３
本実施例では、高温スパッタ法において、最も低温で埋
め込みを行うことができるＡｌ−Ｇｅ合金（Ａｌ−Ｇｅ
−Ｓｉでも同様）を用いて、下地に多結晶Ｓｉを形成し
て堆積（接続孔埋め込み）を行った。温度は２００〜２
６０℃とした。
め込みを行うことができるＡｌ−Ｇｅ合金（Ａｌ−Ｇｅ
−Ｓｉでも同様）を用いて、下地に多結晶Ｓｉを形成し
て堆積（接続孔埋め込み）を行った。温度は２００〜２
６０℃とした。
【００５９】下地にＳｉを形成しない従来法では、３６
０℃程度に昇温しないと高温スパッタの効果は得られな
かったが、本実施例では、少なくとも１００℃程度低温
にして、同じ効果を得ることができた。
０℃程度に昇温しないと高温スパッタの効果は得られな
かったが、本実施例では、少なくとも１００℃程度低温
にして、同じ効果を得ることができた。
【００６０】尚、実施の態様は、上記各実施例に示した
具体的構成に限定されるものではなく、他の物質、方法
を用いてもよい。例えば、Ａｌの替わりにＡｌ合金、も
しくはＡｌ以外のＣｕ，Ａｇ，Ｗ，Ｍｏ等の金属、Ｓｉ
との反応物質であるＴｉの替わりに、Ｃｏ，Ｎｉ，Ｗ，
Ｍｏ等の高融点金属、貴金属（Ｐｔ，Ａｕ，Ｃｕ）、遷
移金属（Ｚｒ，Ｈｆ）、半導体物質等を用いてもよい。
具体的構成に限定されるものではなく、他の物質、方法
を用いてもよい。例えば、Ａｌの替わりにＡｌ合金、も
しくはＡｌ以外のＣｕ，Ａｇ，Ｗ，Ｍｏ等の金属、Ｓｉ
との反応物質であるＴｉの替わりに、Ｃｏ，Ｎｉ，Ｗ，
Ｍｏ等の高融点金属、貴金属（Ｐｔ，Ａｕ，Ｃｕ）、遷
移金属（Ｚｒ，Ｈｆ）、半導体物質等を用いてもよい。
【００６１】
【発明の効果】本発明によれば、配線等に用いる金属材
料を容易かつ良好に、堆積でき、これを微細な孔内への
金属材料の堆積に応用する場合も、金属材料を孔内に十
分に埋め込むことができる金属材料堆積方法を提供でき
る。
料を容易かつ良好に、堆積でき、これを微細な孔内への
金属材料の堆積に応用する場合も、金属材料を孔内に十
分に埋め込むことができる金属材料堆積方法を提供でき
る。
【図１】本発明の作用の説明図である。
【図２】実施例１の工程を示す図である（１）。
【図３】実施例１の工程を示す図である（２）。
【図４】実施例１の工程を示す図である（３）。
【図５】実施例１の工程を示す図である（４）。
【図６】実施例１の工程を示す図である（５）。
【図７】実施例１の工程を示す図である（６）。
【図８】実施例１の工程を示す図である（７）。
【図９】実施例１の工程を示す図である（８）。
【図１０】実施例１の工程を示す図である（９）。
【図１１】実施例２の工程を示す図である（１）。
【図１２】実施例２の工程を示す図である（２）。
【図１３】実施例２の工程を示す図である（３）。
【図１４】実施例２の工程を示す図である（４）。
【図１５】従来例の工程を示す図である（１）。
【図１６】従来例の工程を示す図である（２）。
【図１７】従来例の工程を示す図である（３）。
【図１８】従来例の工程を示す図である（４）。
【図１９】従来例の工程を示す図である（５）。
【図２０】従来例の工程を示す図である（６）。
１ 基板
９ シリコン（多結晶Ｓｉ）
１０ 金属材料（Ｔｉ）
９′ シリコンと金属材料（Ｔｉ）とが反応した部分
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭64−9642（ＪＰ，Ａ)
特開 昭62−133713（ＪＰ，Ａ)
特開 平４−192416（ＪＰ，Ａ)
特開 平４−137731（ＪＰ，Ａ)
特開 平４−64222（ＪＰ，Ａ)
特開 平２−308524（ＪＰ，Ａ)
特開 平１−143359（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/768
H01L 21/28
H01L 21/3205
H01L 21/3213
Claims (8)
- 【請求項１】被堆積基体の孔内に金属材料を堆積する金
属材料堆積方法であって、 金属材料を堆積する被堆積部である孔側壁部にあらかじ
めシリコンを堆積して、その後シリコンと金属材料とが
反応する温度において、シリコンと金属材料とを反応さ
せつつ金属材料を堆積することを特徴とする金属材料堆
積方法。 - 【請求項２】被堆積基体の孔内に金属材料を堆積する金
属材料堆積方法であって、 孔内の側壁部にあらかじめシリコンを堆積して、その後
シリコンと金属材料とが反応する温度において、シリコ
ンと金属材料とを反応させつつ金属材料を堆積すること
により孔内を埋め込むことを特徴とする金属材料堆積方
法。 - 【請求項３】被堆積基体の孔内に金属材料を堆積する金
属材料堆積方法であって、 金属材料を堆積する被堆積部である孔側壁部にあらかじ
め耐酸化膜を堆積し、更にシリコンを堆積して、その後
シリコンと金属材料とが反応する温度において、シリコ
ンと金属材料とを反応させつつ金属材料を堆積すること
を特徴とする金属材料堆積方法。 - 【請求項４】被堆積基体の孔内に金属材料を堆積する金
属材料堆積方法であって、 孔内の側壁部にあらかじめ耐酸化膜を堆積し、更にシリ
コンを堆積して、その後シリコンと金属材料とが反応す
る温度において、シリコンと金属材料とを反応させつつ
金属材料を堆積することにより孔内を埋め込むことを特
徴とする金属材料堆積方法。 - 【請求項５】耐酸化膜がシリコンチッ化物であることを
特徴とする請求項３または４に記載の金属材料堆積方
法。 - 【請求項６】被堆積基体の孔内に金属材料を堆積させる
金属材料堆積方法において、 孔内にシリコンを堆積させ、その後、シリコン層の異方
性エッチングを行い、これによりあらかじめ孔内の側壁
部のみにシリコンを形成させ、その後シリコンと金属材
料とが反応する温度においてシリコンと金属材料とを反
応させつつ金属材料を堆積させ、孔側壁部にシリサイド
を形成する金属材料堆積方法。 - 【請求項７】被堆積基体の孔内に金属材料を堆積する金
属材料堆積方法において、 孔内にあらかじめシリコンチッ化物を堆積し、更にシリ
コンを堆積させ、その後、シリコンチッ化物及びシリコ
ン層の異方性エッチングを行い、これによりあらかじめ
孔内の側壁部のみにシリコンを形成させ、その後シリコ
ンと金属材料とが反応する温度においてシリコンと金属
材料とを反応させつつ金属材料を堆積させ、孔側壁部に
シリサイドを形成する金属材料堆積方法。 - 【請求項８】請求項６または７において、孔内にＡｌ系
材料である配線材料を、２００℃以上の高温スパッタで
形成させる金属材料堆積方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25578392A JP3451634B2 (ja) | 1992-08-31 | 1992-08-31 | 金属材料堆積方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25578392A JP3451634B2 (ja) | 1992-08-31 | 1992-08-31 | 金属材料堆積方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0685083A JPH0685083A (ja) | 1994-03-25 |
| JP3451634B2 true JP3451634B2 (ja) | 2003-09-29 |
Family
ID=17283576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25578392A Expired - Fee Related JP3451634B2 (ja) | 1992-08-31 | 1992-08-31 | 金属材料堆積方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3451634B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5608350B2 (ja) * | 2009-09-29 | 2014-10-15 | 東京エレクトロン株式会社 | 選択的なシリサイドの形成方法及び半導体装置 |
-
1992
- 1992-08-31 JP JP25578392A patent/JP3451634B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0685083A (ja) | 1994-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5970370A (en) | Manufacturing capping layer for the fabrication of cobalt salicide structures | |
| US5652180A (en) | Method of manufacturing semiconductor device with contact structure | |
| US5915197A (en) | Fabrication process for semiconductor device | |
| JPH05182982A (ja) | 半導体装置およびその製造方法 | |
| JP2005539402A (ja) | 低減された界面粗さ（界面ラフネス）を有するニッケルシリサイド | |
| JPH0529254A (ja) | 配線形成方法 | |
| EP0908935A2 (en) | Fabrication method of semiconductor device equipped with silicide layer | |
| US6121139A (en) | Ti-rich TiN insertion layer for suppression of bridging during a salicide procedure | |
| US5286678A (en) | Single step salicidation process | |
| JP3208599B2 (ja) | 接続孔埋め込み形成方法 | |
| JP3500707B2 (ja) | 接続構造の形成方法、及び接続構造の設計方法 | |
| JPH07254574A (ja) | 電極形成方法 | |
| JP2001156022A (ja) | 半導体装置の製造方法 | |
| JP3252397B2 (ja) | 配線形成方法 | |
| US6383905B2 (en) | Formation of micro rough poly surface for low sheet resistance salicided sub-quarter micron poly lines | |
| JP3211374B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3451634B2 (ja) | 金属材料堆積方法 | |
| KR100268965B1 (ko) | 반도체장치 및 그 제조방법 | |
| US6410392B1 (en) | Method of producing MOS transistor | |
| US6773978B1 (en) | Methods for improved metal gate fabrication | |
| JPH0661359A (ja) | 半導体装置の配線接続部及びその形成方法 | |
| JP3297776B2 (ja) | 配線の接続構造及びその製造方法 | |
| JP3360835B2 (ja) | 配線形成方法 | |
| JPH07273066A (ja) | 半導体装置の製造方法 | |
| JP2900897B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |