JPH04137731A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04137731A JPH04137731A JP26231290A JP26231290A JPH04137731A JP H04137731 A JPH04137731 A JP H04137731A JP 26231290 A JP26231290 A JP 26231290A JP 26231290 A JP26231290 A JP 26231290A JP H04137731 A JPH04137731 A JP H04137731A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- silicon nitride
- etching
- tungsten silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000005530 etching Methods 0.000 claims abstract description 40
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 39
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 34
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims abstract description 32
- 229910021342 tungsten silicide Inorganic materials 0.000 claims abstract description 32
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 12
- 238000002844 melting Methods 0.000 claims description 5
- 230000008018 melting Effects 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 229910021332 silicide Inorganic materials 0.000 claims 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 1
- 239000004020 conductor Substances 0.000 abstract description 4
- 238000004299 exfoliation Methods 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 238000001020 plasma etching Methods 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 4
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 239000012808 vapor phase Substances 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- ZPZCREMGFMRIRR-UHFFFAOYSA-N molybdenum titanium Chemical compound [Ti].[Mo] ZPZCREMGFMRIRR-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置の製造方法に係り、特にコンタクトホールを
埋込む方法に関し。
埋込む方法に関し。
コンタクトホールをカバレッジよく埋込６１表面を平坦
化する方法の提供を目的とし。
化する方法の提供を目的とし。
半導体基板上の酸化膜にシリコン窒化膜を被着する工程
と、マスクを用いて該シリコン窒化膜と該酸化膜をエツ
チングしてコンタクトホール形成後 を成長して、該コンタクトホールを完全に埋込む工程と
、該タングステンシリサイド膜をエッチバックして、該
シリコン窒化膜を露出する工程とを含む半導体装置の製
造方法により構成する。
と、マスクを用いて該シリコン窒化膜と該酸化膜をエツ
チングしてコンタクトホール形成後 を成長して、該コンタクトホールを完全に埋込む工程と
、該タングステンシリサイド膜をエッチバックして、該
シリコン窒化膜を露出する工程とを含む半導体装置の製
造方法により構成する。
また、半導体基板上の酸化膜にコンタクトホールを形成
した後、全面にシリコン窒化膜或いはＳｉ膜を成長する
工程と、該シリコン窒化膜或いはＳｉ層を異方性エツチ
ングによりエツチングして、該コンタクトホール側面に
シリコン窒化膜の側壁或いはＳｉ膜の側壁を形成した後
、全面にタングステンシリサイド膜を成長して、該コン
タクトホールを完全に埋込む工程と、該タングステンシ
リサイド膜をエッチバックして、該酸化膜を露出する工
程とを含む半導体装置の製造方法により構成する。また
コンタクトホールに高融点金属膜を選択的に成長して埋
込む半導体装置の製造方法により構成する。
した後、全面にシリコン窒化膜或いはＳｉ膜を成長する
工程と、該シリコン窒化膜或いはＳｉ層を異方性エツチ
ングによりエツチングして、該コンタクトホール側面に
シリコン窒化膜の側壁或いはＳｉ膜の側壁を形成した後
、全面にタングステンシリサイド膜を成長して、該コン
タクトホールを完全に埋込む工程と、該タングステンシ
リサイド膜をエッチバックして、該酸化膜を露出する工
程とを含む半導体装置の製造方法により構成する。また
コンタクトホールに高融点金属膜を選択的に成長して埋
込む半導体装置の製造方法により構成する。
本発明は半導体装置の製造方法に係り、特にコンタクト
ホールを埋込む方法に関する。
ホールを埋込む方法に関する。
半導体デバイスの高集積化、微細化、多層化に伴い、半
導体基板上に形成する膜の段差に対する要求が厳しくな
り、各膜のカバレッジが問題となっている。特に、スパ
ッタによるＡＩ配線の場合。
導体基板上に形成する膜の段差に対する要求が厳しくな
り、各膜のカバレッジが問題となっている。特に、スパ
ッタによるＡＩ配線の場合。
コンタクトホール内のカバレッジが悪く、信頼性が乏し
くなってきている。
くなってきている。
このため、コンタクトホール内をカバレッジ良く導電物
で埋込む方法が必要となる。
で埋込む方法が必要となる。
従来、コンタクトホールの埋込みにおいては。
コンタクトホール内及び絶縁膜上にＳｉを成長し。
それをエッチバックして平坦化するという技術があった
。しかし、コンタクト部がＮ型あるいはＰ型いずれかの
場合はいいが、ＣＭＯ３のような両型共存の場合は埋込
むＳｉ層も両型ドープしなければならなくなり、フォト
工程が増えてしまい好ましくない。
。しかし、コンタクト部がＮ型あるいはＰ型いずれかの
場合はいいが、ＣＭＯ３のような両型共存の場合は埋込
むＳｉ層も両型ドープしなければならなくなり、フォト
工程が増えてしまい好ましくない。
一方、最近ではタングステンシリサイドのような導電物
の埋込みも試みられているが１通常用いられるＰＳＧや
ＳＯＧ等の酸化膜系の膜との密着性が悪く、コンタクト
ホール形成後にタングステンシリサイドを成長しても剥
がれてしまう。
の埋込みも試みられているが１通常用いられるＰＳＧや
ＳＯＧ等の酸化膜系の膜との密着性が悪く、コンタクト
ホール形成後にタングステンシリサイドを成長しても剥
がれてしまう。
また、コンタクトホールにポリＳｔを成長しその上にタ
ングステンシリサイドのような導電物を成長することも
試みられているが、ＣＭＯ３のような両型共存の場合は
、前述のようにフォト工程が増えてしまい好ましくない
。
ングステンシリサイドのような導電物を成長することも
試みられているが、ＣＭＯ３のような両型共存の場合は
、前述のようにフォト工程が増えてしまい好ましくない
。
本発明は上記の問題に鑑み、タングステンシリサイド膜
やその他の導電膜をコンタクトホール内に剥がれること
なくカバレンジよく成長し、しかも表面を平坦にする方
法を捉供することを目的とする。
やその他の導電膜をコンタクトホール内に剥がれること
なくカバレンジよく成長し、しかも表面を平坦にする方
法を捉供することを目的とする。
［課題を解決するための手段］
上記課題は、半導体基板１上の酸化膜２にシリコン窒化
膜３を被着する工程と、マスク４ａを用いて該シリコン
窒化膜３と該酸化膜２をエツチングしてコンタクトホー
ル４を形成する工程と１全面にタングステンシリサイド
膜５を成長して、該コンタクトホール４を完全に埋込む
工程と、該タングステンシリサイド膜５をエッチバック
して、該シリコン窒化膜３を露出する工程とを含む半導
体装置の製造方法によって解決される。
膜３を被着する工程と、マスク４ａを用いて該シリコン
窒化膜３と該酸化膜２をエツチングしてコンタクトホー
ル４を形成する工程と１全面にタングステンシリサイド
膜５を成長して、該コンタクトホール４を完全に埋込む
工程と、該タングステンシリサイド膜５をエッチバック
して、該シリコン窒化膜３を露出する工程とを含む半導
体装置の製造方法によって解決される。
また、半導体基板１上の酸化膜２にコンタクトホール４
を形成した後、全面にシリコン窒化膜３を成長する工程
と、該シリコン窒化膜３を異方性エツチングによりエツ
チングして、該コンタクトホール４側面にシリコン窒化
膜の側壁３ａを形成した後、全面にタングステンシリサ
イド膜５を成長して、該コンタクトホール４を完全に埋
込む工程と、該タングステンシリサイド５をエツチバ、
、りして、該酸化膜２を露出する工程とを含む半導体装
置の製造方法によって解決される。
を形成した後、全面にシリコン窒化膜３を成長する工程
と、該シリコン窒化膜３を異方性エツチングによりエツ
チングして、該コンタクトホール４側面にシリコン窒化
膜の側壁３ａを形成した後、全面にタングステンシリサ
イド膜５を成長して、該コンタクトホール４を完全に埋
込む工程と、該タングステンシリサイド５をエツチバ、
、りして、該酸化膜２を露出する工程とを含む半導体装
置の製造方法によって解決される。
また、半導体基板１上の酸化膜２をマスク４ａを用いて
エツチングし、該酸化膜２の一部を底部に残すコンタク
トホール４を形成する工程と、全面にＳｉ膜６を成長し
た後異方性エツチングにより該Ｓｉ膜６をエツチングし
て該コンタクトホール４側面にＳｉ膜の側壁６ａを形成
する工程と、該コンタクトホール４底部の酸化膜２をエ
ツチングして除去し半導体基板１を露出した後、全面に
タングステンシリサイド膜５を成長して、該コンタクト
ホール４を完全に埋込む工程と、該タングステンシリサ
イド膜５をエッチバックして、該酸化膜２を露出する工
程とを含む半導体装置の製造方法によって解決される。
エツチングし、該酸化膜２の一部を底部に残すコンタク
トホール４を形成する工程と、全面にＳｉ膜６を成長し
た後異方性エツチングにより該Ｓｉ膜６をエツチングし
て該コンタクトホール４側面にＳｉ膜の側壁６ａを形成
する工程と、該コンタクトホール４底部の酸化膜２をエ
ツチングして除去し半導体基板１を露出した後、全面に
タングステンシリサイド膜５を成長して、該コンタクト
ホール４を完全に埋込む工程と、該タングステンシリサ
イド膜５をエッチバックして、該酸化膜２を露出する工
程とを含む半導体装置の製造方法によって解決される。
また、半導体基板１上の酸化膜２をマスク４ａを用いて
エツチングし、該酸化膜２の一部を底部に残すコンタク
トホール４を形成する工程と、全面にＳｉ膜６を成長し
た後異方性エツチングにより該Ｓｉ膜６をエツチングし
て該コンタクトホール４側面にＳｉ膜の側壁６ａを形成
する工程と、該コンタクトホール４底部の酸化膜２をエ
ツチングして除去し半導体基板１を露出した後、該半導
体基板１上及び該Ｓｉ膜の側壁６ａ上に高融点金属膜７
を選択的に成長して、該コンタクトホール４を埋込む工
程とを含む半導体装置の製造方法によって解決される。
エツチングし、該酸化膜２の一部を底部に残すコンタク
トホール４を形成する工程と、全面にＳｉ膜６を成長し
た後異方性エツチングにより該Ｓｉ膜６をエツチングし
て該コンタクトホール４側面にＳｉ膜の側壁６ａを形成
する工程と、該コンタクトホール４底部の酸化膜２をエ
ツチングして除去し半導体基板１を露出した後、該半導
体基板１上及び該Ｓｉ膜の側壁６ａ上に高融点金属膜７
を選択的に成長して、該コンタクトホール４を埋込む工
程とを含む半導体装置の製造方法によって解決される。
本発明では酸化膜２の上にシリコン窒化膜３を被着して
いるので、コンタクトホール４内に形成するタングステ
ンシリサイド膜５はシリコン窒化膜３側面に密着し、剥
がれることがなくなる。
いるので、コンタクトホール４内に形成するタングステ
ンシリサイド膜５はシリコン窒化膜３側面に密着し、剥
がれることがなくなる。
さらに、タングステンシリサイド膜５を成長してコンタ
クトホール４を完全に埋込んでから、エッチバックして
シリコン窒化膜３を露出するので。
クトホール４を完全に埋込んでから、エッチバックして
シリコン窒化膜３を露出するので。
コンタクトホール４を埋込む平坦な埋込み層が形成され
る。
る。
また、コンタクトホール４側面にシリコン窒化膜の側壁
３ａを形成すれば、この側壁はタングステンシリサイド
膜５と密着する。したがって、コンタクトホール４内に
成長するタングステンシリサイド膜５は剥がれることが
なくなる。
３ａを形成すれば、この側壁はタングステンシリサイド
膜５と密着する。したがって、コンタクトホール４内に
成長するタングステンシリサイド膜５は剥がれることが
なくなる。
また、コンタクトホール４側面にＳｉ膜の側壁を形成す
れば、この側壁は酸化膜２ともタングステンシリサイド
膜５とも密着する。したがって。
れば、この側壁は酸化膜２ともタングステンシリサイド
膜５とも密着する。したがって。
この場合もコンタクトホール４内のタングステンシリサ
イド膜５は剥がれることがな（成長する。
イド膜５は剥がれることがな（成長する。
Ｓｉ膜の側壁６ａを形成する時、コンタクトホール４底
部に酸化膜２を一部残している。そうすれば残された酸
化膜２はＳｉ膜の異方性エツチングの際、ストッパとし
て作用し、半導体基板１が異方性エツチングによりダメ
ージを受けることがなくなる。
部に酸化膜２を一部残している。そうすれば残された酸
化膜２はＳｉ膜の異方性エツチングの際、ストッパとし
て作用し、半導体基板１が異方性エツチングによりダメ
ージを受けることがなくなる。
また、コンタクトホール４側面にＳｉ膜の側壁６ａを形
成し、コンタクトホール４底部の酸化膜２をエツチング
除去して半導体基板１を露出した後。
成し、コンタクトホール４底部の酸化膜２をエツチング
除去して半導体基板１を露出した後。
半導体基板１上及びＳｉ膜の側壁６ａ上に高融点金属膜
７を選択的に成長するようにすれば、密着性も平坦性も
よい埋込み層を形成することができる。
７を選択的に成長するようにすれば、密着性も平坦性も
よい埋込み層を形成することができる。
第１図（ａ）〜（ｄ）は実施例Ｉを示す工程順断面図で
ある。以下、これらの図を参照しながら実施例Ｉについ
て説明する。
ある。以下、これらの図を参照しながら実施例Ｉについ
て説明する。
第１図（ａ）参照
Ｓｉ基板１上に、厚さが９例えば０．８μｍのＤＰＳＧ
膜２が形成されている。
膜２が形成されている。
Ｄ Ｐ Ｓ （４２の上に、厚さ０．１μｍのシリコン
窒化膜（ＳｉＪａ）３を２例えばＣＶＤ法により形成す
る。
窒化膜（ＳｉＪａ）３を２例えばＣＶＤ法により形成す
る。
第１図（ｂ）参照
シリコン窒化膜３の上に、コンタクトホール４形成用の
開口を有するレジストマスク４ａを形成し。
開口を有するレジストマスク４ａを形成し。
その開口からシリコン窒化膜３とＤＰＳＧ膜２を反応性
イオンエツチング（Ｒｉ Ｅ）によりエツチングして、
直径が１例えば１．０μｍのコンタクトホール４を形成
する。エツチングガスは１例えばＣＨＦ、／ＣＦ、であ
る。
イオンエツチング（Ｒｉ Ｅ）によりエツチングして、
直径が１例えば１．０μｍのコンタクトホール４を形成
する。エツチングガスは１例えばＣＨＦ、／ＣＦ、であ
る。
その後、レジストマスク４ａを除去する。
第１図（ｃ）参照
ＣＶＤ法により全面にタングステンシリサイド（ＷＳｉ
ｚ）膜５を０．８０１１ｍの厚さに気相成長する。
ｚ）膜５を０．８０１１ｍの厚さに気相成長する。
コンタクトホール４は完全に埋込まれる。
第１図（ｄ）参照
タングステンシリサイド膜５をエッチバックする。エツ
チングガスとして１例えばＳＦ、／Ｃ１２を使用し、シ
リコン窒化膜３が露出したところでエツチングを止める
。
チングガスとして１例えばＳＦ、／Ｃ１２を使用し、シ
リコン窒化膜３が露出したところでエツチングを止める
。
このようにして、コンタクトホール４を埋込み。
剥がれることがなく１表面がほぼ平坦な埋込み層を形成
することができた。
することができた。
第２図（ａ）〜（ｅ）は実施例■を示す工程順断面図で
ある。以下、これらの図を参照しながら実施例■につい
て説明する。
ある。以下、これらの図を参照しながら実施例■につい
て説明する。
第２図（ａ）参照
Ｓｉ基板１上に、厚さが２例えば１．０μｍのＤＰＳＧ
膜２が形成されている。
膜２が形成されている。
ＤＰＳＧ膜２の上にコンタクトホール４形成用の開口を
有するレジストマスク４ａを形成し、その開口からＤＰ
ＳＧ膜２をＲＩＥによりエツチングして、直径が９例え
ば１．０μｍのコンタクトボール４を形成する。
有するレジストマスク４ａを形成し、その開口からＤＰ
ＳＧ膜２をＲＩＥによりエツチングして、直径が９例え
ば１．０μｍのコンタクトボール４を形成する。
その後、レジストマスク４ａを除去する。
第２図（ｂ）参照
ＣＶＤ法により全面に厚さ５００人のシリコン窒化（Ｓ
ｉｓＮａ） ＦＩ１３を形成する。
ｉｓＮａ） ＦＩ１３を形成する。
第２図（ｃ）参照
ＲＩＥによりシリコン窒化膜３をエツチングし。
シリコン窒化膜の側壁３ａを形成する。この側壁の厚さ
は約５００人であり、コンタクトホールの直径は約０．
９ｐｍとなる。
は約５００人であり、コンタクトホールの直径は約０．
９ｐｍとなる。
第２図（ｄ）参照
ＣＶＤ法により全面にタングステンシリサイド（ＷＳｉ
ｚ）膜５を０．６０μｍの厚さに気相成長する。
ｚ）膜５を０．６０μｍの厚さに気相成長する。
コンタクトホール４は完全に埋込まれる。
第２図（ｅ）
タングステンシリサイド膜５をエッチバックする。エツ
チングガスとして２例えばＳＦ、／Ｃｔｚを使用し、Ｄ
ＰＳＧ膜２が露出したところでエツチングを止める。
チングガスとして２例えばＳＦ、／Ｃｔｚを使用し、Ｄ
ＰＳＧ膜２が露出したところでエツチングを止める。
このようにして、コンタクトホール４をカバレッジよく
埋込み１表面がほぼ平坦な埋込み層を形成することがで
きた。
埋込み１表面がほぼ平坦な埋込み層を形成することがで
きた。
第３図（ａ）〜（ｆ）は実施例■を示す工程順断面図で
ある。以下、これらの図を参照しながら実施例■につい
て説明する。
ある。以下、これらの図を参照しながら実施例■につい
て説明する。
第３図（ａ）参照
Ｓｉ基板１上に、厚さが１例えば１．０ａｍのＰＳＧ膜
２ａが形成されている。
２ａが形成されている。
ＰＳＧ膜２ａ上にコンタクトホール４形成用の開口を有
するレジストマスク４ａを形成し、その開口からＰＳＧ
膜２ａをＲＩＥによりエツチングしてコンタクトホール
４を形成する。コンタクトホール４の直径は３例えば１
．０．ｃｚｍである。エツチングはＳｉ基板１上にＰＳ
ＧＭ２ａを５００人の厚さに残す時点で止める。
するレジストマスク４ａを形成し、その開口からＰＳＧ
膜２ａをＲＩＥによりエツチングしてコンタクトホール
４を形成する。コンタクトホール４の直径は３例えば１
．０．ｃｚｍである。エツチングはＳｉ基板１上にＰＳ
ＧＭ２ａを５００人の厚さに残す時点で止める。
その後、レジストマスク４ａを除去する。
第３図（ｂ）参照
ＣＶＤ法により全面に厚さ１００ＯＡのポリＳｉ膜６を
成長する。
成長する。
第３図（ｃ）参照
例えば、塩素ガス（ＣＩ□）を使用するＲＩＥによりポ
リＳｉ膜６をエツチングし、ポリＳｉ膜の側壁６ａを形
成する。この側壁の厚さは約１０００人である。したが
って、コンタクトホール４の直径は約０．８ μｍとな
る。
リＳｉ膜６をエツチングし、ポリＳｉ膜の側壁６ａを形
成する。この側壁の厚さは約１０００人である。したが
って、コンタクトホール４の直径は約０．８ μｍとな
る。
第３図（ｄ）参照
コンタクトホール４の底部に残るＰＳＧ膜２ａを。
例えば、 ＣＨＦｚ／ＣＦ４のＲＩＢによりエツチング
して除去し、Ｓｉ基板１を露出する。
して除去し、Ｓｉ基板１を露出する。
第３図（ｅ）参照
ＣＶＤ法により全面にタングステンシリサイド（ＷＳｉ
ｚ）膜５を０．６０μｍの厚さに気相成長する。
ｚ）膜５を０．６０μｍの厚さに気相成長する。
コンタクトホール４は完全に埋込まれる。
第３図（ｆ”）参照
タングステンシリサイド膜５をエッチバックする。エッ
チバックはＰＳＧ膜２ａが露出したところで止める。
チバックはＰＳＧ膜２ａが露出したところで止める。
このようにして、コンタクトホール４を理込み表面がほ
ぼ平坦な埋込み層が形成できた。
ぼ平坦な埋込み層が形成できた。
実施例■〜■において成長するタングステンシリサイド
膜５の厚さは、コンタクトホール４を埋込むためには、
コンタクトホール４の直径の５０％以上であればよいが
、ｎ実に埋込むためには、ばらつきも考慮に入れて、６
０％以上、さらに安全を見込んで、７５％以上であれば
全く問題がない。
膜５の厚さは、コンタクトホール４を埋込むためには、
コンタクトホール４の直径の５０％以上であればよいが
、ｎ実に埋込むためには、ばらつきも考慮に入れて、６
０％以上、さらに安全を見込んで、７５％以上であれば
全く問題がない。
第４図（ａ）〜（ｅ）は実施例■を示す工程順断面図で
ある。以下、これらの図を参照しながら実施例■につい
て説明する。
ある。以下、これらの図を参照しながら実施例■につい
て説明する。
第４図（ａ）参照
Ｓｉ基板１上に、厚さが１例えば１．０μｍのＰＳＧ膜
２ａが形成されている。
２ａが形成されている。
ＰＳＧ膜２ａ上にコンタクトホール４形成用の開口を有
するレジストマスク４ａを形成し、その開口からＰＳＧ
膜２ａをＲＩＥによりエツチングして。
するレジストマスク４ａを形成し、その開口からＰＳＧ
膜２ａをＲＩＥによりエツチングして。
コンタクトホール４を形成する。コンタクトホール４の
直径は１例えば１．０μｍである。エツチングはＳｉ基
板１上にＰＳＣ膜２ａを５００人の厚さに残す時点で止
める。
直径は１例えば１．０μｍである。エツチングはＳｉ基
板１上にＰＳＣ膜２ａを５００人の厚さに残す時点で止
める。
その後、レジストマスク４ａを除去する。
第４図（ｂ）参照
ＣＶＤ法により全面に厚さ５００人のポリＳｉ膜６を形
成する。
成する。
第４図（ｃ）参照
塩素ガス（ＣＩりを使用するＲＩＥによりポリＳｉ膜６
をエツチングし、ポリＳｉ膜の側壁６ａを形成する。こ
の側壁の厚さは約５００人であり、コンタクトホール４
の直径は約０．９μｍとなる。
をエツチングし、ポリＳｉ膜の側壁６ａを形成する。こ
の側壁の厚さは約５００人であり、コンタクトホール４
の直径は約０．９μｍとなる。
第４図（ｄ）参照
コンタクトホール４の底部に残るＰＳＧ膜２ａを。
例えば、 ＣＨＦｚ／ＣＦ４のＲＩＥによりエツチング
して除去し、Ｓｉ基板１を露出する。
して除去し、Ｓｉ基板１を露出する。
第４図（ｅ）参照
ＣＶＤ法によりタングステン（Ｗ）をコンタクトホール
４底面のＳｉ基板１上と側面のポリＳｉ膜の側壁６ａ上
に選択成長し、コンタクトホール４をタングステン膜７
で埋込む。
４底面のＳｉ基板１上と側面のポリＳｉ膜の側壁６ａ上
に選択成長し、コンタクトホール４をタングステン膜７
で埋込む。
このようにして、コンタクトホール４を完全に埋込み９
表面をほぼ平坦にすることができた。
表面をほぼ平坦にすることができた。
タングステン膜に替えて１例えば、モリブデン膜、モリ
ブデンチタン膜のような高融点金属膜を選択成長しても
よい。
ブデンチタン膜のような高融点金属膜を選択成長しても
よい。
実施例■、■において、コンタクトホール４形成時に底
部にＰＳＧ膜２ａを一部残すのは２次の工程でポリ５ｉ
ｌｌの側壁６ａを形成する時、Ｓｉ基板にＲＩＥによる
ダメージが生じないようにするためである。
部にＰＳＧ膜２ａを一部残すのは２次の工程でポリ５ｉ
ｌｌの側壁６ａを形成する時、Ｓｉ基板にＲＩＥによる
ダメージが生じないようにするためである。
なお、ポリＳｉ膜の側壁６ａの厚さが、 １０００Å以
上と厚い場合は、ポリＳｉ膜の側壁６ａの上部方向にも
選択成長が生じて、平坦性が悪くなる。
上と厚い場合は、ポリＳｉ膜の側壁６ａの上部方向にも
選択成長が生じて、平坦性が悪くなる。
以上説明したように９本発明によれば、コンタクトホー
ル内をカバレッジよく埋込み、剥がれることもなく１表
面の平坦性もよい導電層を形成することができる。
ル内をカバレッジよく埋込み、剥がれることもなく１表
面の平坦性もよい導電層を形成することができる。
本発明は半導体デバイスの高集積化、多層化に大きく寄
与するものである。
与するものである。
第１図（ａ）〜（ｄ）は実施例■を示す断面図。
第２図（ａ）〜（ｅ）は実施例■を示す断面図第３図（
ａ）〜（ｆ）は実施例■を示す断面図。 第４図（ａ）〜（ｅ）は実施例■を示す断面図である。 図において。 １は半導体基板であってＳｔ基板。 ２は酸化膜であってＤＰＳＧ膜 ２ａは酸化膜であってＰＳＧ膜。 ３はシリコン窒化膜。 ３ａはシリコン窒化膜の側壁。 ４はコンタクトホール。 ４ａはマスクであってレジストマスク ５はタングステンシリサイド膜。 ６はＳｉ膜であってポリＳｉ膜。 ６ａはＳｉ膜の側壁であってポリＳｉ膜の側壁７は高融
点金属膜であってタングステン膜実杷例■震す工背順酋
面旧 霊 １ ロ 惰 図 ｒ千剖■玄示す工程順１反 第 ３ 旧
ａ）〜（ｆ）は実施例■を示す断面図。 第４図（ａ）〜（ｅ）は実施例■を示す断面図である。 図において。 １は半導体基板であってＳｔ基板。 ２は酸化膜であってＤＰＳＧ膜 ２ａは酸化膜であってＰＳＧ膜。 ３はシリコン窒化膜。 ３ａはシリコン窒化膜の側壁。 ４はコンタクトホール。 ４ａはマスクであってレジストマスク ５はタングステンシリサイド膜。 ６はＳｉ膜であってポリＳｉ膜。 ６ａはＳｉ膜の側壁であってポリＳｉ膜の側壁７は高融
点金属膜であってタングステン膜実杷例■震す工背順酋
面旧 霊 １ ロ 惰 図 ｒ千剖■玄示す工程順１反 第 ３ 旧
Claims (1)
- 【特許請求の範囲】 〔１〕半導体基板（１）上の酸化膜（２）にシリコン窒
化膜（３）を被着する工程と、 マスク（４ａ）を用いて該シリコン窒化膜（３）と該酸
化膜（２）をエッチングしてコンタクトホール（４）を
形成する工程と、 全面にタングステンシリサイド膜（５）を成長して、該
コンタクトホール（４）を完全に埋込む工程と、 該タングステンシリサイド膜（５）をエッチバックして
、該シリコン窒化膜（３）を露出する工程とを含むこと
を特徴とする半導体装置の製造方法。 〔２〕半導体基板（１）上の酸化膜（２）にコンタクト
ホール（４）を形成した後、全面にシリコン窒化膜（３
）を成長する工程と、 該シリコン窒化膜（３）を異方性エッチングによりエッ
チングして、該コンタクトホール（４）側面にシリコン
窒化膜の側壁（３ａ）を形成した後、全面にタングステ
ンシリサイド膜（５）を成長して、該コンタクトホール
（４）を完全に埋込む工程と、該タングステンシリサイ
ド膜（５）をエッチバックして、該酸化膜（２）を露出
する工程とを含むことを特徴とする半導体装置の製造方
法。 〔３〕半導体基板（１）上の酸化膜（２）をマスク（４
ａ）を用いてエッチングし、該酸化膜（２）の一部を底
部に残すコンタクトホール（４）を形成する工程と、 全面にＳｉ膜（６）を成長した後異方性エッチングによ
り該Ｓｉ膜（６）をエッチングして該コンタクトホール
（４）側面にＳｉ膜の側壁（６ａ）を形成する工程と、 該コンタクトホール（４）底部の酸化膜（２）をエッチ
ングして除去し半導体基板（１）を露出した後、全面に
タングステンシリサイド膜（５）を成長して、該コンタ
クトホール（４）を完全に埋込む工程と、該タングステ
ンシリサイド膜（５）をエッチバックして、該酸化膜（
２）を露出する工程とを含むことを特徴とする半導体装
置の製造方法。 〔４〕半導体基板（１）上の酸化膜（２）をマスク（４
ａ）を用いてエッチングし、該酸化膜（２）の一部を底
部に残すコンタクトホール（４）を形成する工程と、 全面にＳｉ膜（６）を成長した後異方性エッチングによ
り該Ｓｉ膜（６）をエッチングして該コンタクトホール
（４）側面にＳｉ膜の側壁（６ａ）を形成する工程と、 該コンタクトホール（４）底部の酸化膜（２）をエッチ
ングして除去し半導体基板（１）を露出した後、該半導
体基板（１）上及び該Ｓｉ膜の側壁（６ａ）上に高融点
金属膜（７）を選択的に成長して、該コンタクトホール
（４）を埋込む工程とを含むことを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26231290A JPH04137731A (ja) | 1990-09-28 | 1990-09-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26231290A JPH04137731A (ja) | 1990-09-28 | 1990-09-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04137731A true JPH04137731A (ja) | 1992-05-12 |
Family
ID=17374031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26231290A Pending JPH04137731A (ja) | 1990-09-28 | 1990-09-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04137731A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6190620B1 (en) | 1997-11-05 | 2001-02-20 | Mitsubishi Heavy Industries, Ltd. | Wet flue gas desulfurizer |
| KR100359156B1 (ko) * | 1995-12-29 | 2003-01-24 | 주식회사 하이닉스반도체 | 반도체 소자의 비트라인 형성 방법 |
| US6787114B2 (en) | 2000-11-17 | 2004-09-07 | Mitsubishi Heavy Industries, Ltd. | Method and apparatus for wet type flue-gas desulfurization |
| JP2016146507A (ja) * | 2016-04-27 | 2016-08-12 | 大日本印刷株式会社 | ナノインプリントリソグラフィ用テンプレートの製造方法 |
-
1990
- 1990-09-28 JP JP26231290A patent/JPH04137731A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100359156B1 (ko) * | 1995-12-29 | 2003-01-24 | 주식회사 하이닉스반도체 | 반도체 소자의 비트라인 형성 방법 |
| US6190620B1 (en) | 1997-11-05 | 2001-02-20 | Mitsubishi Heavy Industries, Ltd. | Wet flue gas desulfurizer |
| US6814942B2 (en) | 1997-11-05 | 2004-11-09 | Mitsubishi Heavy Industries, Ltd. | Oxygen-containing gas blowing devices |
| US6787114B2 (en) | 2000-11-17 | 2004-09-07 | Mitsubishi Heavy Industries, Ltd. | Method and apparatus for wet type flue-gas desulfurization |
| US6932952B2 (en) | 2000-11-17 | 2005-08-23 | Mitsubishi Heavy Industries, Ltd. | Method and apparatus for wet type flue-gas desulfurization |
| JP2016146507A (ja) * | 2016-04-27 | 2016-08-12 | 大日本印刷株式会社 | ナノインプリントリソグラフィ用テンプレートの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
| JPH06140372A (ja) | 半導体装置の製造方法 | |
| US6379782B2 (en) | Semiconductor device formed with metal wiring on a wafer by chemical mechanical polishing, and method of manufacturing the same | |
| US6037262A (en) | Process for forming vias, and trenches for metal lines, in multiple dielectric layers of integrated circuit structure | |
| US6812133B2 (en) | Fabrication method of semiconductor device | |
| JP3202657B2 (ja) | 半導体装置の製造方法 | |
| JP2000150641A (ja) | 半導体装置の製造方法 | |
| US5893749A (en) | Method for forming a hole filling plug for a semiconductor device | |
| JPH07221181A (ja) | 半導体素子の金属配線の形成方法 | |
| JPH04137731A (ja) | 半導体装置の製造方法 | |
| JPH1041389A (ja) | 半導体装置の製造方法 | |
| KR100364260B1 (ko) | 반도체 집적 회로의 제조 방법 | |
| JP3135052B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11284068A (ja) | 半導体装置及びその製造方法 | |
| JPH0697288A (ja) | 半導体装置の製造方法 | |
| JPH07240466A (ja) | 半導体装置の製造方法 | |
| JPS62216343A (ja) | 半導体装置の製造方法 | |
| KR100274976B1 (ko) | 반도체 소자 분리를 위한 트랜치 제조 방법 | |
| JPH0653334A (ja) | 半導体装置の製造方法 | |
| JPH07122518A (ja) | コンタクト電極の形成方法 | |
| JP2770398B2 (ja) | コンタクトホールの形成方法 | |
| JPH03248429A (ja) | 半導体装置の製造方法 | |
| JPH0629240A (ja) | 半導体装置並びにその製造方法 | |
| JPH1197536A (ja) | 半導体装置の製造方法 | |
| JPH06204346A (ja) | 半導体装置の製造方法 |