JPH05136058A - スパツタ成膜方法及びスパツタ成膜装置 - Google Patents
スパツタ成膜方法及びスパツタ成膜装置Info
- Publication number
- JPH05136058A JPH05136058A JP32136991A JP32136991A JPH05136058A JP H05136058 A JPH05136058 A JP H05136058A JP 32136991 A JP32136991 A JP 32136991A JP 32136991 A JP32136991 A JP 32136991A JP H05136058 A JPH05136058 A JP H05136058A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- contact hole
- hole
- target
- aspect ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
でもその底部に平坦な薄膜を形成することができ、しか
も成膜後の膜質の信頼性を低下させることのないスパッ
タ成膜方法及びスパッタ成膜装置を提供する。 【構成】 スリットシャッター22を基板10とターゲ
ット16の間に配置する。スリットシャッター22には
多数の貫通穴22aが形成され、貫通穴22aのアスペ
クト比が基板10に形成したコンタクトホールのアスペ
クト比よりも大きくなるように貫通穴22aを形成す
る。ターゲット16から弾き出されたスパッタ原子のう
ち所定の方向性を有するものだけがスリットシャッター
22により選択される。
Description
する半導体基板に電極配線等の薄膜を形成するスパッタ
成膜方法及びその方法に使用するスパッタ成膜装置に関
するものである。
にスパッタ成膜方法が用いられている。スパッタ成膜方
法は、薄膜を容易に形成することができるという特徴が
あるが、ステップカバレージが悪いという欠点がある。
スパッタ成膜方法のうちバイアス・スパッタ法や高温ス
パッタ法は、この欠点を改善し、特に高アスペクト比
(=深さ/幅)を有するコンタクトホール底部に平坦な
薄膜を形成するのに有効な方法である。
のバイアス電圧を加えて正イオンの一部を基板に流れ込
ませることにより、成膜過程でも基板に堆積したスパッ
タ原子をエッチングしつつ、成膜するものである。一
方、高温スパッタ法は、基板温度を高くして基板上での
スパッタ原子が表面拡散や流動するのを促進させるもの
である。尚、一般に、スパッタ原子は付着係数が大きい
ため、バイアス・スパッタ法や高温スパッタ法でステッ
プカバレージの問題を解決するには、大きなバイアス・
エネルギーや熱エネルギーが必要である。
バイアス・スパッタ法及び高温スパッタ法を用いたとし
ても、コンタクトホール底部に平坦な薄膜を形成するこ
とが可能なコンタクトホールのアスペクト比は、せいぜ
い2程度である。また、コンタクトホールのアスペクト
比が大きくなるにつれ、バイアス・スパッタ法や高温ス
パッタ法で与えるバイアス・エネルギーや熱エネルギー
は膜質に、たとえば比抵抗の増加や下地膜との反応とい
った悪影響を及ぼし、半導体装置の信頼性を低下させる
という問題があった。
であり、高いアスペクト比を有するコンタクトホールで
もその底部に平坦な薄膜を形成することができ、しか
も、成膜後の膜質の信頼性を低下させることのないスパ
ッタ成膜方法及びスパッタ成膜装置を提供することを目
的とするものである。
めの本発明に係るスパッタ成膜方法は、ターゲットにイ
オンを衝突させて、半導体基板上に薄膜を形成するスパ
ッタ成膜方法において、前記ターゲットから飛び出した
粒子のうち所定の方向性を有するものだけを選択した
後、該選択された粒子を前記半導体基板上に堆積させる
ことを特徴とするものである。
スパッタ成膜装置は、ターゲットにイオンを衝突させ
て、前記ターゲットから飛びだした粒子を、コンタクト
ホールを有する半導体基板上に堆積せしめて薄膜を形成
するスパッタ成膜装置において、多数の貫通穴が穿設さ
れた粒子選択手段を前記半導体基板と前記ターゲットと
の間に配置し、且つ前記貫通穴のアスペクト比が前記コ
ンタクトホールのアスペクト比より大きくなるように前
記貫通穴を形成したことを特徴とするものである。
よって、ターゲットから飛び出した粒子(以下、スパッ
タ原子とも称する。)のうち所定の方向性を有するもの
だけを選択した後、この選択されたスパッタ原子を半導
体基板上に堆積させることにより、たとえ2以上のアス
ペクト比を有するコンタクトホールの底部であっても平
坦な薄膜を形成することができる。しかも、バイアス・
スパッタ法や高温スパッタ法のようにスパッタ原子が半
導体基板に付着した後に、バイアス・エネルギーや熱エ
ネルギーを与える必要がないので、形成された薄膜に比
抵抗の低下等の悪影響を及ぼすことはない。
成によって、複数の貫通穴が穿設された粒子選択手段を
半導体基板とターゲットとの間に配置したことにより、
スパッタ原子のうち粒子選択手段で所定の方向性を有す
るものだけが選択される。しかも貫通穴のアスペクト比
をコンタクトホールのアスペクト比より大きくしている
ため、粒子選択手段を通過したスパッタ原子は、コンタ
クトホールの底面に対して略垂直な角度で半導体基板に
到達するようになる。
図7を参照して説明する。図1は本発明の一実施例であ
るスパッタ成膜装置の概略構成図、図2はウエハ上にコ
ンタクトホールを形成した基板の概略断面図、図3
(a)は本発明の一実施例であるスパッタ成膜装置に使
用されるスリットシャッター(粒子選択手段)の概略正
面図、図3(b)はそのスリットシャッターの一部を切
り欠いた概略側面図、図4はそのスリットシャッターの
概略部分拡大図、図5は本実施例装置で薄膜を形成した
基板の概略断面図である。
いチャンバー(真空槽)と、薄膜を形成する基板10を
保持する基板ホルダー14と、薄膜材料で形成したター
ゲット16と、ターゲット16を保持するターゲットホ
ルダー18と、スリットシャッター22と、高周波電源
24とを備えるものである。
8は互いに平行に対向して配置され、これらは、高周波
電源24に接続されて電極としての役割を果たす。ま
た、イオンや原子の衝突により基板10及びターゲット
16の温度が急激に上昇するのを抑えるために、基板ホ
ルダー14及びターゲットホルダー18には図示しない
冷却装置が設けられている。
すように、シリコンウエハ32上に絶縁膜34を堆積
し、コンタクトホール36を形成したものを使用する。
また、コンタクトホール36の下部にソース・ドレイン
層38が、絶縁膜34内にゲート電極42が形成されて
いる。コンタクトホール36は、深さdが約1.5μ
m、幅wが約0.5μmとなるように形成されているの
で、コンタクトホール36のアスペクト比(=d/w)
は約3である。
うに、直径2r1 が約180mm、高さhが約10mm
の円柱に、多数の貫通穴22aを形成したものである。
隣合う貫通穴22aの間隔sは1mm以下とするが、加
工可能な範囲でなるべく狭くすることが望ましい。ま
た、貫通穴22aのアスペクト比(=h/2r2 )をコ
ンタクトホール36のアスペクト比よりも大きくするた
め、貫通穴22aの直径2r2 を2mm程度に形成して
いる。
ーゲット16との間に配置され、貫通穴22aの中心軸
方向が基板10及びターゲット16に垂直となるように
する。また、スリットシャッター22は電気的にはアー
ス電位とする。
には、スパッタ原子が飛ばないブランク領域(図4にお
ける斜線部)が生じる。スリットシャッター22の底部
からのブランク領域の広がり幅Lは、 L=0.5×(貫通穴のアスペクト比)×(貫通穴間
隔) で与えられる。本実施例の貫通穴構造では、広がり幅L
の計算値は2.5mmである。スパッタ原子を基板10
に一様に付着させるためには、基板10とスリットシャ
ッター22との間隔を2.5mmに設定する必要があ
る。しかし、実際には、スパッタ成膜中に貫通穴22a
の側壁等にスパッタ原子が付着し、貫通穴22aの実効
的なアスペクト比が大きくなってしまう。このため、基
板10とスリットシャッター22との間隔は、上記のL
の計算値よりも多少大きくする必要がある。本実施例で
は、貫通穴22aの実効的なアスペクト比を6と評価し
て、基板10とスリットシャッター22との間隔を3m
mにしている。
て基板10に薄膜を形成する動作について説明する。ま
ず、チャンバー内に放電ガス(アルゴンガス)を導入
し、基板ホルダー14とターゲットホルダー18の間に
たとえば13.56MHzの高周波電圧を印加する。す
ると、基板ホルダー14とターゲットホルダー18との
間でグロー放電が発生し、アルゴンガスが解離する。正
イオンのアルゴンイオンがターゲット16の表面に衝突
し、スパッタ原子を弾き出す。弾き出されたスパッタ原
子は、アルゴンイオンにより十分なエネルギーを得て、
基板10に向かって飛行する。このとき、スパッタ原子
はすべて一様に基板10の表面に対して垂直方向に飛行
するのではなく、ある程度、ランダムな方向性を持って
いる。これらのスパッタ原子のうち、スリットシャッタ
ー22の貫通穴22aを通過したものだけが、基板10
の表面及びコンタクトホール36内に薄膜として付着す
る。
原子の飛行方向と貫通穴22aの中心軸方向とのなす最
大の角度θは、 θ=arctan(2r2 /h) である。また、コンタクトホール36の底部に到達でき
るスパッタ原子の入射方向と貫通穴22aの中心軸方向
とのなす最大の角度φは、 φ=arctan(w/d) である。本実施例では、貫通穴22aのアスペクト比
(=h/2r2 )をコンタクトホール36のアスペクト
比(=d/w)よりも大きくしているので、角度θは必
ず角度φより小さくなる。このため、貫通穴22aを通
過したスパッタ原子のうち、コンタクトホール36内に
入射するものは、すべてコンタクトホール36の底部に
付着するようになるので、図5に示すように基板10の
表面及びコンタクトホールの底部に平坦な薄膜44を形
成することができる。
基板に付着する前に、貫通穴のアスペクト比がコンタク
トホールのアスペクト比より大きくなるように形成され
たスリットシャッターを通過するため、コンタクトホー
ルの底面に対して略垂直な方向性を有するスパッタ原子
だけを取り出すことができる。したがって、たとえ2以
上のアスペクト比を有するコンタクトホールであって
も、コンタクトホールの底部に平坦な薄膜を形成するこ
とができる。
板に付着した後に、付着したスパッタ原子をエッチング
するためのバイアス・エネルギーや拡散させるための熱
エネルギーを与える必要があったが、本実施例ではこれ
らのエネルギーを与える必要がないので、形成された薄
膜には比抵抗の低下や下地膜との反応といった問題は生
じない。したがって、半導体装置の信頼性を向上させる
ことができる。
平坦な膜を形成する技術は、超LSIのような高密度半
導体集積回路に用いられるAl,Al−Si,Al−S
i−Cu等の金属配線や、半導体領域内のバリアメタル
の形成に用いることにより、良好な特性を有する半導体
装置を作製することができる。一例として、図6に、ソ
ース・ドレイン層38の上に形成されたコンタクトホー
ル36にバリアメタル46とAl配線膜48が成膜され
た基板の断面を示す。特に、バリアメタルとしては、T
iN,WN,TiW,MoSi2 ,TiSi2 等が適材
である。
比を小さくするには、開口径変更板を用いる方法が考え
られる。図7に示す開口径変更板28では、厚さh1 を
0.5mm、開口部28aの開口径2r3 を所定の大き
さ(本実施例では、たとえば1mm)に形成している。
また、隣合う開口部28aの間隔は、開口部28aの中
心軸とスリットシャッターの貫通穴22aの中心軸とが
一致するように設定されている。貫通穴22aの開口径
を小さくする必要がある場合に、この開口径変更板28
をスリットシャッター22の上部又は下部に、たとえば
ネジ止めにより取り付ける。
パッタ原子のうち所定の方向性を有するものだけを選択
した後、この選択されたスパッタ原子を半導体基板上に
付着させるので、2以上のアスペクト比を有するコンタ
クトホールの底部であっても平坦な薄膜を形成すること
ができ、しかもスパッタ原子が半導体基板に付着した後
は、バイアス・エネルギーや熱エネルギーを与える必要
がないので、形成された薄膜に比抵抗の低下等の悪影響
を及ぼさず、半導体装置の信頼性を向上させることがで
きるスパッタ成膜方法及びスパッタ成膜装置を提供する
ことができる。
略構成図である。
概略断面図である。
装置に使用されるスリットシャッターの概略正面図、
(b)はそのスリットシャッターの一部を切り欠いた概
略側面図である。
り、スパッタ原子が飛ばないブランク領域を説明するた
めの図である。
図である。
トホールにバリアメタルとAl配線膜が成膜された基板
の概略断面図である。
の概略部分拡大図である。
Claims (2)
- 【請求項1】 ターゲットにイオンを衝突させて、半導
体基板上に薄膜を形成するスパッタ成膜方法において、
前記ターゲットから飛び出した粒子のうち所定の方向性
を有するものだけを選択した後、該選択された粒子を前
記半導体基板上に堆積させることを特徴とするスパッタ
成膜方法。 - 【請求項2】 ターゲットにイオンを衝突させて、前記
ターゲットから飛びだした粒子を、コンタクトホールを
有する半導体基板上に堆積せしめて薄膜を形成するスパ
ッタ成膜装置において、多数の貫通穴が穿設された粒子
選択手段を前記半導体基板と前記ターゲットとの間に配
置し、且つ前記貫通穴のアスペクト比が前記コンタクト
ホールのアスペクト比より大きくなるように前記貫通穴
を形成したことを特徴とするスパッタ成膜装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32136991A JP3149887B2 (ja) | 1991-11-08 | 1991-11-08 | スパッタ成膜方法及びスパッタ成膜装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32136991A JP3149887B2 (ja) | 1991-11-08 | 1991-11-08 | スパッタ成膜方法及びスパッタ成膜装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05136058A true JPH05136058A (ja) | 1993-06-01 |
JP3149887B2 JP3149887B2 (ja) | 2001-03-26 |
Family
ID=18131802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32136991A Expired - Lifetime JP3149887B2 (ja) | 1991-11-08 | 1991-11-08 | スパッタ成膜方法及びスパッタ成膜装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3149887B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100278190B1 (ko) * | 1997-02-19 | 2001-01-15 | 미다라이 후지오 | 박막형성장치및이를이용한박막형성방법 |
US6309515B1 (en) | 1997-10-29 | 2001-10-30 | Nec Corporation | Sputtering apparatus for sputtering high melting point metal and method for manufacturing semiconductor device having high melting point metal |
JP2010157700A (ja) * | 2008-12-31 | 2010-07-15 | Yakov Shor | 高アスペクト比プラグの充填方法 |
JP2016089224A (ja) * | 2014-11-05 | 2016-05-23 | 株式会社東芝 | 処理装置及びコリメータ |
JP6039117B1 (ja) * | 2016-01-25 | 2016-12-07 | 株式会社東芝 | 処理装置及びコリメータ |
-
1991
- 1991-11-08 JP JP32136991A patent/JP3149887B2/ja not_active Expired - Lifetime
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100278190B1 (ko) * | 1997-02-19 | 2001-01-15 | 미다라이 후지오 | 박막형성장치및이를이용한박막형성방법 |
US6451184B1 (en) | 1997-02-19 | 2002-09-17 | Canon Kabushiki Kaisha | Thin film forming apparatus and process for forming thin film using same |
US6309515B1 (en) | 1997-10-29 | 2001-10-30 | Nec Corporation | Sputtering apparatus for sputtering high melting point metal and method for manufacturing semiconductor device having high melting point metal |
JP2010157700A (ja) * | 2008-12-31 | 2010-07-15 | Yakov Shor | 高アスペクト比プラグの充填方法 |
JP2016089224A (ja) * | 2014-11-05 | 2016-05-23 | 株式会社東芝 | 処理装置及びコリメータ |
US10147589B2 (en) | 2014-11-05 | 2018-12-04 | Kabushiki Kaisha Toshiba | Processing apparatus and collimator |
US10755904B2 (en) | 2014-11-05 | 2020-08-25 | Kabushiki Kaisha Toshiba | Processing apparatus and collimator |
JP6039117B1 (ja) * | 2016-01-25 | 2016-12-07 | 株式会社東芝 | 処理装置及びコリメータ |
JP2017133047A (ja) * | 2016-01-25 | 2017-08-03 | 株式会社東芝 | 処理装置及びコリメータ |
Also Published As
Publication number | Publication date |
---|---|
JP3149887B2 (ja) | 2001-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4717462A (en) | Sputtering apparatus | |
US5171412A (en) | Material deposition method for integrated circuit manufacturing | |
US6652718B1 (en) | Use of RF biased ESC to influence the film properties of Ti and TiN | |
US6673716B1 (en) | Control of the deposition temperature to reduce the via and contact resistance of Ti and TiN deposited using ionized PVD techniques | |
US6342133B2 (en) | PVD deposition of titanium and titanium nitride layers in the same chamber without use of a collimator or a shutter | |
US5081064A (en) | Method of forming electrical contact between interconnection layers located at different layer levels | |
US20020041028A1 (en) | Method for forming damascene interconnection of semiconductor device and damascene interconnection fabricated thereby | |
US6572744B1 (en) | Dual collimated deposition apparatus and method of use | |
KR20010032498A (ko) | 손상없는 스컵쳐 코팅 증착 | |
US6784105B1 (en) | Simultaneous native oxide removal and metal neutral deposition method | |
US5997699A (en) | Insitu faceting during deposition | |
US7033931B2 (en) | Temperature optimization of a physical vapor deposition process to prevent extrusion into openings | |
US4897172A (en) | Sputtering chamber structure for high-frequency bias sputtering process | |
JP3149887B2 (ja) | スパッタ成膜方法及びスパッタ成膜装置 | |
JP3408463B2 (ja) | 半導体装置の製造方法 | |
JPH07326556A (ja) | 電子ビーム描画装置用アパチャ | |
JPH07221019A (ja) | 平行化付着装置 | |
KR100200499B1 (ko) | 반도체 소자의 금속배선막 형성방법 | |
JP2791329B2 (ja) | レーザを用いた付着方法 | |
JPH07113172A (ja) | 薄膜加工用コリメーター、薄膜加工装置、薄膜加工方法並びに半導体装置の配線形成方法 | |
CA2225446A1 (en) | Apparatus and method for improved deposition of conformal liner films and plugs in high aspect ratio contacts | |
JP2707951B2 (ja) | スパッタ方法 | |
JPH08203828A (ja) | スパッタリング方法およびその装置 | |
JPH09171976A (ja) | 高アスペクト比フィーチャの側面と底部に膜厚制御可能な被膜を付着する方法および装置 | |
JPH084088B2 (ja) | 薄膜形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000705 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001220 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 11 |