KR970052411A - 평탄한 금속층 형성방법 - Google Patents

평탄한 금속층 형성방법 Download PDF

Info

Publication number
KR970052411A
KR970052411A KR1019950061322A KR19950061322A KR970052411A KR 970052411 A KR970052411 A KR 970052411A KR 1019950061322 A KR1019950061322 A KR 1019950061322A KR 19950061322 A KR19950061322 A KR 19950061322A KR 970052411 A KR970052411 A KR 970052411A
Authority
KR
South Korea
Prior art keywords
metal layer
metal
contact hole
contact holes
insulating film
Prior art date
Application number
KR1019950061322A
Other languages
English (en)
Other versions
KR100200499B1 (ko
Inventor
노태효
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950061322A priority Critical patent/KR100200499B1/ko
Priority to JP8341836A priority patent/JPH09213660A/ja
Publication of KR970052411A publication Critical patent/KR970052411A/ko
Application granted granted Critical
Publication of KR100200499B1 publication Critical patent/KR100200499B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole

Abstract

본 발명은 평탄한 금속층 형성방법에 관한 것으로서, 특히 반도체 기판 상에 형성되고, 1 이상의 아스펙트 레이트를 가지는 콘택홀이 형성된 절연막 상에 평탄한 금속층을 형성하는 방법에 있어서, 금속원자가 높은 표면이동거리를 가지는 저온상태와, 분리된 원자의 산란 또는 충돌을 최소화할 수 있는 저압상태로 유지된 진공 챔버내에서, 타켓과 기판의 거리가 긴 롱스로우 스퍼터링 방식에 의해 상기 절연막, 콘택홀의 측벽 및 바닥에 상기 콘택홀 직경의 1/2이하의 두께로 균일하게 금속층을 침적시키는 단계; 및 진공상태를 유지하면서, 상기 금속의 용융점 미만의 소정 온도범위에서, 상기 콘택홀 주변에 침적된 금속원자가 상기 콘택홀내로 리플로우되어 콘택홀이 대체적으로 채워지도록 침적된 금속층을 리플로우시키는 단계를 구비하는 것을 특징으로 한다.
따라서, 본 발명에서는 웨이퍼 중심과 엣지의 비대칭으로 인한 수율감소 및 신뢰성 저하를 방지할 수 있다.

Description

평탄한 금속층 형성 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제7도 내지 제9도는 본 발명에 의한 평탄한 금속층 형성방법을 나타낸 도면.

Claims (7)

  1. 반도체 기판 상에 형성되고, 1 이상의 아스펙트 레이트를 가지는 콘택홀이 형성된 절연막 상에 평탄한 금속층을 형성하는 방법에 있어서, 금속원자가 높은 표면이동거리를 가지는 저온상태와, 분리된 원자의 산란 또는 충돌을 최소화할 수 있는 저압상태로 유지된 진공 챔버내에서, 타켓과 기판의 거리가 긴 롱스로우 스퍼터링 방식에 의해 상기 절연막, 콘택홀의 측벽 및 바닥에 상기 콘택홀 지경의 1/2이하의 두께로 균일하게 금속층을 침적시키는 단계; 및 상기 진공상태를 유지하면서, 상기 금속의 용융점 미만의 소정 온도범위에서, 상기 콘택홀 주변에 침적된 금속원자가 상기 콘택홀내로 리플로우되어 콘택홀이 대체적으로 채워지도록 침적된 금속층을 리플로우시키는 단계를 구비하는 것을 특징으로 하는 평탄한 금속층 형성방법.
  2. 제1항에 있어서, 상기 금속은 알루미늄 또는 알루미늄 합금 중의 하나인 것을 특징으로 하는 평탄한 금속층 형성방법.
  3. 제2항에 있어서, 상기 저온상태는 100℃ 또는 미만인 것을 특징으로 하는 평탄한 금속층 형성방법.
  4. 제2항에 있어서, 상기 저압상태는 대략적으로 0.5mTarr인 것을 특징으로 하는 평탄한 금속층 형성방법.
  5. 제2항에 있어서, 상기 타겟과 기판 간의 거리는 120~300㎜ 정도인 것을 특징으로 하는 평탄한 금속층 형성방법.
  6. 제2항에 있어서, 상기 금속 리플로우 온도범위는 500~580℃인 것을 특징으로 하는 평탄한 금속층 형성방법.
  7. 반도체 기판 상에 형성되고, 1 이상의 아스펙트 레이트를 가지는 콘택홀이 형성된 절연막 상에 평탄한 금속층을 형성하는 방법에 있어서, 금속원자가 높은 표면이동거리를 가지는 저온상태와, 타겟으로부터 분리된 입자의 산란 또는 충돌을 최소화할 수 있는 저압상태로 유지된 진공 챔버내에서, 타켓과 기판의 거리가 긴 롱스로우 스퍼터링 방식에 의해 상기 절연막, 콘택홀의 측벽 및 바닥에 상기 콘택홀 지경의 1/2이하의 두께로 균일하게 금속층을 침적시키는 단계; 상기 진공상태를 유지하면서, 상기 금속의 용융점 미만의 소정 온도범위에서, 상기 콘택홀 주변에 침적된 금속원자가 상기 콘택홀내로 리플로우되어 콘택홀이 대체적으로 채워지도록 침적된 금속층을 리플로우시키는 단계; 및 리플로우된 1차 금속층 상에 원하는 두께의2차 금속층을 침적시키는 단계를 구비하는 것을 특징으로 하는 평탄한 금속층 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950061322A 1995-12-28 1995-12-28 반도체 소자의 금속배선막 형성방법 KR100200499B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019950061322A KR100200499B1 (ko) 1995-12-28 1995-12-28 반도체 소자의 금속배선막 형성방법
JP8341836A JPH09213660A (ja) 1995-12-28 1996-12-20 平坦な金属層の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950061322A KR100200499B1 (ko) 1995-12-28 1995-12-28 반도체 소자의 금속배선막 형성방법

Publications (2)

Publication Number Publication Date
KR970052411A true KR970052411A (ko) 1997-07-29
KR100200499B1 KR100200499B1 (ko) 1999-06-15

Family

ID=19445870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950061322A KR100200499B1 (ko) 1995-12-28 1995-12-28 반도체 소자의 금속배선막 형성방법

Country Status (2)

Country Link
JP (1) JPH09213660A (ko)
KR (1) KR100200499B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3221480B2 (ja) 1997-08-22 2001-10-22 日本電気株式会社 半導体装置の製造方法
JP4070871B2 (ja) * 1998-05-08 2008-04-02 株式会社アルバック 銅薄膜形成方法
JP5634742B2 (ja) 2010-04-30 2014-12-03 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置の製造方法

Also Published As

Publication number Publication date
KR100200499B1 (ko) 1999-06-15
JPH09213660A (ja) 1997-08-15

Similar Documents

Publication Publication Date Title
US5356836A (en) Aluminum plug process
KR920020613A (ko) 고 종횡비 개구내에서 도전체를 증착하기 위한 방법
KR960002480A (ko) 반도체 장치의 배선 구조 및 그 형성방법
JPH05239637A (ja) 集積回路製造のための改良された材料蒸着方法
KR100243785B1 (ko) 스텝된 반도체 웨이퍼 위에 알루미늄층을 형성시키기위한 다단계 스퍼터링 방법
EP1065713A3 (en) Staged aluminium deposition process for filling vias
US6402907B1 (en) Method of forming a barrier layer
KR970052411A (ko) 평탄한 금속층 형성방법
TW362269B (en) Manufacturing method for improving the step coverage of titanium barrier capability
JPS61183433A (ja) アルミニウム合金薄膜とその製造方法
KR100494320B1 (ko) 반도체소자의확산방지막형성방법
JPH06244091A (ja) 透過マスク及びその製造方法
KR20020017364A (ko) 스텝 커버리지를 개선하기 위한 금속박막 증착방법
KR0124059B1 (ko) 금속 콘택홀 매립 방법
JP2000038659A (ja) スパッタターゲット、配線膜および電子部品
KR100250747B1 (ko) 반도체 소자의 금속배선 형성방법
JPH08222527A (ja) 半導体装置の成膜方法
JPH0617243A (ja) 金属薄膜の堆積方法及び半導体装置の製造方法
JP3109112B2 (ja) 半導体装置及びその製造方法
KR940002766B1 (ko) 평탄한 금속 배선의 형성 방법
KR940022706A (ko) 비아콘택 제조방법
KR0171323B1 (ko) 반도체 소자의 금속배선 형성방법
JP2001355067A5 (ko)
JPH0697169A (ja) 半導体装置の製造方法
KR0161431B1 (ko) 스퍼터링 장치 및 이를 이용한 금속막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080303

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee