KR920020613A - 고 종횡비 개구내에서 도전체를 증착하기 위한 방법 - Google Patents

고 종횡비 개구내에서 도전체를 증착하기 위한 방법 Download PDF

Info

Publication number
KR920020613A
KR920020613A KR1019920004506A KR920004506A KR920020613A KR 920020613 A KR920020613 A KR 920020613A KR 1019920004506 A KR1019920004506 A KR 1019920004506A KR 920004506 A KR920004506 A KR 920004506A KR 920020613 A KR920020613 A KR 920020613A
Authority
KR
South Korea
Prior art keywords
sputtering
aspect ratio
layer
substrate
conductive material
Prior art date
Application number
KR1019920004506A
Other languages
English (en)
Other versions
KR960011927B1 (ko
Inventor
폴 리 페이-잉
죤 리카타 토마스
레디 맥데비트 토마스
크리스티안 페리즈 폴
루이스 펜닝톤 스콧트
가드너 라이언 제임스
크레이그 스트립 데이빗
Original Assignee
죤 디. 크래인
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 죤 디. 크래인, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 죤 디. 크래인
Publication of KR920020613A publication Critical patent/KR920020613A/ko
Application granted granted Critical
Publication of KR960011927B1 publication Critical patent/KR960011927B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C23C14/044—Coating on selected surface areas, e.g. using masks using masks using masks to redistribute rather than totally prevent coating, e.g. producing thickness gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4076—Through-connections; Vertical interconnect access [VIA] connections by thin-film techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

내용 없음

Description

고 종횡비 개구내에서 도전체를 증착하기 위한 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 콜리메이터를 통해 도전 물질을 증착하므로서 집적 회로상에 형성된 본 발명의 도전 물질을 갖는 집적회로의 단면도,
제2도는 본 발명 기술에 따라서 형성된 티타늄 질화물층의 벌크 저항율 도표,
제3도는 본 발명의 기술에 따라서 고 종횡비의 개구의 바닥에서 티타늄 두께 대 스퍼터 압력을 도시한 그래프.

Claims (18)

  1. 종횡비(aspect ratio)가 적어도 1:1인 적어도 하나의 디프레션(at least one depression)을 포함하는 표면 토포그러피(surface topography)를 갖는 기판상에 도전성 물질층을 코팅하는 공정으로써, 상기 기판상에서의 증착(deposition)에 앞서, 종횡비가 약 1:1이거나 혹은 이보다 큰 콜리메이터를 통해 상기 도전성 물질의 원자(atoms of said conductive material)들을 통과시키는 단계를 포함하는 것이 특징인 기판상에 도전성 물질층을 코팅하는 공정.
  2. 집적회로 구조를 형성시키는 공정으로써, 집적회로 기판상에 증착된 절연층에 다수의 개구(aplurality of apertures)를 한정(defining)하는 단계를 포함하고, 상기 다수의 개구는 측벽부 및 바닥부를 갖고 상기 다수의 개구중 적어도 일부는 약 1:1또는 이보다 큰 종횡비를 가지며, 상기 다수의 개구의 상기 측벽부 및 상기 바닥부와 그리고 상기 절연층상에 도전성 물질을 증착시키는 단계를 포함하고, 상기 전도성 물질은 상기 다수의 개구중 상기 적어도 일부의 상기 바닥부에서, 상기 절연층 상의 상기 도전성 물질의 두께에 적어도 10%인 두께를 가지며, 여기서, 상기 증착 단계 동안에, 상기 다수의 개구의 상기 바닥부에서의 증착이 실질적으로 증대되도록 상기 전도성 물질의 원자들을 콜리메이터를 통해 통과시키는 것이 특징인 집적회로 구조를 형성시키는 공정.
  3. 도전성 물질을 콜리메이터를 통해 상기 절연층에 스퍼터링(sputtering)하는 단계를 포함하며, 상기 도전층은 상기 다수의 개구중 상기 적어도 일부의 바닥부에서 상기 절연층 상에서의 상기 도전 물질의 두께에 대략 10%인 두께를 가지며, 상기 스퍼터링 단계는 대략 3-4mTorr이하의 압력에서 수행되는 것이 특징인 스퍼터링 공정.
  4. 제3항에 있어서, 상기 개구의 적어도 일부가 2:1의 종횡비를 갖는 것이 특징인 스퍼터링 공정.
  5. 제3항에 있어서, 상기 도전성 물질이 티타늄으로 구성된 것이 특징인 스퍼터링 공정.
  6. 제3항에 있어서, 상기 전도성 물질이 티타늄 질화물로 구성된 것이 특징인 스퍼터링 공정.
  7. 제6항에 있어서, 상기 스퍼터링 단계가 N2주위(N2 ambient)에서 수행되는 것이 특징인 스퍼터링 공정.
  8. 반도체 기판상에 정렬된 절연체에 구획된 접촉홀내로 장벽층(barrier layer)을 야금술로 스퍼터링하는 공정으로써, 상기 접촉홀 중 적어도 일부는 2:1보다 크거나 같은 종횡비를 갖고 상기 개구중 적어도 일부의 종횡비가 적어도 1:1인 콜리메이터를 기판상에 배치시키는 단계를 포함하는 것이 특징인 야금술로 접촉홀내에 장벽층을 스퍼터링하는 공정.
  9. 접적회로 구조를 금속화(metallizing)하는 공정으로써, 집적회로 기판상에 배치된 절연층에 높은 종횡비를 갖는 개구를 한정하는 단계와, 대략 3-4, Torr이하의 압력으로, 내화 금속 또는 내화 금속합금을 1:1의 종횡비를 갖는 콜리메이터를 통해 상기 절연층에 스퍼터링하는 단계를 포함하는 것이 특징인 집적회로 구조를 금속화하는 공정.
  10. 제9항에 있어서, 상기 절연층에서 상기 개구의 상기 높은 종횡비는 적어도 2:1인 것이 특징인 집적회로 구조를 금속화하는 공정.
  11. 제9항에 있어서, 상기 내화금속인 1.0 mTorr이하의 압력에서 스퍼터링되는 것이 특징인 집적회로 구조를 금속화하는 공정.
  12. 제9항에 있어서, 상기 내화금속이 티타늄으로 구성된 것이 특징인 집적회로 구조를 금속화하는 공정.
  13. 제8항에 있어서, 상기 내화금속 합금이 티타늄 질화물로 구성된 것이 특징인 야금술로 접촉홀내에 장벽층을 스퍼터링하는 공정.
  14. 제13항에 있어서, 상기 증착이 N2주위(N2 ambient)에서 수행되는 것이 특징인 야금술로 접촉홀내에 장벽층을 스퍼터링하는 공정.
  15. 높은 종횡비 디프레션에서 (within high aspect ratio depressions)집적회로 기판의 표면상에 도전층을 증착시키는 스퍼터링 공정으로써, 상기 기판상에 콜리메이터를 배치하는 단계와, 가스 산란(gas scattering)을 감소시키는 조건하에서 상기 공정을 수행하는 단계를 포함하는 것이 특징인 집적회로 기판의 표면상에 도전층을 증착시키는 스퍼터링 공정.
  16. 제15항에 있어서, 상기 스퍼터링 공정이 1.3mTorr이하의 압력에서 수행되는 것이 특징인 집적회로 기판의 표면상에 도전층을 증착시키는 스퍼터링 공정.
  17. 높은 종횡비 디프레션에서 기판 표면상에 장벽층을 형성시키는 공정으로써, 상기 개구는 상부 측벽부를 구비하고, 상기 상부 측벽부에서 뚜렸한 조성(apprecible buildup)없이 상기 높은 양상의 개구내에서 물질 증착을 증대시키는 조건하에서 상기 장벽층을 스퍼터링하는 단계를 포함하는 것이 특징인 기판 표면상에 장벽층을 형성시키는 공정.
  18. 기판상에 정렬된 패시베이션 층(passivation layer)내에 형성되어 있는 높은 종횡비의 개구에 Ti/TiN장벽층을 형성시키는 공정으로써, 1:1종횡비의 개구를 갖는 콜리메이터를 통해 티타늄층을 기판내로 스퍼터링하는 단계와, 상기 콜리메이터를 통해 상기 티타늄층에 티타늄 질화물층을 스퍼터링하는 단계를 포함하며, 이 스퍼터링 단계는 실질적으로 N2가스 주위(an ambient of substantially N2 gas)에서 수행되는 것이 특징인 높은 종횡비의 개구에 Ti/TiN장벽층을 형성시키는 공정.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920004506A 1991-04-19 1992-03-19 장벽층 야금재료 스퍼터링 공정, 불침투성 금속 또는 불침투성 금속 합금층을 디포지트하는 스퍼터링 공정, Ti/TiN 장벽층 형성 공정 및 티타늄 질화물층 스퍼터링 공정 KR960011927B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US69017191A 1991-04-19 1991-04-19
US690,171 1991-04-19

Publications (2)

Publication Number Publication Date
KR920020613A true KR920020613A (ko) 1992-11-21
KR960011927B1 KR960011927B1 (ko) 1996-09-04

Family

ID=24771386

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920004506A KR960011927B1 (ko) 1991-04-19 1992-03-19 장벽층 야금재료 스퍼터링 공정, 불침투성 금속 또는 불침투성 금속 합금층을 디포지트하는 스퍼터링 공정, Ti/TiN 장벽층 형성 공정 및 티타늄 질화물층 스퍼터링 공정

Country Status (10)

Country Link
US (1) US5401675A (ko)
EP (1) EP0509305A1 (ko)
JP (1) JP2726595B2 (ko)
KR (1) KR960011927B1 (ko)
CN (1) CN1033175C (ko)
BR (1) BR9201351A (ko)
CA (1) CA2061119C (ko)
MY (1) MY108408A (ko)
SG (1) SG42979A1 (ko)
TW (1) TW207029B (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6521106B1 (en) 1990-01-29 2003-02-18 Novellus Systems, Inc. Collimated deposition apparatus
US5300813A (en) 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
CA2111536A1 (en) * 1992-12-16 1994-06-17 Geri M. Actor Collimated deposition apparatus
KR970001883B1 (ko) * 1992-12-30 1997-02-18 삼성전자 주식회사 반도체장치 및 그 제조방법
TW271490B (ko) * 1993-05-05 1996-03-01 Varian Associates
US5346601A (en) * 1993-05-11 1994-09-13 Andrew Barada Sputter coating collimator with integral reactive gas distribution
DE4325051C1 (de) * 1993-07-26 1994-07-07 Siemens Ag Anordnung zur Abscheidung einer Schicht auf einer Substratscheibe durch Kathodenstrahlzerstäuben und Verfahren zu deren Betrieb
JP2699839B2 (ja) * 1993-12-03 1998-01-19 日本電気株式会社 半導体装置の製造方法
US5711858A (en) * 1994-04-12 1998-01-27 International Business Machines Corporation Process for depositing a conductive thin film upon an integrated circuit substrate
US5633189A (en) * 1994-08-01 1997-05-27 Actel Corporation Method of making metal to metal antifuse
EP0793268A3 (en) * 1995-05-23 1999-03-03 Texas Instruments Incorporated Process for filling a cavity in a semiconductor device
TW298674B (ko) * 1995-07-07 1997-02-21 At & T Corp
JPH0936228A (ja) * 1995-07-21 1997-02-07 Sony Corp 配線形成方法
US5700716A (en) 1996-02-23 1997-12-23 Micron Technology, Inc. Method for forming low contact resistance contacts, vias, and plugs with diffusion barriers
US5895266A (en) * 1996-02-26 1999-04-20 Applied Materials, Inc. Titanium nitride barrier layers
DE19621855C2 (de) 1996-05-31 2003-03-27 Univ Dresden Tech Verfahren zur Herstellung von Metallisierungen auf Halbleiterkörpern unter Verwendung eines gepulsten Vakuumbogenverdampfers
US5956612A (en) * 1996-08-09 1999-09-21 Micron Technology, Inc. Trench/hole fill processes for semiconductor fabrication
US6025269A (en) * 1996-10-15 2000-02-15 Micron Technology, Inc. Method for depositioning a substantially void-free aluminum film over a refractory metal nitride layer
US6045634A (en) * 1997-08-14 2000-04-04 Praxair S. T. Technology, Inc. High purity titanium sputtering target and method of making
TW430900B (en) * 1997-09-08 2001-04-21 Siemens Ag Method for producing structures having a high aspect ratio
US6287436B1 (en) 1998-02-27 2001-09-11 Innovent, Inc. Brazed honeycomb collimator
US6362097B1 (en) * 1998-07-14 2002-03-26 Applied Komatsu Technlology, Inc. Collimated sputtering of semiconductor and other films
US6140217A (en) 1998-07-16 2000-10-31 International Business Machines Corporation Technique for extending the limits of photolithography
US6197684B1 (en) * 1999-03-19 2001-03-06 United Microelectronics Corp. Method for forming metal/metal nitride layer
US6342133B2 (en) 2000-03-14 2002-01-29 Novellus Systems, Inc. PVD deposition of titanium and titanium nitride layers in the same chamber without use of a collimator or a shutter
DE50207784D1 (de) * 2002-03-19 2006-09-21 Scheuten Glasgroep Bv Vorrichtung und Verfahren zum gerichteten Aufbringen von Depositionsmaterial auf ein Substrat
KR100528069B1 (ko) * 2003-09-02 2005-11-15 동부아남반도체 주식회사 반도체 소자 및 그 제조 방법
KR100561523B1 (ko) * 2003-12-31 2006-03-16 동부아남반도체 주식회사 알루미늄 배선 형성 방법
KR100628242B1 (ko) * 2004-06-24 2006-09-26 동부일렉트로닉스 주식회사 반도체 소자의 베리어층 형성 방법
KR100602087B1 (ko) * 2004-07-09 2006-07-14 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
KR100552857B1 (ko) * 2004-10-25 2006-02-22 동부아남반도체 주식회사 반도체 소자의 콘택 형성 방법
US8236691B2 (en) * 2008-12-31 2012-08-07 Micron Technology, Inc. Method of high aspect ratio plug fill
JP6088083B1 (ja) * 2016-03-14 2017-03-01 株式会社東芝 処理装置及びコリメータ
USD858468S1 (en) * 2018-03-16 2019-09-03 Applied Materials, Inc. Collimator for a physical vapor deposition chamber
USD859333S1 (en) * 2018-03-16 2019-09-10 Applied Materials, Inc. Collimator for a physical vapor deposition chamber
USD937329S1 (en) 2020-03-23 2021-11-30 Applied Materials, Inc. Sputter target for a physical vapor deposition chamber
USD998575S1 (en) 2020-04-07 2023-09-12 Applied Materials, Inc. Collimator for use in a physical vapor deposition (PVD) chamber
USD1009816S1 (en) 2021-08-29 2024-01-02 Applied Materials, Inc. Collimator for a physical vapor deposition chamber
USD997111S1 (en) 2021-12-15 2023-08-29 Applied Materials, Inc. Collimator for use in a physical vapor deposition (PVD) chamber
USD1038901S1 (en) 2022-01-12 2024-08-13 Applied Materials, Inc. Collimator for a physical vapor deposition chamber

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH611938A5 (ko) * 1976-05-19 1979-06-29 Battelle Memorial Institute
DE2705225C2 (de) * 1976-06-07 1983-03-24 Nobuo Tokyo Nishida Ornamentteil für Uhren usw.
US4293374A (en) * 1980-03-10 1981-10-06 International Business Machines Corporation High aspect ratio, high resolution mask fabrication
KR900001825B1 (ko) * 1984-11-14 1990-03-24 가부시끼가이샤 히다찌세이사꾸쇼 성막 지향성을 고려한 스퍼터링장치
FR2583220B1 (fr) * 1985-06-11 1987-08-07 Thomson Csf Procede de realisation d'au moins deux metallisations d'un composant semi-conducteur, recouvertes d'une couche de dielectrique et composant obtenu par ce dielectrique
JPS627855A (ja) * 1985-07-05 1987-01-14 Hitachi Ltd スパツタリング装置
JPS6217173A (ja) * 1985-07-15 1987-01-26 Ulvac Corp 平板マグネトロンスパツタ装置
JPH084088B2 (ja) * 1986-02-27 1996-01-17 工業技術院長 薄膜形成方法
US4849079A (en) * 1986-05-23 1989-07-18 International Business Machines Corp. Process for preparing low electrical contact resistance composition
US4756810A (en) * 1986-12-04 1988-07-12 Machine Technology, Inc. Deposition and planarizing methods and apparatus
US4783248A (en) * 1987-02-10 1988-11-08 Siemens Aktiengesellschaft Method for the production of a titanium/titanium nitride double layer
JPH0660391B2 (ja) * 1987-06-11 1994-08-10 日電アネルバ株式会社 スパッタリング装置
US4824544A (en) * 1987-10-29 1989-04-25 International Business Machines Corporation Large area cathode lift-off sputter deposition device
US4962414A (en) * 1988-02-11 1990-10-09 Sgs-Thomson Microelectronics, Inc. Method for forming a contact VIA
JP2776826B2 (ja) * 1988-04-15 1998-07-16 株式会社日立製作所 半導体装置およびその製造方法
US4822753A (en) * 1988-05-09 1989-04-18 Motorola, Inc. Method for making a w/tin contact
US5112693A (en) * 1988-10-03 1992-05-12 Ppg Industries, Inc. Low reflectance, highly saturated colored coating for monolithic glazing
JPH02143521A (ja) * 1988-11-25 1990-06-01 Tokyo Electron Ltd スパッタリング方法
JP2768364B2 (ja) * 1989-03-16 1998-06-25 富士通株式会社 半導体装置の製造方法
US4920073A (en) * 1989-05-11 1990-04-24 Texas Instruments, Incorporated Selective silicidation process using a titanium nitride protective layer
US4994162A (en) * 1989-09-29 1991-02-19 Materials Research Corporation Planarization method
US5026470A (en) * 1989-12-19 1991-06-25 International Business Machines Sputtering apparatus
US5008217A (en) * 1990-06-08 1991-04-16 At&T Bell Laboratories Process for fabricating integrated circuits having shallow junctions

Also Published As

Publication number Publication date
US5401675A (en) 1995-03-28
JPH05299375A (ja) 1993-11-12
TW207029B (ko) 1993-06-01
KR960011927B1 (ko) 1996-09-04
SG42979A1 (en) 1997-10-17
JP2726595B2 (ja) 1998-03-11
MY108408A (en) 1996-09-30
EP0509305A1 (en) 1992-10-21
CA2061119C (en) 1998-02-03
CN1033175C (zh) 1996-10-30
BR9201351A (pt) 1992-12-01
CA2061119A1 (en) 1992-10-20
CN1065888A (zh) 1992-11-04

Similar Documents

Publication Publication Date Title
KR920020613A (ko) 고 종횡비 개구내에서 도전체를 증착하기 위한 방법
US6057237A (en) Tantalum-containing barrier layers for copper
KR930018660A (ko) 반도체 디바이스, 라이너와 금속도선 및 비아 제조방법
US6045666A (en) Aluminum hole filling method using ionized metal adhesion layer
KR900002455A (ko) 반도체 집적 소자 제조방법
US6410986B1 (en) Multi-layered titanium nitride barrier structure
KR970067616A (ko) 자기 정렬 초박막층을 사용한 cvd 알루미늄의 선택적 블랭킷 증착 및 반사율 개선 방법
KR970003544A (ko) 개선된 티타늄 함유 방지층을 형성하기 위한 공정
EP0799903A3 (en) Methods of sputtering a metal onto a substrate and semiconductor processing apparatus
KR100336554B1 (ko) 반도체소자의배선층형성방법
KR0179797B1 (ko) 바이어스 전압이 인가된 Cu 박막 형성방법
US6146993A (en) Method for forming in-situ implanted semiconductor barrier layers
EP1162656B1 (en) Filling holes and the like in substrates
WO2003052798A3 (en) Method for improving electromigration performance of metallization features through multiple depositions of binary alloys
KR930001311A (ko) 반도체 장치의 금속 배선층 형성방법
KR950015602A (ko) 반도체 장치의 제조방법
US5798300A (en) Method for forming conductors in integrated circuits
US6838364B2 (en) Sputtered tungsten diffusion barrier for improved interconnect robustness
KR100477697B1 (ko) 표면에다중리세스가형성된소재가공방법
KR940022706A (ko) 비아콘택 제조방법
KR19980060592A (ko) 반도체소자의 금속 배선 형성 방법
KR100484253B1 (ko) 반도체 장치의 타이타늄막 형성방법
KR100414745B1 (ko) 반도체소자의금속배선형성방법
KR100494320B1 (ko) 반도체소자의확산방지막형성방법
JPH01102938A (ja) 半導体集積回論の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100824

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee