JPH02306624A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02306624A JPH02306624A JP12913389A JP12913389A JPH02306624A JP H02306624 A JPH02306624 A JP H02306624A JP 12913389 A JP12913389 A JP 12913389A JP 12913389 A JP12913389 A JP 12913389A JP H02306624 A JPH02306624 A JP H02306624A
- Authority
- JP
- Japan
- Prior art keywords
- tungsten
- side wall
- viahole
- insulating film
- ions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 40
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 39
- 239000010937 tungsten Substances 0.000 claims abstract description 39
- 150000002500 ions Chemical class 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 5
- 230000000873 masking effect Effects 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 2
- 230000005596 ionic collisions Effects 0.000 abstract 2
- 238000010521 absorption reaction Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 244000046146 Pueraria lobata Species 0.000 description 1
- 235000010575 Pueraria lobata Nutrition 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にヴィアホー
ルを選択ＣＶＤによりタングステンで埋め込む方法に関
する。
ルを選択ＣＶＤによりタングステンで埋め込む方法に関
する。
従来絶縁膜に設けたヴィアホールを選択ＣＶＤによるタ
ングステンで埋め込む場合、ヴィアホールの底面からの
みタングステン膜を成長させているため、タングステン
膜は側壁へは付着していなかった。
ングステンで埋め込む場合、ヴィアホールの底面からの
みタングステン膜を成長させているため、タングステン
膜は側壁へは付着していなかった。
上述した従来のヴィアホールの埋め込みでは第３図に示
すように、絶縁膜である側壁面にはタングステン膜は成
長せず、従ってタングステン膜は付着しない。そのため
埋め込み後の半導体装置の製造工程で、タングステン膜
がはがれ易いという欠点がある。
すように、絶縁膜である側壁面にはタングステン膜は成
長せず、従ってタングステン膜は付着しない。そのため
埋め込み後の半導体装置の製造工程で、タングステン膜
がはがれ易いという欠点がある。
ヴィアホールを絶縁膜のエツチングにより形成した後、
半導体基板に対し斜めにイオンを入射することによりイ
オンをヴィアホールの側壁に衝突させる。このときヴィ
アホール側壁を除く絶縁膜表面はイオンの衝突を受けな
いようにマスクされている。その後選択ＣＶＤによりタ
ングステン膜をヴィアホール底面から成長させる。ヴィ
アホールの側壁にイオンを衝突させることにより側壁表
面にダメージを与え、その後タングステンの選択ＣＶＤ
を行う際に、イオン衝突によりダメージの発生した側壁
面にはダメージが吸着点（成長点）となり、タングステ
ン粒が形成され、その後ヴィアホールの底面から成長し
てきたタングステン膜とタングステン粒が結合すること
により、側壁にもタングステン膜を付着させるものであ
る。
半導体基板に対し斜めにイオンを入射することによりイ
オンをヴィアホールの側壁に衝突させる。このときヴィ
アホール側壁を除く絶縁膜表面はイオンの衝突を受けな
いようにマスクされている。その後選択ＣＶＤによりタ
ングステン膜をヴィアホール底面から成長させる。ヴィ
アホールの側壁にイオンを衝突させることにより側壁表
面にダメージを与え、その後タングステンの選択ＣＶＤ
を行う際に、イオン衝突によりダメージの発生した側壁
面にはダメージが吸着点（成長点）となり、タングステ
ン粒が形成され、その後ヴィアホールの底面から成長し
てきたタングステン膜とタングステン粒が結合すること
により、側壁にもタングステン膜を付着させるものであ
る。
〔実施例１〕
本発明の実施例１を第１図を参照して説明する。
まず第１（ａ）図に示すように、シリコン基板１０１上
の厚さ１〜１．５μの絶縁膜１０２にドライエツチング
により、電極配線と接続をとるためのコンタクト孔１０
５を形成し、レジスト１０３を残したままコンタクト孔
１０５の側壁面にのみＡｒイオン１０４を３０ｋｅｖ１
〜５Ｅ１５ｃｍ−２で衝突させる。第１（ｄ）図に示す
ように半導体基板に対するＡｒイオンの入射角度θは、
レジスト１０３の厚さがＸ、絶縁膜１０２の厚さがｙ１
コンタクト孔１０５の直径が２１であるとき、コンタク
ト孔の底面のＳｉ基板には、Ａ ｒイオンが衝突した場
合、Ａｒ原子の存在及びダメージによるコンタクトの電
気特性の劣化が考えられるため、Ａｒイオンを衝突させ
ず、またコンタクト孔の少なくとも上部から半分の深さ
の側壁面まではイオンを衝突させるために、θ１ ＝ｔ
ａｎ−’ （（ｘ ＋ ｙ） ／２）／ｚ）、θ２＝ｔ
ａｎ” （（ｘ＋ｙ） ／ｚ）、θ１〈θくθ２とする
。その後レジスト１０３を剥離し、選択ＣＶＤによりタ
ングステン膜１０６を基板温度２５０℃、ＷＦ６ガス流
量を１０〜２０ ｓｃｃｍ。
の厚さ１〜１．５μの絶縁膜１０２にドライエツチング
により、電極配線と接続をとるためのコンタクト孔１０
５を形成し、レジスト１０３を残したままコンタクト孔
１０５の側壁面にのみＡｒイオン１０４を３０ｋｅｖ１
〜５Ｅ１５ｃｍ−２で衝突させる。第１（ｄ）図に示す
ように半導体基板に対するＡｒイオンの入射角度θは、
レジスト１０３の厚さがＸ、絶縁膜１０２の厚さがｙ１
コンタクト孔１０５の直径が２１であるとき、コンタク
ト孔の底面のＳｉ基板には、Ａ ｒイオンが衝突した場
合、Ａｒ原子の存在及びダメージによるコンタクトの電
気特性の劣化が考えられるため、Ａｒイオンを衝突させ
ず、またコンタクト孔の少なくとも上部から半分の深さ
の側壁面まではイオンを衝突させるために、θ１ ＝ｔ
ａｎ−’ （（ｘ ＋ ｙ） ／２）／ｚ）、θ２＝ｔ
ａｎ” （（ｘ＋ｙ） ／ｚ）、θ１〈θくθ２とする
。その後レジスト１０３を剥離し、選択ＣＶＤによりタ
ングステン膜１０６を基板温度２５０℃、ＷＦ６ガス流
量を１０〜２０ ｓｃｃｍ。
ＳｉＨ４ガス流量を６〜１２ｓｅｃｍの条件でコンタク
ト孔１０５にのみ１〜１．５μｍの厚さで成長させる。
ト孔１０５にのみ１〜１．５μｍの厚さで成長させる。
次に、第１（ｂ）図に示すように、タングステンの成長
中にＡｒイオン１０４の衝突によりダメージを受けた側
壁の絶縁膜表面にもタングステン粒１０７が形成され、
第１（ｃ）図に示すように、コンタクト孔１０５底面か
ら成長してきたタングステン膜１０６と側壁に発生した
タングステン粒１０７が結合し、タングステン膜は側壁
面にも付着する。
中にＡｒイオン１０４の衝突によりダメージを受けた側
壁の絶縁膜表面にもタングステン粒１０７が形成され、
第１（ｃ）図に示すように、コンタクト孔１０５底面か
ら成長してきたタングステン膜１０６と側壁に発生した
タングステン粒１０７が結合し、タングステン膜は側壁
面にも付着する。
〔実施例２〕
本発明の実施例２を第２図を参照して説明する。
まず第２（ａ）図に示すように、アルミニウム配線２０
８上の層間絶縁膜２１０にドライエツチングにより下層
のアルミニウム配線２０８と上層の金属配線をとるため
スルーホール２０９を形成する。その後レジスト２０５
を残したままＡｒイオン２０４をスルーホール２０９の
側壁に衝突させ、側壁の絶縁膜表面にダメージを発生さ
せる。第２（ｄ）図に示すようにこの時半導体基板に対
するＡｒイオンの入射角度θはレジスト２０５の厚さが
Ｘ、絶縁膜２１０の厚さがｙ、スルーホール２０９の直
径が２であるとき、実施例１と等しい条件であるが、こ
こではスルーホールの底面のアルミニウム配線２０８に
ｓ Ａ ｒイオンが衝突しても問題ないため入射角度の
上限θ２は実施例１に比ベマージンが緩くなる。その徒
弟２（ｂ）図に示すように、レジスト２０３を除去し、
選択ＣＶＤによりスルーホール２０９にのみタングステ
ン膜２０６を基板温度２５０℃、ＷＦ６ガス流量お１０
〜２０ｓｃｃｍ、ＳｉＨ４ガス流量を６〜１２ｓｅｃｍ
で１〜１．５μｍの厚さで成長させる。第２（ｃ）図に
示す様に、Ｗの成長中にダメージを受けたスルーホール
の側壁面の層間絶縁膜２１０にタングステン粒２０７が
形成され、第２（ｃ）図に示すようにスルーホール２０
９の底面から成長してきたタングステン膜２０６とタン
グステン粒２０７は結合し、タングステン膜２０６はス
ルーホールの側壁面にも付着する このように、下層に金属配線のあるスルーホールでは、
Ａｒイオンの入射角の制限が緩くてもよい。
８上の層間絶縁膜２１０にドライエツチングにより下層
のアルミニウム配線２０８と上層の金属配線をとるため
スルーホール２０９を形成する。その後レジスト２０５
を残したままＡｒイオン２０４をスルーホール２０９の
側壁に衝突させ、側壁の絶縁膜表面にダメージを発生さ
せる。第２（ｄ）図に示すようにこの時半導体基板に対
するＡｒイオンの入射角度θはレジスト２０５の厚さが
Ｘ、絶縁膜２１０の厚さがｙ、スルーホール２０９の直
径が２であるとき、実施例１と等しい条件であるが、こ
こではスルーホールの底面のアルミニウム配線２０８に
ｓ Ａ ｒイオンが衝突しても問題ないため入射角度の
上限θ２は実施例１に比ベマージンが緩くなる。その徒
弟２（ｂ）図に示すように、レジスト２０３を除去し、
選択ＣＶＤによりスルーホール２０９にのみタングステ
ン膜２０６を基板温度２５０℃、ＷＦ６ガス流量お１０
〜２０ｓｃｃｍ、ＳｉＨ４ガス流量を６〜１２ｓｅｃｍ
で１〜１．５μｍの厚さで成長させる。第２（ｃ）図に
示す様に、Ｗの成長中にダメージを受けたスルーホール
の側壁面の層間絶縁膜２１０にタングステン粒２０７が
形成され、第２（ｃ）図に示すようにスルーホール２０
９の底面から成長してきたタングステン膜２０６とタン
グステン粒２０７は結合し、タングステン膜２０６はス
ルーホールの側壁面にも付着する このように、下層に金属配線のあるスルーホールでは、
Ａｒイオンの入射角の制限が緩くてもよい。
以上、シリコン基板と金属配線間の接続をとるための開
孔なフンタクト孔、下層配線と上層配線間の接続をとる
ための開孔をスルーホール、両者を総称してヴィアホー
ルなる語を使用した。
孔なフンタクト孔、下層配線と上層配線間の接続をとる
ための開孔をスルーホール、両者を総称してヴィアホー
ルなる語を使用した。
以上説明したように、絶縁膜中に形成したヴィアホール
の側壁面にイオンを衝突させ側壁の絶縁膜表面にダメー
ジを与えることにより、タングステン成長中にヴィアホ
ールの側壁面にタングステン粒が発生し、底面から成長
してきたタングステン膜とこのタングステン粒が結合す
ることによりタングステン膜のヴィアホール側壁面への
付着を可能とする。
の側壁面にイオンを衝突させ側壁の絶縁膜表面にダメー
ジを与えることにより、タングステン成長中にヴィアホ
ールの側壁面にタングステン粒が発生し、底面から成長
してきたタングステン膜とこのタングステン粒が結合す
ることによりタングステン膜のヴィアホール側壁面への
付着を可能とする。
従って、半導体装置の歩留り及び信頼性の改善がもたら
される効果がある。
される効果がある。
第１図（ａ）〜（ｄ）は本発明の実施例１を説明するだ
めの縦断面図、第２図（ａ）〜（ｄ）は実施例２を説明
するための縦断面図、第３図は従来技術によるヴィアホ
ール形状を示す縦断面図である。 １０１．２０１，３０１・・・・・・シリコン基板、１
０２．３０２・・・・・・絶縁膜、１０３，２０３・・
・・・・レジスト、１０４ 、 ２０４−Ａ ｒイオン
、１０５゜２０５・・・・・・コンタクト孔、１０６，
２０６，３０６・・・・・・タングステン膜、１０７，
２０７・・・・・・タングステン１２０８・・・・・・
アルミニウム配線、２０９・・・・・・スルーホール、
２１０・・・・・・層間絶縁膜、２１１・・・・・・レ
ジスト。 代理人 弁理士 内 原 晋 「 第１霞 （Ｃ） 第１ 圓 （α） （ｂ） 葛２国 （Ｃ） Ｌ （、（） 第２図
めの縦断面図、第２図（ａ）〜（ｄ）は実施例２を説明
するための縦断面図、第３図は従来技術によるヴィアホ
ール形状を示す縦断面図である。 １０１．２０１，３０１・・・・・・シリコン基板、１
０２．３０２・・・・・・絶縁膜、１０３，２０３・・
・・・・レジスト、１０４ 、 ２０４−Ａ ｒイオン
、１０５゜２０５・・・・・・コンタクト孔、１０６，
２０６，３０６・・・・・・タングステン膜、１０７，
２０７・・・・・・タングステン１２０８・・・・・・
アルミニウム配線、２０９・・・・・・スルーホール、
２１０・・・・・・層間絶縁膜、２１１・・・・・・レ
ジスト。 代理人 弁理士 内 原 晋 「 第１霞 （Ｃ） 第１ 圓 （α） （ｂ） 葛２国 （Ｃ） Ｌ （、（） 第２図
Claims (2)
- （１）絶縁膜に形成したヴィアホールに選択ＣＶＤによ
るタングステン膜を成長させる前に、半導体基板に対し
斜めにイオンを入射することによりヴィアホールの側壁
面にイオンを衝突させる工程有する半導体装置の製造方
法。 - （２）上記特許請求の範囲（１）においてヴィアホール
の側壁面にイオンを衝突させる際にヴィアホールの側壁
部を除く絶縁膜表面はイオンの衝突を受けないようにマ
スクされている工程を有する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12913389A JPH02306624A (ja) | 1989-05-22 | 1989-05-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12913389A JPH02306624A (ja) | 1989-05-22 | 1989-05-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02306624A true JPH02306624A (ja) | 1990-12-20 |
Family
ID=15001924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12913389A Pending JPH02306624A (ja) | 1989-05-22 | 1989-05-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02306624A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5512498A (en) * | 1994-01-28 | 1996-04-30 | Sony Corporation | Method of producing semiconductor device |
-
1989
- 1989-05-22 JP JP12913389A patent/JPH02306624A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5512498A (en) * | 1994-01-28 | 1996-04-30 | Sony Corporation | Method of producing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5780356A (en) | Method for forming metal wire of semiconductor device | |
| JPH04142061A (ja) | タングステンプラグの形成方法 | |
| JPH02306624A (ja) | 半導体装置の製造方法 | |
| JP2001053026A (ja) | 半導体装置の製造方法 | |
| JP2768304B2 (ja) | 半導体装置の製造方法 | |
| JPS63133551A (ja) | 半導体装置の製造方法 | |
| US5455198A (en) | Method for fabricating tungsten contact plug | |
| JPS6242522A (ja) | 半導体装置の製造方法 | |
| JPH09213660A (ja) | 平坦な金属層の形成方法 | |
| JPH01214137A (ja) | 集積回路の製造方法 | |
| JPS6058636A (ja) | 絶縁分離領域の形成方法 | |
| JPH10189606A (ja) | 半導体装置のバンプ及びその製造方法 | |
| JPS61256626A (ja) | 絶縁膜表面での薄膜選択成長方法 | |
| JPS6379347A (ja) | 半導体装置の製造方法 | |
| KR100641501B1 (ko) | 반도체 디바이스의 금속 라인 형성 방법 | |
| JPH0448635A (ja) | 半導体装置の製造方法 | |
| KR910006091B1 (ko) | 반도체 장치의 제조방법 | |
| JP2911171B2 (ja) | 半導体素子のコンタクトプラグの形成方法 | |
| JPH0244718A (ja) | 半導体装置の製造方法 | |
| JPH02264426A (ja) | 半導体装置の製造方法およびそれにより得られる半導体装置 | |
| JPH03108720A (ja) | 半導体装置の製造方法 | |
| JPH03280545A (ja) | 半導体装置の配線形成方法 | |
| JPS63280442A (ja) | 半導体装置の製造方法 | |
| JPH0513376B2 (ja) | ||
| JPH04125931A (ja) | 配線の形成方法 |