JPS61256626A - 絶縁膜表面での薄膜選択成長方法 - Google Patents

絶縁膜表面での薄膜選択成長方法

Info

Publication number
JPS61256626A
JPS61256626A JP9827785A JP9827785A JPS61256626A JP S61256626 A JPS61256626 A JP S61256626A JP 9827785 A JP9827785 A JP 9827785A JP 9827785 A JP9827785 A JP 9827785A JP S61256626 A JPS61256626 A JP S61256626A
Authority
JP
Japan
Prior art keywords
silicon
insulating film
aluminum
film
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9827785A
Other languages
English (en)
Inventor
Fumitake Mieno
文健 三重野
Yuji Furumura
雄二 古村
Kikuo Ito
伊藤　喜久雄
Tomihiro Yonenaga
富広 米永
Masayuki Takeda
正行 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP9827785A priority Critical patent/JPS61256626A/ja
Publication of JPS61256626A publication Critical patent/JPS61256626A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［ｔＩＡ要〕 半導体装置の製造方法であって、絶縁膜の表面に選択的
にシリコン、又は金属シリサイドを成長させるために、
予め絶縁膜の所定領域にシリコンのイオン注入を行い、
しかる後に、所定の雰囲気ガス中でＣＶＤ法により所要
の生成物を選択成長させるようにしたものであり、従来
不可能とされた絶縁膜上における所望の選択成長を可能
にしたものである。
［産業上の利用分野］ 本発明は、半導体装置の製造方法に係り、特に半導体素
子の製造過程で、ＣＶＤ法により絶縁膜の表面に、所要
の生長膜を選択成長させる方法に関する。
半導体装置の製造工程では、シリコンの選択エピタキシ
ャル成長をはじめ、多層配線構造では二酸化シリコン膜
や燐珪酸ガラス（Ｐ　Ｓ　Ｇ）層等の絶縁膜の表面に、
タングステンやアルミニウム等の選択成長が必要とされ
ることが多い。
然しなから、二酸化シリコン膜や２８０層のような絶縁
膜の表面上に、シリコンの選択エピタキシャル成長や、
タングステン、アルミニウム等の選択成長は不可能であ
るので、適切な選択成長方法が要望されている。
［従来の技術］ 第２図（ａ）〜第２図（Ｃ）は、従来一般的に行われて
いる、シリコン基板表面に選択的にエピタキシャル成長
を行う場合の製造工程の断面図を示している。
第２図（ａ）で、シリコン基板１があり、その表面にマ
スク用の絶縁膜２として二酸化シリコン膜または窒化シ
リコン膜を形成したものである。
第２図（ｂ）は、絶縁膜２の選択成長をすべき領域３を
開口してシリコン面を露出させ、絶縁膜のマスクを形成
したものである。
第２図（Ｃ）は、減圧ＣＶＤ法により開口部にシリコン
のエピタキシャル成長を行ったもので、ＣＶＤ装置内に
おける圧力を１０Ｔｏｒｒ程度にして、反応ガスに三塩
化シラン（ＳｉＨＣｌａ　）を用いてＣＶＤを行い、シ
リコンのエピタキシャル成長層４を生成したものである
。
このようなシリコンの選択成長と同様の方法により、タ
ングステンやアルミニウムを選択的に形成することも可
能であって、例えばタングステンを選択成長させる場合
には、反応ガスとして六弗化タングステンを使用すれば
よく、またアルミニウムを選択成長させる場合には、Ｔ
　Ｉ　Ｂ　Ａ　（Ｔｒｉｉｓｏｂｕｔｙｌ　Ａｌｕｍｉ
ｎｕｍ）と三塩化燐（ＰＣＩ　ａ　）の混合ガスを使用
するか、または三塩化ボロン（ＢＣＩ、３）　を使用す
るとよい。
このように、ＣＶＤ法によりシリコンの選択エピタキシ
ャル成長やタングステン、アルミニウムの選択成長は、
下地の基板がシリコンの場合には可能であるが、下地が
絶縁膜の場合には選択成長をさせることは不可能であっ
た。
第３図（ａ）〜第３図（ｅ）は、絶縁層を介して多層配
線を行う際の、従来の選択成長方法を説明するための要
部断面図である。
第３図（ａｌで、シリコン基板１１があり、その表面に
絶縁膜１２として例えば二酸化シリコン膜が被膜されて
いて、その上面に第１のアルミニウム配線１３が形成さ
れている。
第３回申）は、第１のアルミニウム配線を埋設するよう
に、線間絶縁膜１４として例えばＢ−ＰＳＧ（線間の絶
縁用の燐珪酸ガラス）を被膜するが、この際に第１のア
ルミニウム配線部の厚み分だけ、被膜に凹凸ができるの
で、この凹凸を除去するために、その表面にレジスト膜
１５を被覆して表面を平坦化する。
第３図１８）は、レジスト膜と凸型になっている線間絶
縁膜のＰＳＧを、ドライエツチングによってエツチング
して、はぼ第１のアルミニウム配線の高さに平坦化する
。
第３図（ｄ）は、その表面に、眉間絶縁膜１６として１
−ＰＳＧ（層間のＰＳＧ）をＣＶＤ法により形成し、そ
の表面の所定の位置に、第２のアルミニウム配線１６を
パターニングにより形成する。
第３図（Ｑ）は、その表面に保護絶縁ＩＪ１７としてＣ
−ＰＳＧ　（カバー用ＰＳＧ）と、プラズマＣＶＤ法に
より窒化シリコン（ＳｉＮ）膜を形成して完成する。
このように、従来、ＣＶＤ法により絶縁膜の表面に所望
の選択成長をする際には、選択領域の周囲にシリコン酸
化物や窒化物等のマスクを形成する必要があり、それに
伴うレジスト塗布やパターニング、マスク除去等の煩雑
な工程を必要とする欠点がある。
［発明が解決しようとする問題点］ 従来の選択成長方法では、ＣＶＤ法により、絶縁膜の表
面に、シリコン、タングステンまたはアルミニウム等を
選択成長ができないことが問題点である。
［問題点を解決するための手段］ 本発明は、上記問題点を解決するためのもので、その手
段は、シリコン基板の表面に成膜された絶縁膜の所定領
域に、シリコンをイオン注入をすることにより、その絶
縁膜の表面を高密度のシリコンを含む絶縁膜とし、その
ような絶縁膜に、所定の雰囲気ガス中で、減圧ＣＶＤに
より気相成長を行うことにより、絶縁膜の表面にシリコ
ン、タングステン、アルミニウム等の金属を選択成長さ
せるようにしたものである。
［作用］ 通常、シリコン基板の表面には、シリコン、タングステ
ン及びアルミニウム等の選択成長ができるが、絶縁膜の
表面では選択成長が不可能であるので、本発明では、絶
縁膜の表面の選択成長をさせる領域に、シリコンのイオ
ン注入を行い、そのシリコンイオン注入領域が高濃度シ
リコンになっていることを利用して、その部分に減圧Ｃ
ＶＤ法により成膜することで、所望の生成物を得るもの
である。
［実施例］ 第１図（ａｌ〜第１図（ｆ）は本発明の実施例である、
絶縁膜表面にアルミニウム配線の選択成長を行なった断
面図を示している。
第１図（ａ）で、シリコン基板２１があり、その表面に
絶縁膜２２として例えば二酸化シリコン膜が被膜され、
その所定位置にポリシリコン２３が形成されている。
第１図（ｂｌは、アルミニウムの第１の配線をするため
に、その領域の絶縁膜をエツチングした後、その部分に
シリコンのイオン注入を行うが、イオン注入の条件は、
シリコンイオン（Ｓｔ”）を１０１５　／、Ｊ程度の密
度で、エネルギーが３５ＫｅＶ程度であるが、絶縁膜の
表面でもシリコンをイオン注入することによって、注入
領域に高濃度のシリコン層を形成することにより、シリ
コン基板の場合と同様にアルミニウムの選択成長を行う
ことが可能になるもので、非注入領域にはレジスト膜２
４を被着しておく。
第１図（Ｃ１は、減圧ＣＶＤ法により、絶縁膜上にアル
ミニウムの第１の配線層２５を選択成長するもので、ガ
スとしてＴ　Ｉ　Ｂ　Ａ　（Ｔｒｉｉｓｏｂｕｔｙｌ　
Ａｌｕｍｉｎｕｓ）と三塩化燐（Ｐｃｔ　３）の混合ガ
スにより、温度が３００℃、圧力が０．５Ｔｏｒｒの状
態で、下記の反応式により選択形成される。
（ｉＢｕ）３　Ａｌ−＝　（ｉＢｕ）ｚ　ＡＩＨ＋ブチ
レン↓ ＡＩ＋ブチレン　＜１） ＡＩ＋ＨＣｌ−ＡｌＣｌ３＋Ｈ（２） このように、酸化膜上では、（２）が支配的反応となり
、シリコン上では（１）が支配的になる。
第１図（ｄ）は、その表面にＰＳＧの保護膜２６を形成
したものである。
第１図（ｅ）は、保護膜２６の表面に、アルミニウムの
第２の配線を行うために、レジスト膜２７を被着して、
配線領域に開口部２８をエツチングにより形成し、全面
にシリコンのイオン注入を行ったものである。
第１図（ｆ）は、開口部２８に、アルミニウムの第２の
配線２９を選択成長を行なったものであり、その表面に
保護膜３０としてＰＳＧを被着したものである。
尚、このような選択成長は、上記の説明と同様な手順に
よって、雰囲気ガスの種類を換えるだけで、絶縁膜の表
面にシリコンのエピタキシャル成長をはじめ、タングス
テン等のシリサイドも形成することができ、例えばタン
グステンシリサイドの形成の場合には、下記の反応によ
り行われ、ＷＦ２　＋５ｉＨＣ１３→−５ｉ　２　　↓
＋ＨＣＩ　＋ＨＦタングステンシリサイドが形成される
。
［発明の効果］ 以上、詳細に説明したように、本発明のシリコンのイオ
ン注入により、絶縁膜の表面に、シリコン、タングステ
ン及びアルミニウム等の選択成長を自在に行うことがで
きることにより、平坦な多層配線の形成や、金属シリサ
イド等の選択成長が可能になり、高品質で且つ簡易な製
造工程で半導体装置が供し得るという効果大なるものが
ある。
【図面の簡単な説明】
第１図（ａ）〜第１図（ｆ）は、本発明によるアルミニ
ウムの多層配線を形成する際の工程を示す断面図第２図
ｉａｌ〜第２図（Ｃ）は、従来のシリコン基板面に選択
成長の工程を示す断面図、 第３図は、従来のアルミニウムの多層配線を形成する際
の工程を示す断面図、 図において、 ２１はシリコン基板、　　　２２は絶縁膜、２３はポリ
シリコン、　　　２４はレジスト膜、２５は第１の配線
層、　　　２６は保護膜、２７はレジスト膜、　　　　
２８は開口部、２９は第２の配線層、　　　３０は保護
膜、をそれぞれ示している。 （ｂ）　　　　　　　　　　（（ａ） スリン１明ｒ＝Ｊ３７４ミニ％ｎ９１ｆｊｒＱ炙＆ｆｊ
ｌｋ°ｈｑｑｘ：Ｒ１ｒ＊Ｙｌ’ｒｆ！１９第１図 （Ｑ） （ｂ） 禎し艮めシック＞Ｌ導ｉカｒｉでθ灸゛冬ｔｐｓＸｎを
芥ｔａば１図第２図 （Ｑ） （ｅ） Ｃ，ｔ−アｌレミニウム、ｑｉＩｙ４に：Ｒ＊ｅＦｔＡ
’７璃ａ者’ｅ＊’ｆ　ｔテＩｔｌｆｆｌ第３ｗ

Claims (1)

    【特許請求の範囲】
  1. 絶縁膜表面の所定領域にシリコンをイオン注入をした後
    、該イオン注入領域に所定の雰囲気ガス中でＣＶＤ法に
    より、シリコン又は金属シリサイドを選択成長すること
    を特徴とする絶縁膜表面での薄膜選択成長方法。
JP9827785A 1985-05-08 1985-05-08 絶縁膜表面での薄膜選択成長方法 Pending JPS61256626A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9827785A JPS61256626A (ja) 1985-05-08 1985-05-08 絶縁膜表面での薄膜選択成長方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9827785A JPS61256626A (ja) 1985-05-08 1985-05-08 絶縁膜表面での薄膜選択成長方法

Publications (1)

Publication Number Publication Date
JPS61256626A true JPS61256626A (ja) 1986-11-14

Family

ID=14215443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9827785A Pending JPS61256626A (ja) 1985-05-08 1985-05-08 絶縁膜表面での薄膜選択成長方法

Country Status (1)

Country Link
JP (1) JPS61256626A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4857484A (en) * 1987-02-21 1989-08-15 Ricoh Company, Ltd. Method of making an ion-implanted bonding connection of a semiconductor integrated circuit device
JPH0645210A (ja) * 1992-07-27 1994-02-18 Nec Corp 多層配線の形成方法
US5342792A (en) * 1986-03-07 1994-08-30 Canon Kabushiki Kaisha Method of manufacturing semiconductor memory element
JPH07201998A (ja) * 1993-12-21 1995-08-04 Hyundai Electron Ind Co Ltd 金属配線製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5342792A (en) * 1986-03-07 1994-08-30 Canon Kabushiki Kaisha Method of manufacturing semiconductor memory element
US4857484A (en) * 1987-02-21 1989-08-15 Ricoh Company, Ltd. Method of making an ion-implanted bonding connection of a semiconductor integrated circuit device
JPH0645210A (ja) * 1992-07-27 1994-02-18 Nec Corp 多層配線の形成方法
JPH07201998A (ja) * 1993-12-21 1995-08-04 Hyundai Electron Ind Co Ltd 金属配線製造方法

Similar Documents

Publication Publication Date Title
US4617087A (en) Method for differential selective deposition of metal for fabricating metal contacts in integrated semiconductor circuits
US5087322A (en) Selective metallization for high temperature semiconductors
JPH0682757B2 (ja) 導電体形成方法
JPH0923001A (ja) 半導体装置の製造方法
JPS61256626A (ja) 絶縁膜表面での薄膜選択成長方法
JPH0410219B2 (ja)
JP3206943B2 (ja) Ｓｏｉ基板の製法および半導体装置
JP3191477B2 (ja) 配線構造およびその製造方法
KR100256237B1 (ko) 콘택홀 형성방법
JPS6242522A (ja) 半導体装置の製造方法
JPS6058636A (ja) 絶縁分離領域の形成方法
JPS6024013A (ja) 半導体装置の製造方法
JPS6211227A (ja) 半導体装置の製造方法
JPH07245300A (ja) 半導体装置の製造方法
JP2841457B2 (ja) アルミニウム膜の形成方法
JPH06120355A (ja) 半導体装置の製造方法
JPS6320383B2 (ja)
JP3206944B2 (ja) 半導体装置
JP3082230B2 (ja) 配線の形成方法
JPH02194557A (ja) 半導体装置およびその製造方法
JPH04106923A (ja) バイアスｅｃｒ―ｃｖｄ法による埋め込み方法
JPH10294290A (ja) 半導体装置の製造方法
JPS58197876A (ja) 半導体装置
JPH0376577B2 (ja)
JPS6316639A (ja) 半導体装置の製造方法