KR100510465B1 - 반도체장치의 배리어 금속막 형성방법 - Google Patents

반도체장치의 배리어 금속막 형성방법 Download PDF

Info

Publication number
KR100510465B1
KR100510465B1 KR1019980016980A KR19980016980A KR100510465B1 KR 100510465 B1 KR100510465 B1 KR 100510465B1 KR 1019980016980 A KR1019980016980 A KR 1019980016980A KR 19980016980 A KR19980016980 A KR 19980016980A KR 100510465 B1 KR100510465 B1 KR 100510465B1
Authority
KR
South Korea
Prior art keywords
metal
film
semiconductor device
nitride film
barrier
Prior art date
Application number
KR1019980016980A
Other languages
English (en)
Other versions
KR19990084912A (ko
Inventor
박영호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019980016980A priority Critical patent/KR100510465B1/ko
Publication of KR19990084912A publication Critical patent/KR19990084912A/ko
Application granted granted Critical
Publication of KR100510465B1 publication Critical patent/KR100510465B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment

Abstract

본 발명은 반도체 장치의 배리어 금속막 형성방법에 있어서, 상기 배리어 금속막은, 반도체 기판 상에 금속막을 형성하고, 상기 금속막의 표면에 질소 이온 주입 또는 질소 분위기에서 스퍼터 식각하여 상기 금속막의 입자 사이를 메울 수 있는 질화막을 형성하고, 상기 질화막 상에 타이타늄 질화막(TiN)으로 구성되는 금속 질화막을 형성하여 이루어진다. 본 발명의 반도체 장치의 금속 배리어막 형성방법에 의하면, 금속 배리어막이 치밀하고 후속 금속 배선층을 증착할 때 실리콘 기판과 금속 배선층의 반응을 억제하여 반도체 장치의 특성 변화을 방지할 수 있다.

Description

반도체 장치의 배리어 금속막 형성방법{Method for forming barrier metal layer in semiconductor device}
본 발명은 반도체 장치의 제조방법에 관한 것으로, 특히 반도체 장치의 배리어 금속막 형성방법에 관한 것이다.
일반적으로, 반도체 장치에서 이종 물질이 사용될 때 이종 물질간에 상호확산 또는 반응이 일어난다. 상기 상호확산이 일어나면 반도체 장치의 특성이 나쁘게 되어 제조시 불량한 반도체 장치가 된다. 예를 들면, 실리콘 기판의 활성영역(N 또는 P 불순물 영역)과 배선 금속층이 접촉하는 금속 콘택에 있어서, 상기 금속 콘택에 배선 금속층, 예컨대 알루미늄을 증착한 후 장시간 사용하거나 고온에 수 내지 수십시간만 사용하여도 상기 불순물 영역을 파괴하여 접합 누설전류가 급격히 증가한다.
상술한 상호확산을 방지하기 위하여 실리콘 기판과 금속 배선층 사이에 금속 배리어막을 사용하는 방법이 제안되었다. 여기서, 종래의 금속 배리어막 형성 방법을 설명한다.
도 1은 종래 기술에 의한 반도체 장치의 배리어 금속막 형성방법을 설명하기 위하여 도시한 단면도이다.
도 1 및 도 2를 참조하면, 실리콘 기판(1) 상에 배리어 금속막으로 금속막(3)과 금속 질화막(5)의 이중막이 형성되어 있다. 상기 금속막(3)은 타이타늄막(Ti)으로 형성되며, 상기 금속 질화막(5)은 타이타늄 질화막(TiN)으로 형성된다. 특히, 상기 금속 질화막(5)은 금속 타겟을 사용하여 질소분위기에서 스퍼터링 방법에 의하여 형성한다. 이때, 상기 금속 질화막(5)은 높은 용융점 물질이어서 박막 성장시 도 1과 같이 주상 구조(columnar structure)로 치밀하지 못하게 형성된다. 또한, 이러한 주상 구조의 금속 질화막(5)은 도 2에 도시한 바와 같이 각 입자 사이에 미세 보이드를 갖는 치밀하지 못한 구조이기 때문에 후속 공정, 즉 상기 금속 질화막(5) 상에 형성되는 금속 배선층(금속 플러그: 도시 안됨)를 형성할 때 실리콘 기판(1)과 금속 플러그 형성용 가스가 반응하여 반응물(7)이 생기기 때문에 배리어 특성을 나쁘게 한다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 상술한 문제를 해결하여 치밀한 구조와 후속공정시 반응물이 발생하지 않도록 하는 반도체 장치의 배리어 금속막 형성방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 반도체 장치의 배리어 금속막 형성방법에 있어서, 상기 배리어 금속막은, 반도체 기판 상에 금속막을 형성하는 단계와, 상기 금속막의 표면에 질소 이온 주입 또는 질소 분위기에서 스퍼터 식각하여 상기 금속막의 입자 사이를 메울 수 있는 질화막을 형성하는 단계와, 상기 질화막 상에 타이타늄 질화막(TiN)으로 구성되는 금속 질화막을 형성하는 단계로 이루어진다.
상기 금속막은 타이타늄(Ti), 탄탈륨(Ta) 및 텅스텐(W)중에서 선택된 하나로 형성된다. 상기 금속 질화막을 형성하는 단계 후에 상기 금속 질화막이 형성된 반도체 기판을 질소분위기에서 열처리 하는 단계를 더 구비할 수 있다.
본 발명의 반도체 장치의 금속 배리어막 형성방법에 의하면, 금속 배리어막이 치밀하고 후속 금속 배선층을 증착할 때 실리콘 기판과 금속 배선층의 반응을 억제하여 반도체 장치의 특성 변화을 방지할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 3 및 도 4은 본 발명에 의한 반도체 장치의 배리어 금속막 형성방법을 설명하기 위하여 도시한 흐름도 및 단면도이다.
구체적으로, 반도체 기판, 예컨대 실리콘 기판(11) 상에 배리어 금속막으로 이용되는 금속막(13)을 형성한다(스텝 100). 상기 금속막(13)은 후공정에서 질화시킬수 있는 막으로써, 타이타늄(Ti), 탄탈륨(Ta) 또는 텅스텐(W)으로 형성한다. 상기 금속막(13)은 종래의 금속 질화막 보다 용융점이 낮아 실리콘 기판(11) 상에 치밀하게 형성할 수 있다.
이어서, 상기 금속막(13)의 표면을 질화시켜 상기 금속막(13) 상에 상기 금속막의 입자사이를 메울 수 있도록 치밀한 질화막(15)을 형성한다(스텝 130). 상기 치밀한 질화막(15)은 상기 금속막(13) 상에 질소 이온 주입 또는 질소 분위기에서 스퍼터 식각하여 얻어질 수 있다. 다시 말하면, 상기 질소 이온 주입 방법에 의해 금속막(13)의 표면에 균일한 두께의 치밀한 질화막(15)을 형성할 수 있고, 질소 분위기에서 스퍼터 식각하면 질소가 이온화되어 금속막(13)에 주사되기 때문에 상기 금속막(13)의 표면이 부드러워지면서(smooth) 치밀해진 얇은 질화막(15)을 형성할 수 있다. 또한, 상기 질소 분위기에서 스퍼터 식각하는 방법은 스퍼터 장치에서 식각과 동시에 증착을 실시할 수 있기 때문에 공정을 단순화시킬 수 있다. 이렇게 금속막(15)을 증착한 후 질화시키면 금속 질화막을 실리콘 기판 상에 바로 증착하는 것에 비해 훨씬 치밀한 막을 얻을 수 있다.
다음에, 상기 치밀한 질화막(15) 상에 금속 질화막(17), 예컨대 타이타늄 질화막(TiN)을 형성한다 (스텝 150). 상기 금속 질화막(17)은 금속 타겟을 사용하여 질소분위기에서 스퍼터링 방법에 의하여 형성한다. 이때, 금속 타겟과 질소 가스의 반응이 완전히 일어나지 않아 금속 이온이 질소 가스와 결합하지 않은 본딩(bonding)이 존재하여 후의 상기 금속 질화막(17) 상에 형성되는 배선 금속층(도시 안됨)과 반응할 수 있다. 따라서, 상기 금속 질화막(17) 형성후에 질소 분위기에서 열처리하여 결합하지 않은 본딩을 없애 주고 박막구조도 치밀하게 할 수 있다 (스텝 170). 결과적으로, 본 발명의 배리어 금속막은 금속막(13), 치밀한 질화막(15) 및 금속 질화막(17)으로 순차적으로 적층된 형태가 된다.
이후에, 상기 금속 질화막(17) 상에 금속 배선층(금속 플러그: 도시 안됨)를 형성하여 반도체 장치의 배선을 완성하게 된다. 상기 금속 배선층을 형성할 때 금속 배선층용 가스가 상기 금속막(13) 및 질화막(15)으로 인하여 상기 실리콘 기판과 반응하지 않아 종래와 같이 반응물이 생성되지 않는다.
본 실시예에서는 금속막(13), 질화막(15) 및 금속 질화막(17)을 순차적으로 한번 증착하여 금속 배리어막을 형성하였으나, 상기 금속막(13), 질화막(15) 및 금속 질화막(17)의 증착을 2회이상 반복하여 금속 배리어막을 형성할 수 도 있다. 이렇게 되면, 금속 배리어막을 더욱 치밀하게 할 수 있다.
이상, 실시예를 통하여 본 발명을 구체적으로 설명하였지만, 본 발명은 이에 한정되는 것이 아니고, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식으로 그 변형이나 개량이 가능하다.
상술한 바와 같이 본 발명의 반도체 장치의 금속 배리어막 형성방법에 의하면, 금속 배리어막이 치밀하고 후속 금속 배선층을 증착할 때 실리콘 기판과 금속 배선층의 반응을 억제하여 반도체 장치의 특성 변화을 방지할 수 있다.
도 1 및 도 2는 종래 기술에 의한 반도체 장치의 배리어 금속막 형성방법을 설명하기 위하여 도시한 단면도이다.
도 3 및 도 4은 본 발명에 의한 반도체 장치의 배리어 금속막 형성방법을 설명하기 위하여 도시한 흐름도 및 단면도이다.

Claims (3)

  1. 반도체 장치의 배리어 금속막 형성방법에 있어서,
    상기 배리어 금속막은, 반도체 기판 상에 금속막을 형성하는 단계와, 상기 금속막의 표면에 질소 이온 주입 또는 질소 분위기에서 스퍼터 식각하여 상기 금속막의 입자 사이를 메울 수 있는 질화막을 형성하는 단계와, 상기 질화막 상에 타이타늄 질화막(TiN)으로 구성되는 금속 질화막을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 장치의 배리어 금속막 형성방법.
  2. 제1항에 있어서, 상기 금속막은 타이타늄(Ti), 탄탈륨(Ta) 및 텅스텐(W) 중에서 선택된 하나로 형성되는 것을 특징으로 하는 반도체 장치의 배리어 금속막 형성방법.
  3. 제1항에 있어서, 상기 금속 질화막을 형성하는 단계 후에 상기 금속 질화막이 형성된 반도체 기판을 질소분위기에서 열처리 하는 단계를 더 구비하는 것을 특징으로 하는 반도체 장치의 배리어 금속막 형성방법.
KR1019980016980A 1998-05-12 1998-05-12 반도체장치의 배리어 금속막 형성방법 KR100510465B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980016980A KR100510465B1 (ko) 1998-05-12 1998-05-12 반도체장치의 배리어 금속막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980016980A KR100510465B1 (ko) 1998-05-12 1998-05-12 반도체장치의 배리어 금속막 형성방법

Publications (2)

Publication Number Publication Date
KR19990084912A KR19990084912A (ko) 1999-12-06
KR100510465B1 true KR100510465B1 (ko) 2005-10-24

Family

ID=37305622

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980016980A KR100510465B1 (ko) 1998-05-12 1998-05-12 반도체장치의 배리어 금속막 형성방법

Country Status (1)

Country Link
KR (1) KR100510465B1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR880008418A (ko) * 1986-12-24 1988-08-31 미쓰비시 뎅끼 가부시끼가이샤 반도체장치의 제조방법
JPH0536627A (ja) * 1991-08-01 1993-02-12 Sony Corp 配線形成方法
JPH0774168A (ja) * 1993-06-29 1995-03-17 Sony Corp 半導体装置
KR950030264A (ko) * 1994-04-12 1995-11-24 김광호 반도체소자 금속배선 형성방법
JPH10106972A (ja) * 1996-09-26 1998-04-24 Denso Corp 電極配線構造の製造方法
KR19990004393A (ko) * 1997-06-27 1999-01-15 김영환 반도체 소자의 금속 배선 형성 방법
KR0161880B1 (ko) * 1995-03-29 1999-02-01 문정환 치밀한 티타늄 질화막 형성방법 및 이를 이용한 반도체 소자의 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR880008418A (ko) * 1986-12-24 1988-08-31 미쓰비시 뎅끼 가부시끼가이샤 반도체장치의 제조방법
JPH0536627A (ja) * 1991-08-01 1993-02-12 Sony Corp 配線形成方法
JPH0774168A (ja) * 1993-06-29 1995-03-17 Sony Corp 半導体装置
KR950030264A (ko) * 1994-04-12 1995-11-24 김광호 반도체소자 금속배선 형성방법
KR0161880B1 (ko) * 1995-03-29 1999-02-01 문정환 치밀한 티타늄 질화막 형성방법 및 이를 이용한 반도체 소자의 제조방법
JPH10106972A (ja) * 1996-09-26 1998-04-24 Denso Corp 電極配線構造の製造方法
KR19990004393A (ko) * 1997-06-27 1999-01-15 김영환 반도체 소자의 금속 배선 형성 방법

Also Published As

Publication number Publication date
KR19990084912A (ko) 1999-12-06

Similar Documents

Publication Publication Date Title
US5780356A (en) Method for forming metal wire of semiconductor device
US20040058531A1 (en) Method for preventing metal extrusion in a semiconductor structure.
US6436817B2 (en) Method for manufacturing a copper interconnection with an aluminum oxide-conductive layer stack barrier layer in semiconductor memory device
US5963827A (en) Method for producing via contacts in a semiconductor device
US20030091870A1 (en) Method of forming a liner for tungsten plugs
US5804501A (en) Method for forming a wiring metal layer in a semiconductor device
JPH08232080A (ja) 新規なタングステン溶着プロセス
JPH0936228A (ja) 配線形成方法
KR0148325B1 (ko) 반도체 소자의 금속 배선 형성방법
JPH09186102A (ja) 半導体装置の製造方法
JPS63229814A (ja) 半導体集積回路の製造方法
US5462890A (en) Method for making a tungsten plug of a semiconductor device
US6022800A (en) Method of forming barrier layer for tungsten plugs in interlayer dielectrics
KR100510465B1 (ko) 반도체장치의 배리어 금속막 형성방법
KR100220933B1 (ko) 반도체 소자의 금속배선 형성방법
US7022601B2 (en) Method of manufacturing a semiconductor device
US6767768B2 (en) Method for forming antifuse via structure
US5798300A (en) Method for forming conductors in integrated circuits
JPH06140358A (ja) 半導体装置の製造方法
KR950005259B1 (ko) 반도체 장치의 제조방법
KR100200499B1 (ko) 반도체 소자의 금속배선막 형성방법
US6316355B1 (en) Method for forming metal wire using titanium film in semiconductor device having contact holes
KR100274338B1 (ko) 반도체소자의제조방법
KR100197669B1 (ko) 반도체 소자의 금속배선 형성방법
JPH10135150A (ja) ワークピースの処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee