JP2011233833A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2011233833A JP2011233833A JP2010105392A JP2010105392A JP2011233833A JP 2011233833 A JP2011233833 A JP 2011233833A JP 2010105392 A JP2010105392 A JP 2010105392A JP 2010105392 A JP2010105392 A JP 2010105392A JP 2011233833 A JP2011233833 A JP 2011233833A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- semiconductor device
- interlayer insulating
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000010936 titanium Substances 0.000 claims abstract description 50
- 239000011229 interlayer Substances 0.000 claims abstract description 36
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910001069 Ti alloy Inorganic materials 0.000 claims abstract description 4
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 claims abstract description 3
- 238000004544 sputter deposition Methods 0.000 claims description 20
- 239000010408 film Substances 0.000 description 119
- 239000010410 layer Substances 0.000 description 28
- 239000010949 copper Substances 0.000 description 20
- 230000004888 barrier function Effects 0.000 description 17
- 238000000137 annealing Methods 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910017945 Cu—Ti Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Vapour Deposition (AREA)
Abstract
【課題】余分な工程を追加することなく、コンタクト抵抗の増加を抑制する半導体装置を提供する。
【解決手段】半導体装置の製造方法では、Ｃｕ配線上の第２層間絶縁膜内に設けたコンタクトホール内に第1のＴｉ膜、ＴｉＮ膜、第２のＴｉ膜、第1のＡｌ膜、及び第２のＡｌ膜をこの順に形成する。第1のＴｉ膜を成膜する際には、コンタクトホール底面上の第１の部分と第２層間絶縁膜上の第２の部分の膜厚の比（第1の部分）／（第２の部分）を０．０５以下とする。また、第２のＡｌ膜はアルミ・リフロー法を用いて形成し、この際に第２のＴｉ膜及び第1のＡｌ膜をアルミニウム・チタン合金膜とする。
【選択図】図７
【解決手段】半導体装置の製造方法では、Ｃｕ配線上の第２層間絶縁膜内に設けたコンタクトホール内に第1のＴｉ膜、ＴｉＮ膜、第２のＴｉ膜、第1のＡｌ膜、及び第２のＡｌ膜をこの順に形成する。第1のＴｉ膜を成膜する際には、コンタクトホール底面上の第１の部分と第２層間絶縁膜上の第２の部分の膜厚の比（第1の部分）／（第２の部分）を０．０５以下とする。また、第２のＡｌ膜はアルミ・リフロー法を用いて形成し、この際に第２のＴｉ膜及び第1のＡｌ膜をアルミニウム・チタン合金膜とする。
【選択図】図７
Description
本発明は、半導体装置の製造方法に関する。
半導体装置に使用する配線の微細化に伴い、近年、配線材料としてＡｌ（アルミニウム）の代わりにＣｕ（銅）が用いられている。多層配線構造を備えた半導体装置では、最上層の配線はＡｌで形成し、それよりも下層の配線はＣｕとすることが一般的である。この理由は、最上層の配線で、パッケージへの組み立て工程で外部端子との接続に使用するボンディングパッドを同時に形成するためである。
Ｃｕで形成したボンディングパッドでは表面が自然酸化されやすいため、ボンディング時の強度低下を招き易い。このため、上層のＡｌ配線と下層のＣｕとを接続するコンタクトプラグを形成する必要がある。コンタクトプラグを形成する際には、上層のＡｌ配線材料を用いてコンタクトプラグも形成する方法（アルミ・リフロー法）が知られている。
ＡｌとＣｕは熱エネルギーによって容易に相互拡散・合金反応を示し、高抵抗層となる。このため、下層Ｃｕ配線と上層Ａｌ配線を、アルミ・リフロー法で形成したコンタクトプラグによって接続するためには、相互拡散を遮断するバリア層が不可欠となる。
特許文献１（特開２００８−０９１８３５号公報）には、バリア層としてＴｉＯx（酸化チタン）などの金属酸化層を使用する例が開示されている。
また、特許文献２（特開平９−２１３６６０号公報）には、コンタクトプラグを形成する際に、コンタクトホール内にロングスロースパッタ法でカバレッジよく膜を形成する方法が開示されている。
しかしながら、上層のＡｌ配線を結晶性よく形成するためには、Ａｌ形成時の下地構造としてＴｉ（チタン）膜を最下層に設けることが必要である。この下地用Ｔｉ膜は、バリア層より下層に配置されるため、コンタクトホール底部に露出したＣｕ配線と直に接触することになる。このため、熱エネルギーによって容易にＣｕ−Ｔｉ合金となり、コンタクト抵抗を増加する原因となっていた。
また、特許文献１に記載のような、金属酸化層をバリア層に用いる方法では、金属酸化層を形成するための工程が増加してしまう。
そこで、本発明者は、金属酸化層をバリアとして用いることなく、コンタクト抵抗増加を抑制する手法を検討し、本発明に到達した。
一実施形態は、
第１層間絶縁膜内に、露出したＣｕ配線を形成する工程と、
前記第１層間絶縁膜上に、第２層間絶縁膜を形成する工程と、
前記第２層間絶縁膜内に、前記Ｃｕ配線を露出させるようにコンタクトホールを形成する工程と、
前記コンタクトホール内壁上及び前記第２層間絶縁膜上に第1のＴｉ膜を形成する第1の工程であって、前記第１のＴｉ膜のうちコンタクトホール底面上の第１の部分と前記第２層間絶縁膜上の第２の部分の膜厚の比（第1の部分）／（第２の部分）を０．０５以下とする第1の工程と、
前記コンタクトホール内壁上と前記第２層間絶縁膜上の第1のＴｉ膜上にＴｉＮ膜、第２のＴｉ膜、及び第1のＡｌ膜をこの順に形成する第２の工程と、
アルミ・リフロー法を用いて、前記コンタクトホール内を第２のＡｌ膜で埋め込むと共に前記第２層間絶縁膜の上方の前記第1のＡｌ膜上に第２のＡｌ膜を形成する工程であって、前記アルミ・リフロー法を用いる際に前記第２のＴｉ膜及び第1のＡｌ膜をアルミニウム・チタン合金膜とする工程と、
を有する半導体装置の製造方法に関する。
第１層間絶縁膜内に、露出したＣｕ配線を形成する工程と、
前記第１層間絶縁膜上に、第２層間絶縁膜を形成する工程と、
前記第２層間絶縁膜内に、前記Ｃｕ配線を露出させるようにコンタクトホールを形成する工程と、
前記コンタクトホール内壁上及び前記第２層間絶縁膜上に第1のＴｉ膜を形成する第1の工程であって、前記第１のＴｉ膜のうちコンタクトホール底面上の第１の部分と前記第２層間絶縁膜上の第２の部分の膜厚の比（第1の部分）／（第２の部分）を０．０５以下とする第1の工程と、
前記コンタクトホール内壁上と前記第２層間絶縁膜上の第1のＴｉ膜上にＴｉＮ膜、第２のＴｉ膜、及び第1のＡｌ膜をこの順に形成する第２の工程と、
アルミ・リフロー法を用いて、前記コンタクトホール内を第２のＡｌ膜で埋め込むと共に前記第２層間絶縁膜の上方の前記第1のＡｌ膜上に第２のＡｌ膜を形成する工程であって、前記アルミ・リフロー法を用いる際に前記第２のＴｉ膜及び第1のＡｌ膜をアルミニウム・チタン合金膜とする工程と、
を有する半導体装置の製造方法に関する。
余分な工程を追加することなく、コンタクト抵抗の増加を抑制する半導体装置を提供することができる。
以下では、図面を参照して、本発明の具体的な態様を説明する。なお、下記実施例は、本発明のより一層の深い理解のために示される具体例であって、本発明は、これらの実施例に何ら限定されるものではない。
（第１実施例）
図１に示すように、半導体基板１上に、酸化シリコン（ＳｉＯ2）や低誘電体材料等を用いて第１層間絶縁膜２を形成する。ダマシン法により、第１層間絶縁膜２に埋め込まれたＣｕ配線３を形成する。第１層間絶縁膜２上に、酸化シリコンや低誘電体材料等により第２層間絶縁膜４を形成する。
図１に示すように、半導体基板１上に、酸化シリコン（ＳｉＯ2）や低誘電体材料等を用いて第１層間絶縁膜２を形成する。ダマシン法により、第１層間絶縁膜２に埋め込まれたＣｕ配線３を形成する。第１層間絶縁膜２上に、酸化シリコンや低誘電体材料等により第２層間絶縁膜４を形成する。
異方性ドライエッチングにより、第２層間絶縁膜４を貫通するコンタクトホール５を形成する。コンタクトホール５の開口サイズは、例えば５０ｎｍ世代のＤＲＡＭ素子の場合には４００ｎｍ程度であり、コンタクトホール５のアスペクト比は１．５〜３程度に形成される。コンタクトホールの直径は、２５０〜４００ｎｍが好ましい。コンタクトホールの直径が２５０〜４００ｎｍの時、後の工程でコンタクトホール内に良好に各膜を成膜することができる。
図２に示すように、コンタクトホール５の底面ではＣｕ面が露出しており、自然酸化されて薄膜状のＣｕＯ層（図示せず）が形成されている。半導体基板１を３００℃以上の温度の水素雰囲気中でアニールし、コンタクトホール５底面のＣｕＯ層を除去し、清浄なＣｕ表面を露出させる。
引き続き、段部での成膜カバレッジ（被覆性）向上の特別な機能を有していない一般的なスパッタ装置でＴｉのスパッタを行い、第２層間絶縁膜上の第1のＴｉ膜６の部分（第２の部分に相当する）が約２０ｎｍの膜厚となるように、第２層間絶縁膜上の全面に第1のＴｉ膜６を形成する（この第1のＴｉ膜６の成膜工程は、第1の工程に相当する）。この場合、コンタクトホール５底面近傍での膜厚カバレッジは５％以下となり、コンタクトホール５底面上に堆積される第1のＴｉ膜６の第1の部分は、１ｎｍ以下の膜厚となる。
図３に示すように、段部での成膜カバレッジ向上の機能を有するスパッタ装置でＴｉＮのスパッタを行い、第２層間絶縁膜上方のＴｉＮ膜７の部分（第４の部分に相当する）が約３０ｎｍの膜厚となるように、第1のＴｉ膜６上の全面にＴｉＮ膜７を形成する。カバレッジ向上の機能を有するスパッタ装置の具体例としては、ロングスロー式スパッタ装置、コリメータ式スパッタ装置や、イオン化スパッタ装置等を例示できる。この場合、コンタクトホール５底面近傍での膜厚カバレッジは１０％以上となり、コンタクトホール５底面の上方に堆積されるＴｉＮ膜７の第３の部分は、３ｎｍ以上の膜厚となる。
図４に示すように、段部での成膜カバレッジ向上の機能を有するスパッタ装置でＴｉのスパッタを行い、第２層間絶縁膜上方の第２のＴｉ膜８の部分（第６の部分に相当する）が約２０ｎｍの膜厚となるように、ＴｉＮ膜７上の全面に第２のＴｉ膜８を形成する。カバレッジ向上の機能を有するスパッタ装置の具体例としては、ロングスロー式スパッタ装置、コリメータ式スパッタ装置や、イオン化スパッタ装置等を例示できる。この場合、コンタクトホール５底面近傍での膜厚カバレッジは１０％以上となり、コンタクトホール５底面の上方に堆積される第２のＴｉ膜８の第５の部分は、２ｎｍ以上の膜厚となる。第２のＴｉ膜８は後の工程でアルミ・リフロー法を適用する際に、コンタクトホール５内へのアルミ膜のリフロー性を向上させるためのウェット層として機能する。
図５に示すように、段部での成膜カバレッジ向上の機能を有するスパッタ装置を用い、室温状態でＡｌのスパッタを行い、第２層間絶縁膜上方の第1のＡｌ膜９の部分（第８の部分に相当する）が約１５０ｎｍの膜厚の膜厚となるように、第２のＴｉ膜８上の全面に第1のＡｌ膜９を形成する。上記のＴｉＮ膜７、第２のＴｉ膜８及び第1のＡｌ膜９の成膜工程は、第２の工程に相当する。カバレッジ向上の機能を有するスパッタ装置の具体例としては、ロングスロー式スパッタ装置、コリメータ式スパッタ装置や、イオン化スパッタ装置等を例示できる。この場合、コンタクトホール５底面近傍での膜厚カバレッジは１０％以上となり、コンタクトホール５底面の上方に堆積される第1のＡｌ膜９の第７の部分は、１５ｎｍ以上の膜厚となる。Ａｌ膜９は後の工程でアルミ・リフロー法を適用する際のシードＡｌ膜として機能する。
図６に示すように、アルミ・リフロー法により、第２層間絶縁膜上方の第２のＡｌ膜１０が約１μｍの膜厚となるように、第1のＡｌ膜９上の全面に第２のＡｌ膜１０を形成する。具体的には、半導体基板１を４００〜５００℃に加熱した状態でＡｌのスパッタを行い、熱反応によってＡｌをリフローさせてコンタクトホール５の内部に充填する。この際の熱反応によって、シード用の第1のＡｌ膜９と第２のＴｉ膜８は反応してＡｌxＴｉy合金膜１５（アルミニウム・チタン合金膜に相当する）になると共に、コンタクトホール５の底面では第1のＴｉ膜６とＣｕ配線３によってＡｌxＴｉy膜１６が形成される。コンタクトホール５の内部にはＡｌ膜１０が充填されて、コンタクトプラグとなる。
本実施例では、最初に形成する第１のＴｉ膜６を、コンタクトホール底面でのカバレッジが５％以下となる状態でスパッタを行うことにより、Ｃｕ配線３との反応の進行を抑制することができる。一方、第２層間絶縁膜４上の第1のＴｉ膜６は約２０ｎｍと十分な膜厚が確保されているため、その上部に形成するＴｉＮ膜７を介して第２のＡｌ膜１０の結晶成長を促進させる効果を有している。このため良好なＡｌ配線層を形成できる。
図７に示すように、第２層間絶縁膜４上の導電膜のパターニングを行い、Ａｌ配線２０を形成する。
本実施例の効果を確認するため、半導体基板上に設けた酸化シリコン膜上に導電膜として、Ｔｉ膜、バリア層、リフロー法を用いない通常のスパッタＡｌ膜を順次、堆積したサンプルを作成した。リフロー法の温度に該当する、４２０℃でアニール処理する前と後の、導電膜のシート抵抗（Ｒｓ）上昇率を測定した。シート抵抗（Ｒｓ）上昇率は下記のように表される。
｛（アニール処理後のシート抵抗）−（アニール処理前のシート抵抗）｝／（アニール処理前のシート抵抗）×１００（％）
具体的には、１ｎｍ以下の膜厚のＴｉ膜、ＴｉＮ膜からなるバリア層、Ａｌ膜を順次、形成したサンプル（第1実施例）と、従来構造に該当する１０ｎｍ程度の膜厚のＴｉ膜、ＴｉＯx（酸化チタン）及びＴｉＮ膜からなるバリア層、Ａｌ膜を順次、形成した比較例サンプルの２つを準備した。ＴｉＮ膜のバリア膜厚を変更した複数のサンプルでのシート抵抗測定結果を図８に示す。
｛（アニール処理後のシート抵抗）−（アニール処理前のシート抵抗）｝／（アニール処理前のシート抵抗）×１００（％）
具体的には、１ｎｍ以下の膜厚のＴｉ膜、ＴｉＮ膜からなるバリア層、Ａｌ膜を順次、形成したサンプル（第1実施例）と、従来構造に該当する１０ｎｍ程度の膜厚のＴｉ膜、ＴｉＯx（酸化チタン）及びＴｉＮ膜からなるバリア層、Ａｌ膜を順次、形成した比較例サンプルの２つを準備した。ＴｉＮ膜のバリア膜厚を変更した複数のサンプルでのシート抵抗測定結果を図８に示す。
図８中の破線Ａは、バリア層を設けず、Ｃｕ上にＡｌ膜を直接、堆積させた場合のシート抵抗値の上昇率を示す。この場合、４２０℃アニール処理によってＡｌ／Ｃｕ合金が形成され、シート抵抗Ｒｓは２倍以上に上昇する。図８によると、Ａｌ／Ｃｕ相互拡散はバリア膜厚に依存しており、バリア層の薄い領域ではアニールの熱エネルギーでバリアが破壊され、上下Ａｌ層／Ｃｕ層が相互拡散・合金化するので、シート抵抗Ｒｓの上昇が著しい。一方、バリア層が一定厚以上の領域では、アニール後もバリア層が保持されるため、Ａｌ／Ｃｕ相互拡散せずシート抵抗Ｒｓの上昇も低く抑えられている。
比較例と第1実施例を比較すると、曲線カーブはほぼ同じであり、第1実施例の構造においても熱反応に対してバリア層の機能が有効に働いていることを示している。また、第1実施例の方が、バリア層の膜厚の薄い領域ではシート抵抗Ｒｓの上昇が、比較例より低く抑えられている。これは、第1実施例ではＣｕ−Ｔｉ合金が殆ど形成されないためである。
１ 半導体基板
２ 第１層間絶縁膜
３ Ｃｕ配線
４ 第２層間絶縁膜
５ コンタクトホール
６ 第1のＴｉ膜
７ ＴｉＮ膜
８ 第２のＴｉ膜
９ 第1のＡｌ膜
１０ 第２のＡｌ膜
１５ ＡｌxＴｉy合金
１６ ＡｌxＴｉy膜
２０ Ａｌ配線
２ 第１層間絶縁膜
３ Ｃｕ配線
４ 第２層間絶縁膜
５ コンタクトホール
６ 第1のＴｉ膜
７ ＴｉＮ膜
８ 第２のＴｉ膜
９ 第1のＡｌ膜
１０ 第２のＡｌ膜
１５ ＡｌxＴｉy合金
１６ ＡｌxＴｉy膜
２０ Ａｌ配線
Claims (11)
- 第１層間絶縁膜内に、露出したＣｕ配線を形成する工程と、
前記第１層間絶縁膜上に、第２層間絶縁膜を形成する工程と、
前記第２層間絶縁膜内に、前記Ｃｕ配線を露出させるようにコンタクトホールを形成する工程と、
前記コンタクトホール内壁上及び前記第２層間絶縁膜上に第1のＴｉ膜を形成する第1の工程であって、前記第１のＴｉ膜のうちコンタクトホール底面上の第１の部分と前記第２層間絶縁膜上の第２の部分の膜厚の比（第1の部分）／（第２の部分）を０．０５以下とする第1の工程と、
前記コンタクトホール内壁上と前記第２層間絶縁膜上の第1のＴｉ膜上にＴｉＮ膜、第２のＴｉ膜、及び第1のＡｌ膜をこの順に形成する第２の工程と、
アルミ・リフロー法を用いて、前記コンタクトホール内を第２のＡｌ膜で埋め込むと共に前記第２層間絶縁膜の上方の前記第1のＡｌ膜上に第２のＡｌ膜を形成する工程であって、前記アルミ・リフロー法を用いる際に前記第２のＴｉ膜及び第1のＡｌ膜をアルミニウム・チタン合金膜とする工程と、
を有する半導体装置の製造方法。 - 前記第２の工程において、
前記ＴｉＮ膜のうちコンタクトホール底面上方の第３の部分と前記第２層間絶縁膜の上方の第４の部分の膜厚の比（第３の部分）／（第４の部分）が０．１以上となるように前記ＴｉＮ膜を形成する、請求項１に記載の半導体装置の製造方法。 - 前記第２の工程において、
前記第３の部分の膜厚が３ｎｍ以上となるように、前記ＴｉＮ膜を形成する、請求項２に記載の半導体装置の製造方法。 - 前記第２の工程において、
前記第２のＴｉ膜のうちコンタクトホール底面上方の第５の部分と前記第２層間絶縁膜の上方の第６の部分の膜厚の比（第５の部分）／（第６の部分）が０．１以上となるように前記第２のＴｉ膜を形成する、請求項１〜３の何れか１項に記載の半導体装置の製造方法。 - 前記第２の工程において、
前記第５の部分の膜厚が２ｎｍ以上となるように、前記第２のＴｉ膜を形成する、請求項４に記載の半導体装置の製造方法。 - 前記第２の工程において、
前記第１のＡｌ膜のうちコンタクトホール底面上方の第７の部分と前記第２層間絶縁膜の上方の第８の部分の膜厚の比（第７の部分）／（第８の部分）が０．１以上となるように前記第１のＡｌ膜を形成する、請求項１〜５の何れか１項に記載の半導体装置の製造方法。 - 前記第２の工程において、
前記第７の部分の膜厚が１５ｎｍ以上となるように、前記第１のＡｌ膜を形成する、請求項６に記載の半導体装置の製造方法。 - 前記第１の工程において、
前記第1の部分の膜厚が１ｎｍ以下となるように、前記第１のＴｉ膜を形成する、請求項１〜７の何れか１項に記載の半導体装置の製造方法。 - 前記コンタクトホールを形成する工程において、
直径が２５０〜４００ｎｍのコンタクトホールを形成する、請求項１〜８の何れか１項に記載の半導体装置の製造方法。 - 前記第２の工程において、
ロングスロー式スパッタ装置、コリメータ式スパッタ装置、又はイオン化スパッタ装置を用いて、前記ＴｉＮ膜、第２のＴｉ膜、及び第1のＡｌ膜を形成する、請求項１〜９の何れか１項に記載の半導体装置の製造方法。 - 前記アルミ・リフロー法は、４００〜５００℃の温度で行う、請求項１〜１０の何れか１項に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010105392A JP5634742B2 (ja) | 2010-04-30 | 2010-04-30 | 半導体装置の製造方法 |
| US13/085,782 US8623759B2 (en) | 2010-04-30 | 2011-04-13 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010105392A JP5634742B2 (ja) | 2010-04-30 | 2010-04-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011233833A true JP2011233833A (ja) | 2011-11-17 |
| JP5634742B2 JP5634742B2 (ja) | 2014-12-03 |
Family
ID=44858563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010105392A Expired - Fee Related JP5634742B2 (ja) | 2010-04-30 | 2010-04-30 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8623759B2 (ja) |
| JP (1) | JP5634742B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014115790A1 (ja) * | 2013-01-24 | 2014-07-31 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びその製造方法 |
| JP2017108074A (ja) * | 2015-12-11 | 2017-06-15 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2806463A1 (en) * | 2013-05-22 | 2014-11-26 | Imec | Low temperature Ohmic contacts for III-N power devices |
| US9418856B2 (en) | 2014-11-06 | 2016-08-16 | Samsung Electronics Co., Ltd. | Methods of forming titanium-aluminum layers for gate electrodes and related semiconductor devices |
| US9543248B2 (en) * | 2015-01-21 | 2017-01-10 | Qualcomm Incorporated | Integrated circuit devices and methods |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10223753A (ja) * | 1997-02-05 | 1998-08-21 | Hitachi Ltd | 半導体集積回路装置の製造方法および半導体集積回路装置 |
| JP2002299436A (ja) * | 2001-03-29 | 2002-10-11 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2008294211A (ja) * | 2007-05-24 | 2008-12-04 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2010165989A (ja) * | 2009-01-19 | 2010-07-29 | Elpida Memory Inc | 半導体装置の製造方法 |
| JP2011091242A (ja) * | 2009-10-23 | 2011-05-06 | Elpida Memory Inc | 半導体装置の製造方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2946978B2 (ja) * | 1991-11-29 | 1999-09-13 | ソニー株式会社 | 配線形成方法 |
| DE19515564B4 (de) * | 1994-04-28 | 2008-07-03 | Denso Corp., Kariya | Elektrode für ein Halbleiterbauelement und Verfahren zur Herstellung derselben |
| KR100440418B1 (ko) * | 1995-12-12 | 2004-10-20 | 텍사스 인스트루먼츠 인코포레이티드 | 저압,저온의반도체갭충전처리방법 |
| KR100200499B1 (ko) | 1995-12-28 | 1999-06-15 | 윤종용 | 반도체 소자의 금속배선막 형성방법 |
| US5918149A (en) * | 1996-02-16 | 1999-06-29 | Advanced Micro Devices, Inc. | Deposition of a conductor in a via hole or trench |
| US6054382A (en) * | 1996-03-28 | 2000-04-25 | Texas Instruments Incorporated | Method of improving texture of metal films in semiconductor integrated circuits |
| US5789317A (en) * | 1996-04-12 | 1998-08-04 | Micron Technology, Inc. | Low temperature reflow method for filling high aspect ratio contacts |
| JPH10233753A (ja) | 1997-02-19 | 1998-09-02 | Canon Inc | スペクトラム拡散通信方法及び装置 |
| JP3050161B2 (ja) * | 1997-04-18 | 2000-06-12 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP3625652B2 (ja) * | 1998-06-30 | 2005-03-02 | シャープ株式会社 | 半導体装置の製造方法 |
| US6448173B1 (en) * | 2000-06-07 | 2002-09-10 | International Business Machines Corporation | Aluminum-based metallization exhibiting reduced electromigration and method therefor |
| KR100399417B1 (ko) * | 2001-01-08 | 2003-09-26 | 삼성전자주식회사 | 반도체 집적 회로의 제조 방법 |
| US20080070405A1 (en) * | 2002-05-30 | 2008-03-20 | Park Jae-Hwa | Methods of forming metal wiring layers for semiconductor devices |
| JP4571781B2 (ja) * | 2003-03-26 | 2010-10-27 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP2008091835A (ja) | 2006-10-05 | 2008-04-17 | Toshiba Corp | 半導体装置およびその製造方法 |
| US7927943B2 (en) * | 2008-09-12 | 2011-04-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for tuning a work function of high-k metal gate devices |
| US8637390B2 (en) * | 2010-06-04 | 2014-01-28 | Applied Materials, Inc. | Metal gate structures and methods for forming thereof |
-
2010
- 2010-04-30 JP JP2010105392A patent/JP5634742B2/ja not_active Expired - Fee Related
-
2011
- 2011-04-13 US US13/085,782 patent/US8623759B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10223753A (ja) * | 1997-02-05 | 1998-08-21 | Hitachi Ltd | 半導体集積回路装置の製造方法および半導体集積回路装置 |
| JP2002299436A (ja) * | 2001-03-29 | 2002-10-11 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2008294211A (ja) * | 2007-05-24 | 2008-12-04 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2010165989A (ja) * | 2009-01-19 | 2010-07-29 | Elpida Memory Inc | 半導体装置の製造方法 |
| JP2011091242A (ja) * | 2009-10-23 | 2011-05-06 | Elpida Memory Inc | 半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014115790A1 (ja) * | 2013-01-24 | 2014-07-31 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びその製造方法 |
| JP2017108074A (ja) * | 2015-12-11 | 2017-06-15 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5634742B2 (ja) | 2014-12-03 |
| US8623759B2 (en) | 2014-01-07 |
| US20110269308A1 (en) | 2011-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI569313B (zh) | 半導體裝置之製造方法 | |
| JP5578466B2 (ja) | 銅配線、銅配線の形成方法および半導体装置 | |
| JP2007059660A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP5634742B2 (ja) | 半導体装置の製造方法 | |
| TW201419445A (zh) | 元件與其形成方法 | |
| KR100790452B1 (ko) | 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법 | |
| TWI513378B (zh) | 改善窄銅填孔之導電性的方法及結構 | |
| JP3449333B2 (ja) | 半導体装置の製造方法 | |
| JP2008294211A (ja) | 半導体装置及びその製造方法 | |
| JP3954998B2 (ja) | 半導体装置およびその製造方法 | |
| JP2008016464A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US7608535B2 (en) | Method for forming metal contact in semiconductor device | |
| JP2004071705A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR101422387B1 (ko) | 차세대 cmos 이미지센서 제조방법 | |
| JP2010129693A (ja) | 半導体装置及びその製造方法 | |
| CN100424868C (zh) | 半导体装置及其制造方法 | |
| US20040099949A1 (en) | Semiconductor device and fabrication method thereof | |
| CN104701248A (zh) | 用于半导体器件的互连结构 | |
| JP2008172056A (ja) | 半導体装置およびその製造方法 | |
| CN107482048A (zh) | 包括通孔的电子器件及其形成方法 | |
| US8278754B2 (en) | Metal line in semiconductor device and method for forming the same | |
| JP2010010372A (ja) | 電子装置及びその製造方法 | |
| JP2005353663A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2005085884A (ja) | 半導体装置およびその製造方法 | |
| JP2010080606A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130204 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131008 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140108 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140114 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140404 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140411 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140916 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141015 |
|
| LAPS | Cancellation because of no payment of annual fees |