JP2891161B2 - 配線形成方法 - Google Patents
配線形成方法Info
- Publication number
- JP2891161B2 JP2891161B2 JP8028267A JP2826796A JP2891161B2 JP 2891161 B2 JP2891161 B2 JP 2891161B2 JP 8028267 A JP8028267 A JP 8028267A JP 2826796 A JP2826796 A JP 2826796A JP 2891161 B2 JP2891161 B2 JP 2891161B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- wiring
- barrier metal
- sputtering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
等に適用される配線形成方法に関し、特にアスペクト比
が大きいコンタクトホールまたはヴィアホールにAl系
材料を埋め込んで配線を形成する方法に関するものであ
る。
等に適用される配線形成方法に関し、特にアスペクト比
が大きいコンタクトホールまたはヴィアホールにAl系
材料を埋め込んで配線を形成する方法に関するものであ
る。
【0002】
【従来の技術】VLSIの高集積化に伴い、シリコン基
板と配線、または上層配線と下層配線の間に介在する層
間絶縁膜に形成するコンタクトホール、またはヴィアホ
ール等(以下、これらを接続孔と総称する)の開口径の
大きさも微細化し、接続孔のアスペクト比(孔の深さ/
開口径の比)が1を越えるようになってきている。通
常、配線層の形成にはスパッタ法が用いられるが、上述
したような高アスペクト比を有する接続孔を埋め込むに
はスパッタ法ではもはや充分なステップカバレッジ(段
差被覆性)が確保できず、配線の断線が生じる等、信頼
性の面で問題が生じる。
板と配線、または上層配線と下層配線の間に介在する層
間絶縁膜に形成するコンタクトホール、またはヴィアホ
ール等(以下、これらを接続孔と総称する)の開口径の
大きさも微細化し、接続孔のアスペクト比(孔の深さ/
開口径の比)が1を越えるようになってきている。通
常、配線層の形成にはスパッタ法が用いられるが、上述
したような高アスペクト比を有する接続孔を埋め込むに
はスパッタ法ではもはや充分なステップカバレッジ(段
差被覆性)が確保できず、配線の断線が生じる等、信頼
性の面で問題が生じる。
【0003】よって、現在では、高アスペクト比を有す
る接続孔を埋め込む方法として、スパッタ法に代わり、
ステップカバレッジが良好なCVD−Wが多く使用され
ている。ところが、このCVD−Wによる埋め込みは、
従来のスパッタ法に比べるとコストが高く、またパーテ
ィクルが多い等、生産性上の問題を抱えている。
る接続孔を埋め込む方法として、スパッタ法に代わり、
ステップカバレッジが良好なCVD−Wが多く使用され
ている。ところが、このCVD−Wによる埋め込みは、
従来のスパッタ法に比べるとコストが高く、またパーテ
ィクルが多い等、生産性上の問題を抱えている。
【0004】そこで、生産性が良好なスパッタ法を用い
た上でステップカバレッジを向上させる方法が提案され
ている。この方法には、低温(室温〜150℃程度)で
Alをスパッタした後、同一真空中でウエハーを450
〜500℃に加熱して接続孔内に埋め込むAlスパッタ
リフロー法や、低温で所望膜厚の1/3〜1/2のAl
をスパッタした後、残りの膜厚を400〜450℃程度
の高温で加熱しながらスパッタし、接続孔内に埋め込む
高温スパッタ法がある。
た上でステップカバレッジを向上させる方法が提案され
ている。この方法には、低温(室温〜150℃程度)で
Alをスパッタした後、同一真空中でウエハーを450
〜500℃に加熱して接続孔内に埋め込むAlスパッタ
リフロー法や、低温で所望膜厚の1/3〜1/2のAl
をスパッタした後、残りの膜厚を400〜450℃程度
の高温で加熱しながらスパッタし、接続孔内に埋め込む
高温スパッタ法がある。
【0005】ところが、これらの方法では、埋め込み形
状は初期のAlのカバレッジに大きく左右されてしま
う。そして、例えば図6に示すように、コンタクトホー
ル1のアスペクト比が1を越えるとスパッタされたAl
2の初期のカバレッジが悪いため、高温に加熱される際
にコンタクトホール1側壁部のAl2が段切れを起こ
し、コンタクトホール1内にボイド3が形成され、Al
の埋め込みが不充分なコンタクトホールが形成されてし
まう、という問題がある。
状は初期のAlのカバレッジに大きく左右されてしま
う。そして、例えば図6に示すように、コンタクトホー
ル1のアスペクト比が1を越えるとスパッタされたAl
2の初期のカバレッジが悪いため、高温に加熱される際
にコンタクトホール1側壁部のAl2が段切れを起こ
し、コンタクトホール1内にボイド3が形成され、Al
の埋め込みが不充分なコンタクトホールが形成されてし
まう、という問題がある。
【0006】接続孔内にボイドが発生するという問題を
防止し、アスペクト比が1を越える接続孔をAlで埋め
込むための方法がいくつか提案されている。
防止し、アスペクト比が1を越える接続孔をAlで埋め
込むための方法がいくつか提案されている。
【0007】第1の方法は、特開平6−275555号
公報に開示されたAl合金の埋め込み方法である。この
方法を図4を用いて説明する。まず、図4(a)に示す
ように、絶縁膜5に接続孔6を形成した後、チタン系材
料を含む積層のバリアメタルとしてチタン(以下、Ti
と記す)膜7およびチタンナイトライド(以下、TiN
と記す)膜8を接続孔6内に形成する。次に、図4
(b)に示すように、この積層のバリアメタル9上にコ
リメートスパッタ法によりTi膜10を形成し、図4
(c)に示すように、同一真空中内でAlリフロー法も
しくは高温スパッタ法を用いて接続孔6内にAl11を
埋め込む。この方法は、Al系材料の下地としてTiを
用いることによりAlとの濡れ性を改善し、高温処理時
におけるAlの凝集を抑える効果がある。
公報に開示されたAl合金の埋め込み方法である。この
方法を図4を用いて説明する。まず、図4(a)に示す
ように、絶縁膜5に接続孔6を形成した後、チタン系材
料を含む積層のバリアメタルとしてチタン(以下、Ti
と記す)膜7およびチタンナイトライド(以下、TiN
と記す)膜8を接続孔6内に形成する。次に、図4
(b)に示すように、この積層のバリアメタル9上にコ
リメートスパッタ法によりTi膜10を形成し、図4
(c)に示すように、同一真空中内でAlリフロー法も
しくは高温スパッタ法を用いて接続孔6内にAl11を
埋め込む。この方法は、Al系材料の下地としてTiを
用いることによりAlとの濡れ性を改善し、高温処理時
におけるAlの凝集を抑える効果がある。
【0008】第2の方法は、特開平4−280425号
公報に開示された配線形成方法である。この方法を図5
を用いて説明する。まず、図5(a)に示すように、絶
縁膜5に接続孔6を形成した後、第1層目のバリアメタ
ルとしてTi膜13を接続孔6内に形成する。次に、図
5(b)に示すように、その上層に第2層目のバリアメ
タルとしてバイアススパッタ法によりTiON膜14を
形成する。もしくは、通常のスパッタ法によりTiON
膜14を形成した後、レーザーアニールを行う。このよ
うにして形成されたTiON膜14は,Ti結晶粒15
上に結晶粒径が大きく、表面が平坦なTiON結晶粒1
6を持った状態となっている。そして、図5(c)に示
すように、その上層に高温スパッタ法を用いて接続孔6
内にAl17を埋め込む。この方法は、バリアメタルで
あるTiON膜の表面を平坦化することでAlとの濡れ
性を改善し、Alの流動性を向上させる効果がある。
公報に開示された配線形成方法である。この方法を図5
を用いて説明する。まず、図5(a)に示すように、絶
縁膜5に接続孔6を形成した後、第1層目のバリアメタ
ルとしてTi膜13を接続孔6内に形成する。次に、図
5(b)に示すように、その上層に第2層目のバリアメ
タルとしてバイアススパッタ法によりTiON膜14を
形成する。もしくは、通常のスパッタ法によりTiON
膜14を形成した後、レーザーアニールを行う。このよ
うにして形成されたTiON膜14は,Ti結晶粒15
上に結晶粒径が大きく、表面が平坦なTiON結晶粒1
6を持った状態となっている。そして、図5(c)に示
すように、その上層に高温スパッタ法を用いて接続孔6
内にAl17を埋め込む。この方法は、バリアメタルで
あるTiON膜の表面を平坦化することでAlとの濡れ
性を改善し、Alの流動性を向上させる効果がある。
【0009】第3の方法は、特開平5−29251号公
報に開示されている。この方法は、接続孔を形成した
後、TiWまたはTiNを形成し、Alを高温で埋め込
む際、10Torr程度の高い圧力でかつ1MHz の超音波で
振動させながら埋め込みを行う。この方法は、高圧と超
音波によってAlの流動性を向上させる効果がある。
報に開示されている。この方法は、接続孔を形成した
後、TiWまたはTiNを形成し、Alを高温で埋め込
む際、10Torr程度の高い圧力でかつ1MHz の超音波で
振動させながら埋め込みを行う。この方法は、高圧と超
音波によってAlの流動性を向上させる効果がある。
【0010】
【発明が解決しようとする課題】しかしながら、上述し
た従来の方法では、アスペクト比が1を越える接続孔を
安定して埋め込むにはいくつかの問題がある。
た従来の方法では、アスペクト比が1を越える接続孔を
安定して埋め込むにはいくつかの問題がある。
【0011】第1の方法では、Al系材料の下地である
Ti膜の形成とAlの埋め込みを同一真空中で行わなけ
ればならないため、Al埋め込み工程前にTiスパッタ
工程が加わり、スパッタ工程における単位時間当たりの
処理枚数(スループット)が減少してしまう。さらに、
コリメートTiを使用するため、生産性が低下するとい
う問題がある。また、コリメート板の使用はパーティク
ルの発生にもつながる。また、TiとAl系材料は高温
でAl3Ti 等の合金を形成するが、この合金が島状に
存在するとコンタクト/ヴィア抵抗や配線抵抗が増加す
るという問題もある。
Ti膜の形成とAlの埋め込みを同一真空中で行わなけ
ればならないため、Al埋め込み工程前にTiスパッタ
工程が加わり、スパッタ工程における単位時間当たりの
処理枚数(スループット)が減少してしまう。さらに、
コリメートTiを使用するため、生産性が低下するとい
う問題がある。また、コリメート板の使用はパーティク
ルの発生にもつながる。また、TiとAl系材料は高温
でAl3Ti 等の合金を形成するが、この合金が島状に
存在するとコンタクト/ヴィア抵抗や配線抵抗が増加す
るという問題もある。
【0012】第2の方法では、アスペクト比が1以下の
場合、Alは接続孔側壁に充分なカバレッジを有してお
り、バリアメタルが平滑であることから、Alが流動し
て埋め込みが可能となる。しかしながら、アスペクト比
が1以上の場合、接続孔側壁のAlのカバレッジが悪
く、Alを高温に加熱するとバリアメタルの表面が平滑
なため、Alが凝集して側壁部で段切れを起こしてしま
う。その結果、接続孔内をAlが流動することができ
ず、接続孔内にボイドが形成されるという問題がある。
場合、Alは接続孔側壁に充分なカバレッジを有してお
り、バリアメタルが平滑であることから、Alが流動し
て埋め込みが可能となる。しかしながら、アスペクト比
が1以上の場合、接続孔側壁のAlのカバレッジが悪
く、Alを高温に加熱するとバリアメタルの表面が平滑
なため、Alが凝集して側壁部で段切れを起こしてしま
う。その結果、接続孔内をAlが流動することができ
ず、接続孔内にボイドが形成されるという問題がある。
【0013】第3の方法では、Alを埋め込む際に高圧
および超音波を用いるため、従来のスパッタ装置とは異
なる特殊な装置が必要であり、生産性が悪いという問題
がある。
および超音波を用いるため、従来のスパッタ装置とは異
なる特殊な装置が必要であり、生産性が悪いという問題
がある。
【0014】本発明は、上記の課題を解決するためにな
されたものであって、アスペクト比が1以上の接続孔を
生産性良く、かつ安定してAl系材料で埋め込むことの
できる配線形成方法を提供することを目的とする。
されたものであって、アスペクト比が1以上の接続孔を
生産性良く、かつ安定してAl系材料で埋め込むことの
できる配線形成方法を提供することを目的とする。
【0015】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の配線形成方法は、基板上の絶縁膜に開口
した接続孔の底部および側壁部を高融点金属と高融点金
属の窒化物からなるバリアメタルで被覆した後、接続孔
内をAl系合金で埋め込んで配線を形成する方法におい
て、バリアメタルの最上層として表面粗さの大きい高融
点金属の窒化物膜を形成した後、前記Al系合金の埋め
込みのための基板加熱前に前記バリアメタルの表面をA
l系合金で覆い、ついでAl系合金の埋め込みを行うこ
とを特徴とするものである。この際、バリアメタルの表
面が少なくとも10nm以上の凹凸を有する状態とする
ことが好ましい。
めに、本発明の配線形成方法は、基板上の絶縁膜に開口
した接続孔の底部および側壁部を高融点金属と高融点金
属の窒化物からなるバリアメタルで被覆した後、接続孔
内をAl系合金で埋め込んで配線を形成する方法におい
て、バリアメタルの最上層として表面粗さの大きい高融
点金属の窒化物膜を形成した後、前記Al系合金の埋め
込みのための基板加熱前に前記バリアメタルの表面をA
l系合金で覆い、ついでAl系合金の埋め込みを行うこ
とを特徴とするものである。この際、バリアメタルの表
面が少なくとも10nm以上の凹凸を有する状態とする
ことが好ましい。
【0016】そして、バリアメタルをTiとTiNの積
層膜とした上で、表面ラフネスを大きくする手段とし
て、上層側のTiN膜の形成を温度150℃以下のスパ
ッタにより行うとよい。また、TiN膜に加えて、Ti
膜の形成も温度150℃以下のスパッタにより行うよう
にしてもよい。その他の手段として、TiN膜の形成を
圧力10mTorr 以上のスパッタにより行ってもよい。
層膜とした上で、表面ラフネスを大きくする手段とし
て、上層側のTiN膜の形成を温度150℃以下のスパ
ッタにより行うとよい。また、TiN膜に加えて、Ti
膜の形成も温度150℃以下のスパッタにより行うよう
にしてもよい。その他の手段として、TiN膜の形成を
圧力10mTorr 以上のスパッタにより行ってもよい。
【0017】すなわち、本発明は、配線となるAl系合
金の下地膜であるバリアメタル表層部のラフネス(粗
さ)を増大させることを特徴としている。例えばバリア
メタルとしてTiとTiNの積層膜を用いる場合、表面
ラフネスを増加させる必要があるのは上層側のTiNで
ある。TiNの表面ラフネスを増加させることにより、
Alスパッタ粒子はTiN上に濡れ性良く付着する。こ
こで、濡れ性が良いというのは、Alスパッタ粒子の接
触角が小さいことを示している。このようにして付着し
たAl粒子を高温に加熱した場合、TiNの表面ラフネ
スが大きいため、TiN上のAl粒子が凝集するのが抑
制される。よって、接続孔の側壁に付着した薄いAl膜
が凝集することなく連続膜で存在するため、表面拡散に
よりAlが接続孔内に充分に埋め込まれる。また、Ti
Nの表面ラフネスを増加させる手段は、TiNのスパッ
タ工程中に行われるため、その後のAl埋め込み工程に
余分な工程を必要としない。
金の下地膜であるバリアメタル表層部のラフネス(粗
さ)を増大させることを特徴としている。例えばバリア
メタルとしてTiとTiNの積層膜を用いる場合、表面
ラフネスを増加させる必要があるのは上層側のTiNで
ある。TiNの表面ラフネスを増加させることにより、
Alスパッタ粒子はTiN上に濡れ性良く付着する。こ
こで、濡れ性が良いというのは、Alスパッタ粒子の接
触角が小さいことを示している。このようにして付着し
たAl粒子を高温に加熱した場合、TiNの表面ラフネ
スが大きいため、TiN上のAl粒子が凝集するのが抑
制される。よって、接続孔の側壁に付着した薄いAl膜
が凝集することなく連続膜で存在するため、表面拡散に
よりAlが接続孔内に充分に埋め込まれる。また、Ti
Nの表面ラフネスを増加させる手段は、TiNのスパッ
タ工程中に行われるため、その後のAl埋め込み工程に
余分な工程を必要としない。
【0018】
【発明の実施の形態】以下、本発明の第1の実施の形態
を図1を参照して説明する。本実施の形態の配線形成方
法は、Al系材料の下地としてTiN/Ti系のバリア
メタルを形成する工程におけるTiNのスパッタを低温
で行うことにより、TiNの表面ラフネス(粗さ)を増
加させた例である。
を図1を参照して説明する。本実施の形態の配線形成方
法は、Al系材料の下地としてTiN/Ti系のバリア
メタルを形成する工程におけるTiNのスパッタを低温
で行うことにより、TiNの表面ラフネス(粗さ)を増
加させた例である。
【0019】まず、図1(a)に示すように、表面に拡
散層19が形成されたSi基板20上に酸化膜(SiO
2) を主成分とする絶縁膜21を形成し、これを周知の
方法でパターニングすることによりアスペクト比1.5
のコンタクトホール22(接続孔)を形成する。
散層19が形成されたSi基板20上に酸化膜(SiO
2) を主成分とする絶縁膜21を形成し、これを周知の
方法でパターニングすることによりアスペクト比1.5
のコンタクトホール22(接続孔)を形成する。
【0020】次に、図1(b)に示すように、コンタク
ト層およびAl拡散バリア層としてそれぞれ機能する膜
厚60nmのTi膜23、膜厚100nmのTiN膜2
4を順次、スパッタ法と反応性スパッタ法を用いて全面
に成膜する。なお、TiN膜24を反応性スパッタ法に
より形成する際には、スパッタ温度を150℃以下の低
温の条件に設定する。
ト層およびAl拡散バリア層としてそれぞれ機能する膜
厚60nmのTi膜23、膜厚100nmのTiN膜2
4を順次、スパッタ法と反応性スパッタ法を用いて全面
に成膜する。なお、TiN膜24を反応性スパッタ法に
より形成する際には、スパッタ温度を150℃以下の低
温の条件に設定する。
【0021】この条件で形成したTiN膜24の表面ラ
フネスを原子間力顕微鏡(AFM)を用いて測定した結
果を図2に示す。比較例として従来の方法(スパッタ温
度350℃)で形成したTiN膜の表面ラフネスをAF
Mを用いて測定した結果を図3に示す。図2を見ると、
本実施の形態に従って低温で形成したTiN膜の表面ラ
フネスは高さ15nm程度の凹凸を持ち、表面に多数の
突起と隙間が形成されていることがわかる。その一方、
図3を見ると、従来のTiN膜の表面には、高さ3nm
程度の凹凸しかなく、本実施の形態と比べると非常に平
滑であることがわかる。さらに、グレインが丸まってお
り、図2で見られるような突起と隙間は見られない。こ
のように、本実施の形態に従って低温で形成したTiN
膜24の表面ラフネスは大きくなることが確認された。
フネスを原子間力顕微鏡(AFM)を用いて測定した結
果を図2に示す。比較例として従来の方法(スパッタ温
度350℃)で形成したTiN膜の表面ラフネスをAF
Mを用いて測定した結果を図3に示す。図2を見ると、
本実施の形態に従って低温で形成したTiN膜の表面ラ
フネスは高さ15nm程度の凹凸を持ち、表面に多数の
突起と隙間が形成されていることがわかる。その一方、
図3を見ると、従来のTiN膜の表面には、高さ3nm
程度の凹凸しかなく、本実施の形態と比べると非常に平
滑であることがわかる。さらに、グレインが丸まってお
り、図2で見られるような突起と隙間は見られない。こ
のように、本実施の形態に従って低温で形成したTiN
膜24の表面ラフネスは大きくなることが確認された。
【0022】上記の方法で積層のバリアメタル25を形
成した後、ウエハーを一旦大気に解放し、次にAlの埋
め込みプロセスを行う。図1(c)に示すように、スパ
ッタ法を用いてAl合金膜、例えばAlSiCu膜26
(配線)を150℃以下の低温で200〜300nm厚
に形成する。この際、AlSiCu膜26の膜厚は、最
終的な膜厚の約1/3〜1/2になるように設定する。
成した後、ウエハーを一旦大気に解放し、次にAlの埋
め込みプロセスを行う。図1(c)に示すように、スパ
ッタ法を用いてAl合金膜、例えばAlSiCu膜26
(配線)を150℃以下の低温で200〜300nm厚
に形成する。この際、AlSiCu膜26の膜厚は、最
終的な膜厚の約1/3〜1/2になるように設定する。
【0023】その後、同一真空中内で別のスパッタチャ
ンバーにウエハーを搬送し、基板温度が400〜450
℃になるように加熱したステージ上にウエハーを置き、
図1(d)に示すように、AlSiCu26をコンタク
トホール22内に流動させるとともに、残りの膜厚分の
AlSiCu膜26をスパッタ法により形成する。この
際、スパッタレートは通常の約1/10程度に遅くし
て、AlSiCu26をコンタクトホール22内に充分
に埋め込ませながら膜を形成する。スパッタが完了する
と、図1(e)に示すようなAlSiCu膜26で埋め
込まれたコンタクトホール22が形成される。
ンバーにウエハーを搬送し、基板温度が400〜450
℃になるように加熱したステージ上にウエハーを置き、
図1(d)に示すように、AlSiCu26をコンタク
トホール22内に流動させるとともに、残りの膜厚分の
AlSiCu膜26をスパッタ法により形成する。この
際、スパッタレートは通常の約1/10程度に遅くし
て、AlSiCu26をコンタクトホール22内に充分
に埋め込ませながら膜を形成する。スパッタが完了する
と、図1(e)に示すようなAlSiCu膜26で埋め
込まれたコンタクトホール22が形成される。
【0024】本実施の形態の配線形成方法によれば、T
iN膜24を低温で形成したことにより結晶粒が成長し
にくくTiN膜24の表面ラフネスが大きくなるので、
Alスパッタ粒子は濡れ性良くTiN膜24上に付着す
る。その後、高温に加熱した場合、TiN膜24の表面
ラフネスが大きいためにTiN膜24上のAl粒子の凝
集が抑制される。したがって、コンタクトホール22側
壁にはAlが凝集することなく連続膜で存在するため、
アスペクト比が大きいコンタクトホール22であっても
表面拡散によりAlSiCu膜26をコンタクトホール
22内に充分に埋め込むことができる。その結果、ボイ
ド等のない信頼性の高い配線を形成することができる。
iN膜24を低温で形成したことにより結晶粒が成長し
にくくTiN膜24の表面ラフネスが大きくなるので、
Alスパッタ粒子は濡れ性良くTiN膜24上に付着す
る。その後、高温に加熱した場合、TiN膜24の表面
ラフネスが大きいためにTiN膜24上のAl粒子の凝
集が抑制される。したがって、コンタクトホール22側
壁にはAlが凝集することなく連続膜で存在するため、
アスペクト比が大きいコンタクトホール22であっても
表面拡散によりAlSiCu膜26をコンタクトホール
22内に充分に埋め込むことができる。その結果、ボイ
ド等のない信頼性の高い配線を形成することができる。
【0025】また、TiN膜24の表面ラフネスを大き
くするには、TiNスパッタ時の温度条件を従来より低
温にしさえすればよいため、その後のAl埋め込み工程
に余分な工程を設ける必要がなく、特殊な装置もいらな
いため、高い生産性を確保することができる。
くするには、TiNスパッタ時の温度条件を従来より低
温にしさえすればよいため、その後のAl埋め込み工程
に余分な工程を設ける必要がなく、特殊な装置もいらな
いため、高い生産性を確保することができる。
【0026】次に、本発明の第2の実施の形態を説明す
る。本実施の形態の配線形成方法も第1の実施の形態と
ほぼ同様であり、TiN膜の表面ラフネスを増加させる
手段が異なるのみである。したがって、表面ラフネスを
増加させる手段についてのみ説明し、共通な工程の説明
を省略する。
る。本実施の形態の配線形成方法も第1の実施の形態と
ほぼ同様であり、TiN膜の表面ラフネスを増加させる
手段が異なるのみである。したがって、表面ラフネスを
増加させる手段についてのみ説明し、共通な工程の説明
を省略する。
【0027】本実施の形態におけるTiN膜の表面ラフ
ネスを増加させる手段は、TiNのスパッタを高い圧力
で行うことである。通常、TiNスパッタは2〜3mTor
r 程度の圧力で行うが、本実施の形態の場合、TiN/
Ti系のバリアメタル形成時のTiNスパッタを10mT
orr 以上の圧力で行う。
ネスを増加させる手段は、TiNのスパッタを高い圧力
で行うことである。通常、TiNスパッタは2〜3mTor
r 程度の圧力で行うが、本実施の形態の場合、TiN/
Ti系のバリアメタル形成時のTiNスパッタを10mT
orr 以上の圧力で行う。
【0028】10mTorr 以上の圧力でスパッタを行う
と、チャンバー内に存在するAr(アルゴン)または窒
素ガスがTiN結晶粒の成長を阻害し、その結果、図2
に示したものと同様、粒が小さく、表面の凹凸が大きい
TiN膜が形成される。
と、チャンバー内に存在するAr(アルゴン)または窒
素ガスがTiN結晶粒の成長を阻害し、その結果、図2
に示したものと同様、粒が小さく、表面の凹凸が大きい
TiN膜が形成される。
【0029】次に、本発明の第3の実施の形態を説明す
る。本実施の形態の配線形成方法も第1の実施の形態と
ほぼ同様であり、TiN膜の表面ラフネスを増加させる
手段が異なるのみである。したがって、表面ラフネスを
増加させる手段についてのみ説明し、共通な工程の説明
を省略する。
る。本実施の形態の配線形成方法も第1の実施の形態と
ほぼ同様であり、TiN膜の表面ラフネスを増加させる
手段が異なるのみである。したがって、表面ラフネスを
増加させる手段についてのみ説明し、共通な工程の説明
を省略する。
【0030】本実施の形態におけるTiN膜の表面ラフ
ネスを増加させる手段は、TiNスパッタ/Tiスパッ
タの双方を低温で行うことである。第1の実施の形態で
はTiN/TiのうちTiNのみを低温でスパッタした
が、本実施の形態ではTiN/Tiの双方を150℃以
下の低温でスパッタする。
ネスを増加させる手段は、TiNスパッタ/Tiスパッ
タの双方を低温で行うことである。第1の実施の形態で
はTiN/TiのうちTiNのみを低温でスパッタした
が、本実施の形態ではTiN/Tiの双方を150℃以
下の低温でスパッタする。
【0031】具体的には、まず、膜厚60nmのTi膜
を150℃以下の低温スパッタで形成する。低温で形成
したTiは、結晶粒が成長しにくいため、表面ラフネス
が増加する。特に、コンタクトホールの開口部や側壁部
において、このラフネスの増加が顕著である。そして次
に、膜厚50nmのTiN膜を同様に150℃以下の低
温スパッタで形成する。第1の実施の形態で述べたよう
に、低温でスパッタすることによりTiN膜自体の表面
ラフネスは増加するが、本実施の形態の場合、その下地
となるTi膜の表面ラフネスが増加しているため、Ti
N膜は下地の表面ラフネスを反映して、TiN膜単独で
ラフネスを大きくした場合に比べてより大きくなる。特
に、コンタクトホールの側壁部でラフネスが増加するた
め、Alを加熱した際の凝集抑制効果が大きくなる。
を150℃以下の低温スパッタで形成する。低温で形成
したTiは、結晶粒が成長しにくいため、表面ラフネス
が増加する。特に、コンタクトホールの開口部や側壁部
において、このラフネスの増加が顕著である。そして次
に、膜厚50nmのTiN膜を同様に150℃以下の低
温スパッタで形成する。第1の実施の形態で述べたよう
に、低温でスパッタすることによりTiN膜自体の表面
ラフネスは増加するが、本実施の形態の場合、その下地
となるTi膜の表面ラフネスが増加しているため、Ti
N膜は下地の表面ラフネスを反映して、TiN膜単独で
ラフネスを大きくした場合に比べてより大きくなる。特
に、コンタクトホールの側壁部でラフネスが増加するた
め、Alを加熱した際の凝集抑制効果が大きくなる。
【0032】このように、第2、第3の実施の形態とも
に、スパッタ時の温度や圧力の制御のみでTiN膜の表
面ラフネスを増加させることができるので、アスペクト
比が大きいコンタクトホールに対してAlを充分に埋め
込むことができる、高い生産性を確保することができ
る、といった第1の実施の形態と同様の効果を奏するこ
とができる。
に、スパッタ時の温度や圧力の制御のみでTiN膜の表
面ラフネスを増加させることができるので、アスペクト
比が大きいコンタクトホールに対してAlを充分に埋め
込むことができる、高い生産性を確保することができ
る、といった第1の実施の形態と同様の効果を奏するこ
とができる。
【0033】なお、本発明の技術範囲は上記実施の形態
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えば上記実施の形態ではAlの埋め込み工程としてAl
高温スパッタ法を用いたが、Alリフロー法を用いても
同様の効果を得ることができる。また、Al合金として
AlSiCuを用いたが、AlCuや他のAl合金を用
いても同様の効果を得ることができる。さらに、上記実
施の形態では接続孔がコンタクトホールである場合を例
として説明したが、上層配線−下層配線間のヴィアホー
ルである場合にも本発明を適用することができる。
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えば上記実施の形態ではAlの埋め込み工程としてAl
高温スパッタ法を用いたが、Alリフロー法を用いても
同様の効果を得ることができる。また、Al合金として
AlSiCuを用いたが、AlCuや他のAl合金を用
いても同様の効果を得ることができる。さらに、上記実
施の形態では接続孔がコンタクトホールである場合を例
として説明したが、上層配線−下層配線間のヴィアホー
ルである場合にも本発明を適用することができる。
【0034】
【発明の効果】以上、詳細に説明したように、本発明の
配線形成方法によれば、バリアメタル表層部の表面ラフ
ネスを大きくすることにより、Alスパッタ粒子は濡れ
性良くバリアメタル上に付着する。その後、高温に加熱
した場合、バリアメタル上のAl粒子の凝集が抑制され
る。したがって、接続孔側壁のAlが凝集することなく
連続膜で存在するため、アスペクト比が大きい接続孔で
あっても表面拡散によりAlを接続孔内に充分に埋め込
むことができる。その結果、ボイド等のない信頼性の高
い配線を形成することができる。また、バリアメタルの
表面ラフネスを増加させる手段は、スパッタ工程時に採
られるため、その後のAl埋め込み工程に余分な工程を
設ける必要がなく、特殊な装置もいらないため、高い生
産性を確保することができる。
配線形成方法によれば、バリアメタル表層部の表面ラフ
ネスを大きくすることにより、Alスパッタ粒子は濡れ
性良くバリアメタル上に付着する。その後、高温に加熱
した場合、バリアメタル上のAl粒子の凝集が抑制され
る。したがって、接続孔側壁のAlが凝集することなく
連続膜で存在するため、アスペクト比が大きい接続孔で
あっても表面拡散によりAlを接続孔内に充分に埋め込
むことができる。その結果、ボイド等のない信頼性の高
い配線を形成することができる。また、バリアメタルの
表面ラフネスを増加させる手段は、スパッタ工程時に採
られるため、その後のAl埋め込み工程に余分な工程を
設ける必要がなく、特殊な装置もいらないため、高い生
産性を確保することができる。
【図1】本発明の一実施の形態である配線形成方法を工
程順を追って示すプロセスフロー図である。
程順を追って示すプロセスフロー図である。
【図2】同、実施の形態における条件で形成したTiN
膜の表面ラフネスを原子間力顕微鏡を用いて測定した結
果を示す図である。
膜の表面ラフネスを原子間力顕微鏡を用いて測定した結
果を示す図である。
【図3】従来の方法で形成したTiN膜の表面ラフネス
を原子間力顕微鏡を用いて測定した結果を示す図であ
る。
を原子間力顕微鏡を用いて測定した結果を示す図であ
る。
【図4】従来の配線形成方法の一例を工程順を追って示
すプロセスフロー図である。
すプロセスフロー図である。
【図5】従来の配線形成方法の他の例を工程順を追って
示すプロセスフロー図である。
示すプロセスフロー図である。
【図6】従来の配線形成方法を用いた場合の不良要因の
一例を示す図である。
一例を示す図である。
1,22 コンタクトホール 2,11,17 Al 3 ボイド 5,21 絶縁膜 6 接続孔 7,10,13,23 Ti膜 8,24 TiN膜 9,25 バリアメタル 14 TiON膜 15 Ti結晶粒 16 TiON結晶粒 19 拡散層 20 Si基板 26 AlSiCu膜
フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/28 - 21/288 H01L 21/3205 - 21/3213 H01L 21/768
Claims (5)
- 【請求項1】 基板上の絶縁膜に開口した接続孔の底部
および側壁部を高融点金属と高融点金属の窒化物からな
るバリアメタルで被覆した後、前記接続孔内をアルミニ
ウム系合金で埋め込んで配線を形成する方法において、 前記バリアメタルの最上層として加熱時にアルミニウム
の凝集を抑制できるように表面粗さが大きい高融点金属
の窒化物膜を形成した後、前記アルミニウム系合金の埋
め込みのための基板加熱前に前記バリアメタルの表面を
アルミニウム系合金で覆い、ついでアルミニウム系合金
の埋め込みを行うことを特徴とする配線形成方法。 - 【請求項2】 基板上の絶縁膜に開口した接続孔の底部
および側壁部を高融点金属と高融点金属の窒化物からな
るバリアメタルで被覆した後、前記接続孔内をアルミニ
ウム系合金で埋め込んで配線を形成する方法において、 前記バリアメタルの最上層として表面粗さが大きい高融
点金属の窒化物膜を形成した後、前記アルミニウム系合
金の埋め込みのための基板加熱前に前記バリアメタルの
表面をアルミニウム系合金で覆い、ついでアルミニウム
系合金の埋め込みを行い、この際、 前記バリアメタルの
表面が少なくとも10nm以上の凹凸を有することを特
徴とする配線形成方法。 - 【請求項3】 請求項1または2に記載の配線形成方法
において、 前記バリアメタルをチタンとチタンナイトライドの積層
膜とし、前記表面ラフネスを大きくする手段として、上
層側のチタンナイトライド膜の形成を温度150℃以下
のスパッタにより行うことを特徴とする配線形成方法。 - 【請求項4】 請求項3に記載の配線形成方法におい
て、 前記表面ラフネスを大きくする手段として、チタンナイ
トライド膜に加えて、下層側のチタン膜の形成も温度1
50℃以下のスパッタにより行うことを特徴とする配線
形成方法。 - 【請求項5】 請求項1または2に記載の配線形成方法
において、 前記バリアメタルをチタンとチタンナイトライドの積層
膜とし、前記表面ラフネスを大きくする手段として、上
層側のチタンナイトライド膜の形成を圧力10mTor
r以上のスパッタにより行うことを特徴とする配線形成
方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8028267A JP2891161B2 (ja) | 1996-02-15 | 1996-02-15 | 配線形成方法 |
US08/766,028 US5985754A (en) | 1996-02-15 | 1996-12-13 | Method of forming a void-free contact plug |
EP96120268A EP0790646A3 (en) | 1996-02-15 | 1996-12-17 | Method of forming a wiring layer filling a contact hole |
KR1019970004233A KR100256523B1 (ko) | 1996-02-15 | 1997-02-13 | 배선층의 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8028267A JP2891161B2 (ja) | 1996-02-15 | 1996-02-15 | 配線形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09223736A JPH09223736A (ja) | 1997-08-26 |
JP2891161B2 true JP2891161B2 (ja) | 1999-05-17 |
Family
ID=12243810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8028267A Expired - Lifetime JP2891161B2 (ja) | 1996-02-15 | 1996-02-15 | 配線形成方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5985754A (ja) |
EP (1) | EP0790646A3 (ja) |
JP (1) | JP2891161B2 (ja) |
KR (1) | KR100256523B1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3050161B2 (ja) * | 1997-04-18 | 2000-06-12 | 日本電気株式会社 | 半導体装置及びその製造方法 |
US6107195A (en) * | 1997-06-18 | 2000-08-22 | Tokyo Electron Limited | Method for depositing a low-resistivity titanium-oxynitride (TiON) film that provides for good texture of a subsequently deposited conductor layer |
US6319822B1 (en) * | 1998-10-01 | 2001-11-20 | Taiwan Semiconductor Manufacturing Company | Process for forming an integrated contact or via |
US6444575B1 (en) * | 2001-07-30 | 2002-09-03 | Taiwan Semiconductor Manufacturing Co., Ltd | Method for forming a bitline contact via within a memory cell structure |
WO2004097932A2 (en) | 2003-04-28 | 2004-11-11 | Advanced Micro Devices, Inc. | Method of electroplating copper over a patterned dielectric layer to enhance process uniformity of a subsequent cmp process |
KR20120049477A (ko) * | 2010-11-09 | 2012-05-17 | 에스케이하이닉스 주식회사 | 반도체 소자의 금속배선 형성방법 |
JP6068918B2 (ja) * | 2012-10-15 | 2017-01-25 | 住友電気工業株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960001601B1 (ko) * | 1992-01-23 | 1996-02-02 | 삼성전자주식회사 | 반도체 장치의 접촉구 매몰방법 및 구조 |
JPH04280425A (ja) * | 1991-03-07 | 1992-10-06 | Sony Corp | 配線形成方法 |
JP2718842B2 (ja) * | 1991-07-17 | 1998-02-25 | シャープ株式会社 | 半導体集積回路用配線金属膜の製造方法 |
JPH05144951A (ja) * | 1991-09-27 | 1993-06-11 | Sony Corp | 配線形成方法 |
US5371042A (en) * | 1992-06-16 | 1994-12-06 | Applied Materials, Inc. | Method of filling contacts in semiconductor devices |
JPH06132248A (ja) * | 1992-10-21 | 1994-05-13 | Sony Corp | 金属薄膜の成膜方法及びスパッタ装置 |
JPH06275555A (ja) * | 1993-03-23 | 1994-09-30 | Kawasaki Steel Corp | 半導体装置の製造方法 |
JP2928057B2 (ja) * | 1993-07-01 | 1999-07-28 | 日本電気株式会社 | 半導体装置の製造方法 |
US5356836A (en) * | 1993-08-19 | 1994-10-18 | Industrial Technology Research Institute | Aluminum plug process |
JPH08172130A (ja) * | 1994-12-16 | 1996-07-02 | Sony Corp | 半導体装置の配線構造及びその形成方法 |
US5962923A (en) * | 1995-08-07 | 1999-10-05 | Applied Materials, Inc. | Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches |
-
1996
- 1996-02-15 JP JP8028267A patent/JP2891161B2/ja not_active Expired - Lifetime
- 1996-12-13 US US08/766,028 patent/US5985754A/en not_active Expired - Fee Related
- 1996-12-17 EP EP96120268A patent/EP0790646A3/en not_active Withdrawn
-
1997
- 1997-02-13 KR KR1019970004233A patent/KR100256523B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100256523B1 (ko) | 2000-05-15 |
EP0790646A2 (en) | 1997-08-20 |
US5985754A (en) | 1999-11-16 |
JPH09223736A (ja) | 1997-08-26 |
EP0790646A3 (en) | 1998-06-03 |
KR970063507A (ko) | 1997-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5356836A (en) | Aluminum plug process | |
EP1313140A1 (en) | Method of forming a liner for tungsten plugs | |
JP3353727B2 (ja) | 半導体装置の配線構造の形成方法 | |
JPH08232080A (ja) | 新規なタングステン溶着プロセス | |
US20140030541A1 (en) | Alternate pad structures/passivation integration schemes to reduce or eliminate imc cracking in post wire bonded dies during cu/low-k beol processing | |
JPH0936228A (ja) | 配線形成方法 | |
JPH0936230A (ja) | 半導体装置の製造方法 | |
JP2891161B2 (ja) | 配線形成方法 | |
US5254872A (en) | Semiconductor device and method of manufacturing the same | |
JP2718842B2 (ja) | 半導体集積回路用配線金属膜の製造方法 | |
JPH07153757A (ja) | 半導体装置及び製造方法 | |
JPH0922907A (ja) | 埋め込み導電層の形成方法 | |
JP3328359B2 (ja) | 半導体装置の製造方法 | |
JP2606548B2 (ja) | Cu配線およびその形成方法 | |
JPH08162531A (ja) | 配線形成方法 | |
JPH09199593A (ja) | 半導体装置およびその製造方法 | |
JPH07176615A (ja) | 配線形成方法 | |
JP2805663B2 (ja) | 配線形成方法 | |
JP2697796B2 (ja) | 半導体装置の製造方法 | |
JPH065544A (ja) | 半導体装置の製造方法 | |
JP3321896B2 (ja) | Al系材料形成方法、Al系配線構造、半導体装置の製造方法、及び半導体装置 | |
JPH11233517A (ja) | 半導体装置の銅配線 | |
JPH11297699A (ja) | 拡散バリア層およびその製造方法 | |
JP3395249B2 (ja) | Al系材料の形成方法 | |
JP3312445B2 (ja) | 半導体装置の配線形成方法、及び、半導体装置における配線 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990126 |