JPH06275555A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06275555A JPH06275555A JP6235493A JP6235493A JPH06275555A JP H06275555 A JPH06275555 A JP H06275555A JP 6235493 A JP6235493 A JP 6235493A JP 6235493 A JP6235493 A JP 6235493A JP H06275555 A JPH06275555 A JP H06275555A
- Authority
- JP
- Japan
- Prior art keywords
- alloy
- sputtering
- layer
- temperature
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 高アスペスト比のコンタクトホール・ビアホ
ール等の底部にまでAl合金をスパッタ工程によって良好
に埋込む。 【構成】 Al合金またはチタン合金をコメリートスパッ
タした後、Al合金を高温スパッタし、または、真空状態
を保ったままコメリートスパッタ、Alスパッタ処理を行
う。
ール等の底部にまでAl合金をスパッタ工程によって良好
に埋込む。 【構成】 Al合金またはチタン合金をコメリートスパッ
タした後、Al合金を高温スパッタし、または、真空状態
を保ったままコメリートスパッタ、Alスパッタ処理を行
う。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関するものであり、特に高アスペスト比のホールをAl
合金で埋込む配線などの製造方法に関するものである。
に関するものであり、特に高アスペスト比のホールをAl
合金で埋込む配線などの製造方法に関するものである。
【０００２】
【従来の技術】Al合金をスパッタ成膜する際に、基板を
500℃程度の高温にして、コンタクトホール等のホール
にAlを流し込む技術は、高温Alリフロースパッタ技術と
して、最近、研究され、実用化されようとしている。本
技術の長所としては、タングステンＣＶＤによるタング
ステンプラグによるコンタクトホール・スルーホールの
埋め込みといった技術を用いることなく、高アスペクト
比（アスペクト比＝ホール深さ／ホール径）のホールを
埋め込むことができる点にある。これによって、工程数
が減少し、製造コストが低減され、ＴＡＴ（Turn Aroun
d Time）が短縮される。
500℃程度の高温にして、コンタクトホール等のホール
にAlを流し込む技術は、高温Alリフロースパッタ技術と
して、最近、研究され、実用化されようとしている。本
技術の長所としては、タングステンＣＶＤによるタング
ステンプラグによるコンタクトホール・スルーホールの
埋め込みといった技術を用いることなく、高アスペクト
比（アスペクト比＝ホール深さ／ホール径）のホールを
埋め込むことができる点にある。これによって、工程数
が減少し、製造コストが低減され、ＴＡＴ（Turn Aroun
d Time）が短縮される。
【０００３】Alのリフロー性の程度によって、埋め込み
可能なホールのサイズ（またはアスペクト比）とウェハ
全面での埋め込み完全性が決まるので、リフロー性を向
上させることが重要課題となっている。Alのホール内へ
のリフロー性に及ぼす因子としては、スパッタ基板温
度、スパッタ中の雰囲気ガス中の残留水分量、酸素量、
下地表面のAl合金との濡れ性、またAl合金中に含まれる
Si・Ge等の不純物などが考えられている。
可能なホールのサイズ（またはアスペクト比）とウェハ
全面での埋め込み完全性が決まるので、リフロー性を向
上させることが重要課題となっている。Alのホール内へ
のリフロー性に及ぼす因子としては、スパッタ基板温
度、スパッタ中の雰囲気ガス中の残留水分量、酸素量、
下地表面のAl合金との濡れ性、またAl合金中に含まれる
Si・Ge等の不純物などが考えられている。
【０００４】スパッタ中の雰囲気ガス中の残留水分量が
特に重要な因子であるとされているが、雰囲気ガス中に
水分が多く残留していると、この水分が下地表面の原子
と反応して、表面に酸化膜層を形成する。酸化した下地
表面は、Al合金との反応性に乏しく、このことが、Al合
金と下地表面との濡れ性を後退させる。従って、Alのホ
ール内へのリフロー性に及ぼす最も主要な因子は、下地
表面状態であると言える。
特に重要な因子であるとされているが、雰囲気ガス中に
水分が多く残留していると、この水分が下地表面の原子
と反応して、表面に酸化膜層を形成する。酸化した下地
表面は、Al合金との反応性に乏しく、このことが、Al合
金と下地表面との濡れ性を後退させる。従って、Alのホ
ール内へのリフロー性に及ぼす最も主要な因子は、下地
表面状態であると言える。
【０００５】下地表面として、リフロー性を高める上で
最も有効であると考えられているのはスパッタTiによっ
て被覆された表面である。Tiで被覆された高温の表面
に、スパッタされたAl原子が到達した場合、AlとTiとの
反応が起こり、この反応がAl原子のホール底部方向への
流入を促進する。
最も有効であると考えられているのはスパッタTiによっ
て被覆された表面である。Tiで被覆された高温の表面
に、スパッタされたAl原子が到達した場合、AlとTiとの
反応が起こり、この反応がAl原子のホール底部方向への
流入を促進する。
【０００６】
【発明が解決しようとする課題】上記の従来技術には、
以下の問題点があった。すなわち、Tiは通常のスパッタ
によって形成されるので、Tiは高アスペクト比のホール
底部まで到達せず、したがってTiとの反応により促進さ
れるAlのホール底部方向への流入もTiのホール内到達箇
所までしか進まない。この結果、従来技術の範囲内で
は、Alリフローによる穴埋めの可能なホールのアスペク
ト比は、２程度までである。
以下の問題点があった。すなわち、Tiは通常のスパッタ
によって形成されるので、Tiは高アスペクト比のホール
底部まで到達せず、したがってTiとの反応により促進さ
れるAlのホール底部方向への流入もTiのホール内到達箇
所までしか進まない。この結果、従来技術の範囲内で
は、Alリフローによる穴埋めの可能なホールのアスペク
ト比は、２程度までである。
【０００７】本発明は、上記の現状に鑑み、アスペクト
比が２以上のホールの底部にまでAl合金を流入し、埋め
込むことができる方法を提供するためになされたもので
ある。
比が２以上のホールの底部にまでAl合金を流入し、埋め
込むことができる方法を提供するためになされたもので
ある。
【０００８】
【課題を解決するための手段】本発明は、前記課題を解
決するために、TiまたはAlのコリメータスパッタによっ
て、ホール底部・ホール側壁にTiまたはAlの被膜を形成
する工程を経て、該被膜を下地表面として、Alの高温ス
パッタを行い、さらに上記コリメータスパッタと高温ス
パッタの間に一旦ウェハを大気開放せずに、真空状態の
ままで、スパッタ成膜シーケンスを組む方法である。す
なわち本発明はアルミ合金をコリメートスパッタする
工程と、該コリメートスパッタ工程の後に基板温度 450
〜550 ℃でAl合金を高温スパッタする工程とを具備し、
高アスペスト比のホールをAl合金で埋込むことを特徴と
する半導体装置の製造方法を記載する、 チタン合金
をコリメートスパッタする工程と、該コリメートスパッ
タ工程の後に基板温度 450〜550 ℃でAl合金を高温スパ
ッタする工程を具備し、高アスペスト比のホールをAl合
金で埋込むことを特徴とする半導体装置の製造方法、
アルミ合金をコリメートスパッタする工程と、該コリメ
ートスパッタ工程の後に基板温度 室温〜350 ℃でAl合
金をスパッタする工程と、該スパッタ工程の後、真空状
態で 450〜550 ℃の熱処理を加える工程とを具備し、高
アスペスト比のホールをAl合金で埋込むことを特徴とす
る半導体の製造方法であり、さらに、、に記載
の該コリメートスパッタと該高温スパッタとを真空状態
に保ったまま行う半導体装置の製造方法である。
決するために、TiまたはAlのコリメータスパッタによっ
て、ホール底部・ホール側壁にTiまたはAlの被膜を形成
する工程を経て、該被膜を下地表面として、Alの高温ス
パッタを行い、さらに上記コリメータスパッタと高温ス
パッタの間に一旦ウェハを大気開放せずに、真空状態の
ままで、スパッタ成膜シーケンスを組む方法である。す
なわち本発明はアルミ合金をコリメートスパッタする
工程と、該コリメートスパッタ工程の後に基板温度 450
〜550 ℃でAl合金を高温スパッタする工程とを具備し、
高アスペスト比のホールをAl合金で埋込むことを特徴と
する半導体装置の製造方法を記載する、 チタン合金
をコリメートスパッタする工程と、該コリメートスパッ
タ工程の後に基板温度 450〜550 ℃でAl合金を高温スパ
ッタする工程を具備し、高アスペスト比のホールをAl合
金で埋込むことを特徴とする半導体装置の製造方法、
アルミ合金をコリメートスパッタする工程と、該コリメ
ートスパッタ工程の後に基板温度 室温〜350 ℃でAl合
金をスパッタする工程と、該スパッタ工程の後、真空状
態で 450〜550 ℃の熱処理を加える工程とを具備し、高
アスペスト比のホールをAl合金で埋込むことを特徴とす
る半導体の製造方法であり、さらに、、に記載
の該コリメートスパッタと該高温スパッタとを真空状態
に保ったまま行う半導体装置の製造方法である。
【０００９】
【作用】Al合金やTi合金のコリメータスパッタによっ
て、高アスペクト比のコンタクトホールの底部・側壁部
にもAlやTiの薄膜を形成することができるので、高アス
ペクト比のホールの底部と側壁とをAlやTiで良好に被覆
された下地表面にすることができる。この後、Al合金を
高温スパッタすることによって、Al合金は、高アスペク
ト比のコンタクトホール・ビアホール底部にまで良好に
流入するようになる。これによって、アスペクト比が２
以上のホールであっても、ホール内をAl合金によって良
好に埋め込むことができる。
て、高アスペクト比のコンタクトホールの底部・側壁部
にもAlやTiの薄膜を形成することができるので、高アス
ペクト比のホールの底部と側壁とをAlやTiで良好に被覆
された下地表面にすることができる。この後、Al合金を
高温スパッタすることによって、Al合金は、高アスペク
ト比のコンタクトホール・ビアホール底部にまで良好に
流入するようになる。これによって、アスペクト比が２
以上のホールであっても、ホール内をAl合金によって良
好に埋め込むことができる。
【００１０】
【実施例】以下に図面に従って実施例を説明する。 （実施例１）図１〜図４は、本発明の半導体装置の製造
方法を示す工程断面図である。図１に示すように厚さ
1.2μｍのSiO2を主成分とする絶縁膜４にフォトリソグ
ラフィーとドライエッチングによって、穴径 0.5μｍ、
アスペクト比 2.4のコンタクトホール５を開口する。
方法を示す工程断面図である。図１に示すように厚さ
1.2μｍのSiO2を主成分とする絶縁膜４にフォトリソグ
ラフィーとドライエッチングによって、穴径 0.5μｍ、
アスペクト比 2.4のコンタクトホール５を開口する。
【００１１】つぎに図２に示すようにコンタクト層、及
びAl拡散バリア層として、Ti、TiNの順に、それぞれス
パッタ法と反応性スパッタ法によって、Tiを 500ÅとTi
N を1000Åの厚さで TiN／Ti層６を成膜する。さらに、
その上にコリメートスパッタ法によって、 500Åの厚さ
でコリメーションスパッタTi層７を成膜する。コリメー
トスパッタの性質上、コンタクトホール５の底部及び側
壁の全面に、コリメーションスパッタTi層が 300Åの厚
さで成膜される。
びAl拡散バリア層として、Ti、TiNの順に、それぞれス
パッタ法と反応性スパッタ法によって、Tiを 500ÅとTi
N を1000Åの厚さで TiN／Ti層６を成膜する。さらに、
その上にコリメートスパッタ法によって、 500Åの厚さ
でコリメーションスパッタTi層７を成膜する。コリメー
トスパッタの性質上、コンタクトホール５の底部及び側
壁の全面に、コリメーションスパッタTi層が 300Åの厚
さで成膜される。
【００１２】さらに、図３に示すように真空状態に保っ
たまま、Al合金８としてAlSi１ｗｔ％Cu 0.5ｗｔ％をス
パッタ法で成膜するが、この時、Si基板１の温度が 500
℃となるように基板裏面から加熱する（高温スパッタと
称する）。スパッタ時に、コリメーションスパッタTi層
７とAl合金８は反応してAlとTiを主成分とするAl合金／
Ti反応層９を形成する。この反応は、Al合金８と未反応
のTiの界面10で起こり、スパッタされたAl合金をコンタ
クトホール内部まで深くAl合金を侵入させる機動力とな
っている。この合金化反応と高温に加熱され流動性の増
したAl合金８の性質の相乗効果によって、Al合金は、コ
ンタクトホール底部まで侵入し、その結果、図４に示す
ようにAlSiCuとTiAl合金で埋めこまれたコンタクトホー
ル11が形成される。
たまま、Al合金８としてAlSi１ｗｔ％Cu 0.5ｗｔ％をス
パッタ法で成膜するが、この時、Si基板１の温度が 500
℃となるように基板裏面から加熱する（高温スパッタと
称する）。スパッタ時に、コリメーションスパッタTi層
７とAl合金８は反応してAlとTiを主成分とするAl合金／
Ti反応層９を形成する。この反応は、Al合金８と未反応
のTiの界面10で起こり、スパッタされたAl合金をコンタ
クトホール内部まで深くAl合金を侵入させる機動力とな
っている。この合金化反応と高温に加熱され流動性の増
したAl合金８の性質の相乗効果によって、Al合金は、コ
ンタクトホール底部まで侵入し、その結果、図４に示す
ようにAlSiCuとTiAl合金で埋めこまれたコンタクトホー
ル11が形成される。
【００１３】（実施例２）図５〜図８は、本発明の半導
体装置の製造方法の第２の実施例を示す工程断面図であ
る。図５に示すように厚さ 1.2μｍのSiO2を主成分とす
る絶縁膜４に、フォトリソグラフィーとドライエッチン
グによって、穴径 0.5μｍ、アスペクト比 2.4のコンタ
クトホール５を開口する。
体装置の製造方法の第２の実施例を示す工程断面図であ
る。図５に示すように厚さ 1.2μｍのSiO2を主成分とす
る絶縁膜４に、フォトリソグラフィーとドライエッチン
グによって、穴径 0.5μｍ、アスペクト比 2.4のコンタ
クトホール５を開口する。
【００１４】次に図６に示すようにコンタクト層、及び
Al拡散バリア層として、Ti、TiN の順に、それぞれスパ
ッタ法と反応性スパッタ法によって、Tiを 500ÅとTiN
を1000Åの厚さで TiN／Ti層６を成膜する。さらに、そ
の上に、コリメートスパッタ法によって、AlSi１ｗｔ％
Cu 0.5ｗｔ％を 500Åの厚さでAlSiCu層12を成膜する。
コリメートスパッタの性質上、コンタクトホール５の底
部及び側壁の全面に、AlSiCu層12が300 Åの厚さで成膜
される。
Al拡散バリア層として、Ti、TiN の順に、それぞれスパ
ッタ法と反応性スパッタ法によって、Tiを 500ÅとTiN
を1000Åの厚さで TiN／Ti層６を成膜する。さらに、そ
の上に、コリメートスパッタ法によって、AlSi１ｗｔ％
Cu 0.5ｗｔ％を 500Åの厚さでAlSiCu層12を成膜する。
コリメートスパッタの性質上、コンタクトホール５の底
部及び側壁の全面に、AlSiCu層12が300 Åの厚さで成膜
される。
【００１５】さらに、図７に示すように真空状態に保っ
たまま、Al合金８としてAlSi１ｗｔ％Cu 0.5ｗｔ％を高
温スパッタ法で成膜するが、この時、Si基板１の温度が
500℃となるように、基板裏面から加熱する。このAlSi
Cuスパッタ時に、AlSiCu層12は、スパッタ成膜される基
板の下地層として、コンタクトホール表面全面を被覆し
ている。スパッタされて飛来したAl原子等は、下地のAl
合金との間で良好な濡れ性を示しながら、下地のAlSiCu
層表面に被着していく。この濡れ性と高温でのAl合金の
流動性に起因して、スパッタされたAl合金はコンタクト
ホール底部まで深く侵入する。その結果、図８に示すよ
うにAl合金で埋めこまれたコンタクトホール13が形成さ
れる。
たまま、Al合金８としてAlSi１ｗｔ％Cu 0.5ｗｔ％を高
温スパッタ法で成膜するが、この時、Si基板１の温度が
500℃となるように、基板裏面から加熱する。このAlSi
Cuスパッタ時に、AlSiCu層12は、スパッタ成膜される基
板の下地層として、コンタクトホール表面全面を被覆し
ている。スパッタされて飛来したAl原子等は、下地のAl
合金との間で良好な濡れ性を示しながら、下地のAlSiCu
層表面に被着していく。この濡れ性と高温でのAl合金の
流動性に起因して、スパッタされたAl合金はコンタクト
ホール底部まで深く侵入する。その結果、図８に示すよ
うにAl合金で埋めこまれたコンタクトホール13が形成さ
れる。
【００１６】なお、本実施例１、２では、Al合金８のス
パッタ時に既に基板を高温にしているが、本発明はこれ
に限るものではなく、この高温スパッタ工程に替わっ
て、Al合金の通常基板温度（室温〜350 ℃）でのスパッ
タを実施した後、真空状態を保ったまま、500 ℃程度の
熱処理を施す工程（スパッタリフローと称する）を実施
しても同様の効果が得られるし、また全工程を真空状態
に保ったまま行っても同様の効果が得られる。
パッタ時に既に基板を高温にしているが、本発明はこれ
に限るものではなく、この高温スパッタ工程に替わっ
て、Al合金の通常基板温度（室温〜350 ℃）でのスパッ
タを実施した後、真空状態を保ったまま、500 ℃程度の
熱処理を施す工程（スパッタリフローと称する）を実施
しても同様の効果が得られるし、また全工程を真空状態
に保ったまま行っても同様の効果が得られる。
【００１７】
【発明の効果】本発明のコリメートスパッタによって、
コンタクトホール内のホール底部とホール側壁に、Ti又
はAl合金の 300Å以上の厚さの層が形成される。このT
i、Al薄膜が、その後引き続くAl合金の高温スパッタ時
に、又はスパッタリフロー時に、TiとAlとの反応、又は
Al合金とAl合金の接触がコンタクト径 0.5μｍ、アスペ
クト比2.5 のコンタクトホールの底部まで、十分に進行
し、その結果として、Al合金によって良好に埋め込まれ
たコンタクトホールを形成することができる。
コンタクトホール内のホール底部とホール側壁に、Ti又
はAl合金の 300Å以上の厚さの層が形成される。このT
i、Al薄膜が、その後引き続くAl合金の高温スパッタ時
に、又はスパッタリフロー時に、TiとAlとの反応、又は
Al合金とAl合金の接触がコンタクト径 0.5μｍ、アスペ
クト比2.5 のコンタクトホールの底部まで、十分に進行
し、その結果として、Al合金によって良好に埋め込まれ
たコンタクトホールを形成することができる。
【００１８】これによって、低コストで、高アスペクト
比のコンタクトホールを有する集積回路パターンを形成
・製造することが可能となる。また、Ti、Al合金といっ
た下地層とその後のAlスパッタ工程を真空状態を保った
まま行うことで、Ti、Al下地表面が酸化されることがな
くなり、その結果、その後スパッタされるAl合金とTiの
反応性やAl合金／Al合金間の濡れ性を表面酸化膜の存在
によって劣化させることを防ぎ、良好な濡れ性と埋め込
み性が達成できる。
比のコンタクトホールを有する集積回路パターンを形成
・製造することが可能となる。また、Ti、Al合金といっ
た下地層とその後のAlスパッタ工程を真空状態を保った
まま行うことで、Ti、Al下地表面が酸化されることがな
くなり、その結果、その後スパッタされるAl合金とTiの
反応性やAl合金／Al合金間の濡れ性を表面酸化膜の存在
によって劣化させることを防ぎ、良好な濡れ性と埋め込
み性が達成できる。
【図１】本発明の実施例１の工程を示す工程断面図。
【図２】本発明の実施例１の工程を示す工程断面図。
【図３】本発明の実施例１の工程を示す工程断面図。
【図４】本発明の実施例１の工程を示す工程断面図。
【図５】本発明の実施例２の工程を示す工程断面図。
【図６】本発明の実施例２の工程を示す工程断面図。
【図７】本発明の実施例２の工程を示す工程断面図。
【図８】本発明の実施例２の工程を示す工程断面図。
１ Si基板 ２ ｎ+ 拡散層 ３ ゲート酸化膜 ４ 絶縁膜 ５ コンタクトホール ６ TiN ／ Ti 層 ７ コリメーションスパッタTi層 ８ Al合金 ９ Al合金／Ti反応層 10 Al合金／Ti反応界面 11 AlSiCuとTiAl合金で埋め込まれたコンタクトホール 12 AlSiCu層 13 Al合金で埋め込まれたコンタクトホール
Claims (4)
- 【請求項１】 アルミ合金をコリメートスパッタする工
程と、該コリメートスパッタ工程の後に基板温度 450〜
550 ℃でAl合金を高温スパッタする工程とを具備し、高
アスペスト比のホールをAl合金で埋込むことを特徴とす
る半導体装置の製造方法。 - 【請求項２】 チタン合金をコリメートスパッタする工
程と、該コリメートスパッタ工程の後に基板温度 450〜
550 ℃でAl合金を高温スパッタする工程を具備し、高ア
スペスト比のホールをAl合金で埋込むことを特徴とする
半導体装置の製造方法。 - 【請求項３】 アルミ合金をコリメートスパッタする工
程と、該コリメートスパッタ工程の後に基板温度 室温
〜350 ℃でAl合金をスパッタする工程と、該スパッタ工
程の後、真空状態で 450〜550 ℃の熱処理を加える工程
とを具備し、高アスペスト比のホールをAl合金で埋込む
ことを特徴とする半導体の製造方法。 - 【請求項４】 請求項１、２または３記載の該コリメー
トスパッタと該高温スパッタとを真空状態に保ったまま
行うことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6235493A JPH06275555A (ja) | 1993-03-23 | 1993-03-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6235493A JPH06275555A (ja) | 1993-03-23 | 1993-03-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06275555A true JPH06275555A (ja) | 1994-09-30 |
Family
ID=13197702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6235493A Pending JPH06275555A (ja) | 1993-03-23 | 1993-03-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06275555A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2720856A1 (fr) * | 1994-04-28 | 1995-12-08 | Nippon Denso Co | Electrode de cablage pour dispositif à semi-conducteur et son procédé de fabrication. |
| EP0790646A2 (en) | 1996-02-15 | 1997-08-20 | Nec Corporation | Method of forming a wiring layer filling a contact hole |
| US6650017B1 (en) | 1999-08-20 | 2003-11-18 | Denso Corporation | Electrical wiring of semiconductor device enabling increase in electromigration (EM) lifetime |
| CN103668088A (zh) * | 2012-09-14 | 2014-03-26 | 上海华虹宏力半导体制造有限公司 | 提高铝硅铜成膜质量的方法 |
| JP2017108074A (ja) * | 2015-12-11 | 2017-06-15 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
-
1993
- 1993-03-23 JP JP6235493A patent/JPH06275555A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2720856A1 (fr) * | 1994-04-28 | 1995-12-08 | Nippon Denso Co | Electrode de cablage pour dispositif à semi-conducteur et son procédé de fabrication. |
| US6066891A (en) * | 1994-04-28 | 2000-05-23 | Nippondenso Co., Ltd | Electrode for semiconductor device including an alloy wiring layer for reducing defects in an aluminum layer and method for manufacturing the same |
| US6348735B1 (en) | 1994-04-28 | 2002-02-19 | Nippondenso Co., Lt. | Electrode for semiconductor device and method for manufacturing same |
| EP0790646A2 (en) | 1996-02-15 | 1997-08-20 | Nec Corporation | Method of forming a wiring layer filling a contact hole |
| US5985754A (en) * | 1996-02-15 | 1999-11-16 | Nec Corporation | Method of forming a void-free contact plug |
| US6650017B1 (en) | 1999-08-20 | 2003-11-18 | Denso Corporation | Electrical wiring of semiconductor device enabling increase in electromigration (EM) lifetime |
| US6908857B2 (en) | 1999-08-20 | 2005-06-21 | Denso Corporation | Method of manufacturing semiconductor device |
| CN103668088A (zh) * | 2012-09-14 | 2014-03-26 | 上海华虹宏力半导体制造有限公司 | 提高铝硅铜成膜质量的方法 |
| JP2017108074A (ja) * | 2015-12-11 | 2017-06-15 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| CN107017288A (zh) * | 2015-12-11 | 2017-08-04 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5489552A (en) | Multiple layer tungsten deposition process | |
| JPS6110256A (ja) | 集積回路の接点孔への相互接続線の自動位置決め方法 | |
| JP2001237311A (ja) | 半導体素子の配線形成方法 | |
| US5380680A (en) | Method for forming a metal contact of a semiconductor device | |
| JPH06275555A (ja) | 半導体装置の製造方法 | |
| JP2805663B2 (ja) | 配線形成方法 | |
| KR100633685B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH09172086A (ja) | 半導体素子の製造方法 | |
| TW477050B (en) | Method to avoid generating aluminum whisker defect in the manufacturing process of W-plug structure | |
| JPH0435047A (ja) | 半導体装置の多層配線形成方法 | |
| KR100214526B1 (ko) | 반도체 배선 형성방법 | |
| KR100219053B1 (ko) | 반도체 장치의 금속막 형성방법 | |
| KR950003222B1 (ko) | 반도체 장치의 제조방법 | |
| JPH0594967A (ja) | 半導体装置の製造方法 | |
| JPH0529258A (ja) | 半導体装置の製造方法 | |
| JPH1187508A (ja) | 半導体素子の金属配線形成方法 | |
| JPH0594965A (ja) | 半導体装置の製造方法 | |
| JPH05136138A (ja) | 配線の形成方法 | |
| KR100342826B1 (ko) | 반도체소자의베리어금속층형성방법 | |
| JPH11284071A (ja) | 半導体装置およびその製造方法 | |
| JPH04294531A (ja) | タングステン膜の形成方法 | |
| KR980011925A (ko) | 반도체 장치의 콘택홀 매립방법 | |
| JPH07183250A (ja) | コンタクト形成方法 | |
| JPH0369118A (ja) | 半導体装置の製造方法 | |
| JPH0697169A (ja) | 半導体装置の製造方法 |