JP2697796B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2697796B2 JP2697796B2 JP63287465A JP28746588A JP2697796B2 JP 2697796 B2 JP2697796 B2 JP 2697796B2 JP 63287465 A JP63287465 A JP 63287465A JP 28746588 A JP28746588 A JP 28746588A JP 2697796 B2 JP2697796 B2 JP 2697796B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- substrate
- bias
- sputtering
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、半導体装置の製造方法に関するもので、特
に急峻な側面をもつコンタクトホール、スルーホール上
に形成された配線パターンの平坦化方法に関するもので
ある。
に急峻な側面をもつコンタクトホール、スルーホール上
に形成された配線パターンの平坦化方法に関するもので
ある。
（従来の技術） 半導体集積回路の製造において配線技術、例えば半導
体素子の多層配線技術において、コンタクトホール又は
スルーホール等をアルミニウム（Al）等の配線用金属を
埋め込み、且つ凹凸のある段差部などを平坦化する技術
としてバイアススパッタ方法がある。例えば、IEEE PRO
CEEDINGS OF THE INTERNATIONAL ELECTRON DEVICES MEE
TING DEC7−10 1986 P70〜73に開示された方法がある。
即ち、第二図に示すように真空槽に基板を導入する前に
付着した基板表面の酸素等の不純物ガスの放出による膜
質の劣化及びコンタクトホール下部の衝撃によるダメー
ジを防ぐため、第二図（Ａ）に示すような半導体基板、
例えば、Si基板（11）上のシリコン酸化物（SiO2）（1
2）に設けられた開口部（13）に、１ステップ目として
通常のスパッタ方法で第二図に示すようにアルミニウム
又はアルミニウム合金又は高融点金属及び、そのシリサ
イドの下地膜（14）をSi基板（11）に成膜し、２ステッ
プ目をバイアススパッタ法により、第二図（Ｃ）に示す
ようにアルミニウム又はアルミニウム合金をSi基板（1
1）を加熱状態で成膜し、バイアスによる加熱効果とイ
オン衝撃によりAl又はAl合金の融点より低い温度で表面
張力等のＰによりコンタクトホール内にAl又はAl合金を
流動させ埋め込むものである。
体素子の多層配線技術において、コンタクトホール又は
スルーホール等をアルミニウム（Al）等の配線用金属を
埋め込み、且つ凹凸のある段差部などを平坦化する技術
としてバイアススパッタ方法がある。例えば、IEEE PRO
CEEDINGS OF THE INTERNATIONAL ELECTRON DEVICES MEE
TING DEC7−10 1986 P70〜73に開示された方法がある。
即ち、第二図に示すように真空槽に基板を導入する前に
付着した基板表面の酸素等の不純物ガスの放出による膜
質の劣化及びコンタクトホール下部の衝撃によるダメー
ジを防ぐため、第二図（Ａ）に示すような半導体基板、
例えば、Si基板（11）上のシリコン酸化物（SiO2）（1
2）に設けられた開口部（13）に、１ステップ目として
通常のスパッタ方法で第二図に示すようにアルミニウム
又はアルミニウム合金又は高融点金属及び、そのシリサ
イドの下地膜（14）をSi基板（11）に成膜し、２ステッ
プ目をバイアススパッタ法により、第二図（Ｃ）に示す
ようにアルミニウム又はアルミニウム合金をSi基板（1
1）を加熱状態で成膜し、バイアスによる加熱効果とイ
オン衝撃によりAl又はAl合金の融点より低い温度で表面
張力等のＰによりコンタクトホール内にAl又はAl合金を
流動させ埋め込むものである。
又、上記の他の開口部を埋め込む方法として『126SEM
ICONDUCTOR INTERNATIONAL9/1987』や『SEMICON JAPA
N′86TECHNICAL SYMPOSIUM TOKYO,JAPAN,Dec11−12 198
6“PLANARIZATION OF AL ALLOY METALIZATION BY SURFA
CE SELF−DIFF−USION"』に開示された技術もある。
ICONDUCTOR INTERNATIONAL9/1987』や『SEMICON JAPA
N′86TECHNICAL SYMPOSIUM TOKYO,JAPAN,Dec11−12 198
6“PLANARIZATION OF AL ALLOY METALIZATION BY SURFA
CE SELF−DIFF−USION"』に開示された技術もある。
（発明が解決しようとする課題） しかしながら上記従来方法には次のような問題点があ
る。先ず、前者の２ステップ方法にて形成するプロセス
において１層目（１ステップ目）にアルミニウム又はア
ルミニウム合金を使用する手段では、膜厚が薄いと島状
（16）に成長しやすくなる原因と成りやすい。（第三図
（Ａ））特に、コンタクトホールの凹部が小さい微細化
素子では１ステップ目のメタルの膜厚を厚くしすぎると
凹部上端（41）で第四図（Ａ）に示す如くブリッジ（4
2）を形成し、この上に第二の工程でアルミ層（15）を
バイアススパッタすると、コンタクトホール（13）内に
第四図（Ｂ）の如く空胴（43）が生じやすい問題があっ
た。第四図（Ｂ）の他の現象として第五図（Ｅ）、
（Ｆ）に開示されたようにコンタクトホール（13）の側
壁に被着しない場合や、一方壁面のみに被着する場合が
ある。また、前者の２ステップ方法で形成するプロセス
において、１ステップ目に高融点金属を使用する手段で
は膜厚が薄いとピンホール等の欠陥が発生し充分に下地
からパイアススパッタ中に発生する酸素等のガスを防ぐ
ことが不可能であった。また、後者のコンタクトホール
の濡れ性を改善する手段として、高融点金属のTiWを薄
く堆積させた後、アルミ層をバイアススパッタリングす
る方法であるが、TiW膜にアルミ層を形成するとき、TiW
膜を通して下地からの不純物ガスの発生による膜質の劣
化等により、上記した第三図（Ａ）のようにアルミ層が
島状に被着したり、粒径が大きくなり平坦性に欠け、尚
且つ粒界にボイドが発生するという問題があった。ま
た、アルミ層にAl−Si合金を使用した場合、シリコンノ
ジュールが生じ、後に続く工程でパターンを形成する
際、エッチングしにくいという問題があった。また、開
口部を埋め込む方法として、再スパッタ効果を利用した
方法が、J.ELECTROCHEM,SOC.SOLTD STATE SCIENCE AND
TECHNOLOGY JUNE1985P1466〜1472に開示されている。し
かしこの方法は、開口部が閉鎖されない膜厚程度に成膜
し、この成膜をスパッタによる膜の被着とバイアススパ
ッタによる食刻作用（エッチング）により埋め込むため
時間が長くかかるという問題がある。
る。先ず、前者の２ステップ方法にて形成するプロセス
において１層目（１ステップ目）にアルミニウム又はア
ルミニウム合金を使用する手段では、膜厚が薄いと島状
（16）に成長しやすくなる原因と成りやすい。（第三図
（Ａ））特に、コンタクトホールの凹部が小さい微細化
素子では１ステップ目のメタルの膜厚を厚くしすぎると
凹部上端（41）で第四図（Ａ）に示す如くブリッジ（4
2）を形成し、この上に第二の工程でアルミ層（15）を
バイアススパッタすると、コンタクトホール（13）内に
第四図（Ｂ）の如く空胴（43）が生じやすい問題があっ
た。第四図（Ｂ）の他の現象として第五図（Ｅ）、
（Ｆ）に開示されたようにコンタクトホール（13）の側
壁に被着しない場合や、一方壁面のみに被着する場合が
ある。また、前者の２ステップ方法で形成するプロセス
において、１ステップ目に高融点金属を使用する手段で
は膜厚が薄いとピンホール等の欠陥が発生し充分に下地
からパイアススパッタ中に発生する酸素等のガスを防ぐ
ことが不可能であった。また、後者のコンタクトホール
の濡れ性を改善する手段として、高融点金属のTiWを薄
く堆積させた後、アルミ層をバイアススパッタリングす
る方法であるが、TiW膜にアルミ層を形成するとき、TiW
膜を通して下地からの不純物ガスの発生による膜質の劣
化等により、上記した第三図（Ａ）のようにアルミ層が
島状に被着したり、粒径が大きくなり平坦性に欠け、尚
且つ粒界にボイドが発生するという問題があった。ま
た、アルミ層にAl−Si合金を使用した場合、シリコンノ
ジュールが生じ、後に続く工程でパターンを形成する
際、エッチングしにくいという問題があった。また、開
口部を埋め込む方法として、再スパッタ効果を利用した
方法が、J.ELECTROCHEM,SOC.SOLTD STATE SCIENCE AND
TECHNOLOGY JUNE1985P1466〜1472に開示されている。し
かしこの方法は、開口部が閉鎖されない膜厚程度に成膜
し、この成膜をスパッタによる膜の被着とバイアススパ
ッタによる食刻作用（エッチング）により埋め込むため
時間が長くかかるという問題がある。
本発明は上述の従来技術事情に対処してなされたもの
でプロセス条件の範囲が広く、良好なカバレージが得ら
れ、かつ高品質の金属の凹部への埋め込みが可能な半導
体装置の製造方法を提供しようとするものである。
でプロセス条件の範囲が広く、良好なカバレージが得ら
れ、かつ高品質の金属の凹部への埋め込みが可能な半導
体装置の製造方法を提供しようとするものである。
（課題を解決するための手段） 請求項１の発明は、基板表面の凹部に金属を埋め込む
半導体装置の製造方法において、前記凹部を含む前記基
板表面に高融点金属の第一の金属を堆積させる第一の工
程と、前記第一の金属の上に第二の金属としてチタン
（Ti）を前記凹部が閉鎖されない程度の膜厚に堆積させ
る第二の工程と、前記凹部にチタンより低融点の第三の
金属をバイアススパッタする第三の工程と、を有し、前
記第三の工程は、200℃以下の基板温度にて前記第三の
金属をバイアススパッタする第一のバイアススパッタ工
程と、前記第一のバイアススパッタ工程よりも高い基板
温度にて前記第三の金属をバイアススパッタする第二の
バイアススパッタ工程とを含むことを特徴とする。
半導体装置の製造方法において、前記凹部を含む前記基
板表面に高融点金属の第一の金属を堆積させる第一の工
程と、前記第一の金属の上に第二の金属としてチタン
（Ti）を前記凹部が閉鎖されない程度の膜厚に堆積させ
る第二の工程と、前記凹部にチタンより低融点の第三の
金属をバイアススパッタする第三の工程と、を有し、前
記第三の工程は、200℃以下の基板温度にて前記第三の
金属をバイアススパッタする第一のバイアススパッタ工
程と、前記第一のバイアススパッタ工程よりも高い基板
温度にて前記第三の金属をバイアススパッタする第二の
バイアススパッタ工程とを含むことを特徴とする。
請求項２の発明は、請求項１において、前記第一の金
属は窒化チタン又は高融点シリサイドから成る拡散バリ
アメタルであることを特徴とする。
属は窒化チタン又は高融点シリサイドから成る拡散バリ
アメタルであることを特徴とする。
請求項３の発明は、請求項１又は２において、前記第
三の金属はアルミニウム又はアルミニウム合金であるこ
とを特徴とする。
三の金属はアルミニウム又はアルミニウム合金であるこ
とを特徴とする。
請求項４の発明は、請求項１乃至３のいずれかにおい
て、前記第一、第二、第三の工程は、各工程間で前記基
板を大気に晒すことなく、シングルチャンバもしくは各
処理室が独立したマルチチャンバーから成る成膜装置に
て実施されることを特徴とする。
て、前記第一、第二、第三の工程は、各工程間で前記基
板を大気に晒すことなく、シングルチャンバもしくは各
処理室が独立したマルチチャンバーから成る成膜装置に
て実施されることを特徴とする。
請求項５の発明は、請求項１乃至３のいずれかにおい
て、前記第一の工程と前記第二の工程との工程間で、前
記基板を大気に晒すことを特徴とする。
て、前記第一の工程と前記第二の工程との工程間で、前
記基板を大気に晒すことを特徴とする。
（作用効果） 本発明方法及び装置によれば、第一，第三の金属膜間
に形成したチタン（Ti）のゲッタリング効果で、第一の
金属膜からの不純物の発生を防止し、また、第三の金属
を形成する時に発生するシリコン（Si）の偏析を防止
し、また粒径を小さく形成でき、凹凸のある部分の形状
が滑らかで且つ表面が平坦な金属膜が形成可能となる。
に形成したチタン（Ti）のゲッタリング効果で、第一の
金属膜からの不純物の発生を防止し、また、第三の金属
を形成する時に発生するシリコン（Si）の偏析を防止
し、また粒径を小さく形成でき、凹凸のある部分の形状
が滑らかで且つ表面が平坦な金属膜が形成可能となる。
（実施例） 以下、本発明半導体装置の製造方法の一実施例を図面
を参照して説明する。
を参照して説明する。
半導体基板例えば、シリコン（Si）の半導体ウエハ
（１）表面に形成された二酸化シリコン膜などの絶縁層
（２）には凹部例えば、開口部が半導体ウエハ（１）表
面を露出して設けられていて、この開口部はコンタクト
ホール（３）と呼ばれている。このホール（３）に、特
に上記半導体ウエハ（１）を予め加熱すること無く、第
一の金属、例えば高融点金属チタンの窒化物である窒化
チタン（TiN）膜（４）を第１図（Ａ）に示す如く厚
さ、例えば数100Å〜3000Å程度に一層目即ち金属間の
拡散障壁層であるバリアメタルとして通常行なわれてい
るスパッタリングにて堆積させる（第一の工程）。この
場合スパッタリングによりウエハ（１）の温度の上昇は
ありうる。この時、二酸化シリコン膜（２）の表面にも
一層目バイアメタル（４）は薄く形成される。この時半
導体ウエハ（１）は予め加熱例えば300℃にしても良
い。
（１）表面に形成された二酸化シリコン膜などの絶縁層
（２）には凹部例えば、開口部が半導体ウエハ（１）表
面を露出して設けられていて、この開口部はコンタクト
ホール（３）と呼ばれている。このホール（３）に、特
に上記半導体ウエハ（１）を予め加熱すること無く、第
一の金属、例えば高融点金属チタンの窒化物である窒化
チタン（TiN）膜（４）を第１図（Ａ）に示す如く厚
さ、例えば数100Å〜3000Å程度に一層目即ち金属間の
拡散障壁層であるバリアメタルとして通常行なわれてい
るスパッタリングにて堆積させる（第一の工程）。この
場合スパッタリングによりウエハ（１）の温度の上昇は
ありうる。この時、二酸化シリコン膜（２）の表面にも
一層目バイアメタル（４）は薄く形成される。この時半
導体ウエハ（１）は予め加熱例えば300℃にしても良
い。
次に、第二の工程として第一図（Ｂ）のように上記一
層バリアメタル（４）から発生する不純物の防止及び次
の第三工程におけるバイアススパッタリング法によるア
ルミ膜形成時に発生するシリコンの偏析や段差部に発生
しやすいボイドを防止するためにゲッタリング効果のあ
るチタン（Ti）層（５）を上記コンタクトホール（３）
が閉鎖されない程度の厚さ数10〜数100Å程度の厚さ
に、例えば通常行なわれているスパッタリング法にて堆
積させる。次に第三の工程として第一図（Ｃ）のように
上記チタンの層（５）の上にさらにこのチタン層（５）
及び上記第一のバリアメタル（４）より低融点の金属例
えばアルミニウム層（６）を形成する。ここで、この工
程は、アスペクト比が大きくともステップカバレージを
良くするために例えば、半導体基板（１）を予め200℃
以下、例えば100℃程度の加熱状態で半導体基板（１）
にRFバイアス、例えば自己バイアス電圧300Voltを印加
し且つ100℃から400℃に昇温してから又は、昇温しなが
らスパッタリングしてアルミ層（６）を堆積させる。
層バリアメタル（４）から発生する不純物の防止及び次
の第三工程におけるバイアススパッタリング法によるア
ルミ膜形成時に発生するシリコンの偏析や段差部に発生
しやすいボイドを防止するためにゲッタリング効果のあ
るチタン（Ti）層（５）を上記コンタクトホール（３）
が閉鎖されない程度の厚さ数10〜数100Å程度の厚さ
に、例えば通常行なわれているスパッタリング法にて堆
積させる。次に第三の工程として第一図（Ｃ）のように
上記チタンの層（５）の上にさらにこのチタン層（５）
及び上記第一のバリアメタル（４）より低融点の金属例
えばアルミニウム層（６）を形成する。ここで、この工
程は、アスペクト比が大きくともステップカバレージを
良くするために例えば、半導体基板（１）を予め200℃
以下、例えば100℃程度の加熱状態で半導体基板（１）
にRFバイアス、例えば自己バイアス電圧300Voltを印加
し且つ100℃から400℃に昇温してから又は、昇温しなが
らスパッタリングしてアルミ層（６）を堆積させる。
即ちこのようなバイアススパッタ方法によるとまず初
めに低温でAl膜が堆積するため微細な開口部であるコン
タクトホールの側面に島状成長することなしに半導体基
板全面を覆いさらに基板加熱機構（例えば、基板加熱機
構単独では約60秒で設定温度に昇温）で加熱し、かつRF
バイアスによる加熱効果とアルゴンイオンによるAl結晶
への欠陥及び歪み等を促進しAlの融点以下で流動又は変
形しやすくするためアルミニウムはコンタクトホール
（３）内に向かってスムーズに移動して上記コンタクト
ホール（３）を埋め尽くすことができる。
めに低温でAl膜が堆積するため微細な開口部であるコン
タクトホールの側面に島状成長することなしに半導体基
板全面を覆いさらに基板加熱機構（例えば、基板加熱機
構単独では約60秒で設定温度に昇温）で加熱し、かつRF
バイアスによる加熱効果とアルゴンイオンによるAl結晶
への欠陥及び歪み等を促進しAlの融点以下で流動又は変
形しやすくするためアルミニウムはコンタクトホール
（３）内に向かってスムーズに移動して上記コンタクト
ホール（３）を埋め尽くすことができる。
上記第一、第二、第三の工程は大気に晒すこと無く連
続的に実行する手段と同様の効果が得られる手段として
第一の工程と第二の工程の間に基板を大気に晒して不連
続に実行する手段がある。
続的に実行する手段と同様の効果が得られる手段として
第一の工程と第二の工程の間に基板を大気に晒して不連
続に実行する手段がある。
又、上記第一、第二、第三の工程は大気に晒すこと無
く、シングルチャンバーもしくは各処理室が独立したい
わゆるマルチチャンバーから成る成膜装置で処理をして
もよい。
く、シングルチャンバーもしくは各処理室が独立したい
わゆるマルチチャンバーから成る成膜装置で処理をして
もよい。
上記実施例のように基板（１）上に形成されたコンタ
クトホール等の凹部に配線パターンを形成する際に第一
層としてバリアメタル層（４）上にチタンの層（５）を
堆積させ、このチタンの層（５）上にアルミの層（６）
をバイアススパッタ法で堆積させると第六図に示すよう
に例えばアルミ層が形成でき第八図に示す従来のチタン
層を含まないバイアススパッタ法で堆積されたアルミ層
と比較するとチタンの効果によりアルミ合金のグレイン
サイズ（粒径）を小さくでき粒界に発生するシリコンの
異状析出やボイド等の欠陥が無くなり表面が滑らかにな
る。又、本実施例では1.0ミクロン径のアスペクト比１
で完全平坦化が可能であった。さらに、第七図に示す従
来のチタン層を含まない通常のバイアスをかけないスパ
ッタ法で堆積されたアルミ層の比較しても、さらに膜質
が向上したことがわかる。
クトホール等の凹部に配線パターンを形成する際に第一
層としてバリアメタル層（４）上にチタンの層（５）を
堆積させ、このチタンの層（５）上にアルミの層（６）
をバイアススパッタ法で堆積させると第六図に示すよう
に例えばアルミ層が形成でき第八図に示す従来のチタン
層を含まないバイアススパッタ法で堆積されたアルミ層
と比較するとチタンの効果によりアルミ合金のグレイン
サイズ（粒径）を小さくでき粒界に発生するシリコンの
異状析出やボイド等の欠陥が無くなり表面が滑らかにな
る。又、本実施例では1.0ミクロン径のアスペクト比１
で完全平坦化が可能であった。さらに、第七図に示す従
来のチタン層を含まない通常のバイアスをかけないスパ
ッタ法で堆積されたアルミ層の比較しても、さらに膜質
が向上したことがわかる。
この発明は上記実施例に限定されるものではなく第一
工程で堆積される金属膜は、高融点の金属膜ならいずれ
でも良く、例えばＷ又はTiWやシリサイド系のMoSix,WS
i,TiSi,TaSiなどでも良く、第三工程でバイアススパッ
タにより堆積させる金属も２元系以上のアルミ合金でも
良く、上記実施例と同様の効果が得られる。
工程で堆積される金属膜は、高融点の金属膜ならいずれ
でも良く、例えばＷ又はTiWやシリサイド系のMoSix,WS
i,TiSi,TaSiなどでも良く、第三工程でバイアススパッ
タにより堆積させる金属も２元系以上のアルミ合金でも
良く、上記実施例と同様の効果が得られる。
第一図は本発明方法の一実施例を説明するための図、第
二図は従来方法を説明するための図、第三、第四、第五
図は第二図方法による問題点説明図、第六図は第一図方
法により形成されるアルミ膜の表面の結晶構造を表わす
図、第七図および第八図は従来方法により形成されたア
ルミ膜の表面の結晶構造を表わす図である。 １……シリコン基板、２……酸化膜 ３……コントクトホール ４……第一の金属膜（バリアメタル） ５……チタン膜、６……アルミニウム膜
二図は従来方法を説明するための図、第三、第四、第五
図は第二図方法による問題点説明図、第六図は第一図方
法により形成されるアルミ膜の表面の結晶構造を表わす
図、第七図および第八図は従来方法により形成されたア
ルミ膜の表面の結晶構造を表わす図である。 １……シリコン基板、２……酸化膜 ３……コントクトホール ４……第一の金属膜（バリアメタル） ５……チタン膜、６……アルミニウム膜
Claims (5)
- 【請求項１】基板表面の凹部に金属を埋め込む半導体装
置の製造方法において、前記凹部を含む前記基板表面に
高融点金属の第一の金属を堆積させる第一の工程と、前
記第一の金属の上に第二の金属としてチタン（Ti）を前
記凹部が閉鎖されない程度の膜厚に堆積させる第二の工
程と、前記凹部にチタンより低融点の第三の金属をバイ
アススパッタする第三の工程と、を有し、前記第三の工
程は、200℃以下の基板温度にて前記第三の金属をバイ
アススパッタする第一のバイアススパッタ工程と、前記
第一のバイアススパッタ工程よりも高い基板温度にて前
記第三の金属をバイアススパッタする第二のバイアスス
パッタ工程とを含むことを特徴とする半導体装置の製造
方法。 - 【請求項２】前記第一の金属は窒化チタン又は高融点シ
リサイドから成る拡散バリアメタルであることを特徴と
する請求項１記載の半導体装置の製造方法。 - 【請求項３】前記第三の金属はアルミニウム又はアルミ
ニウム合金であることを特徴とする請求項１又は２に記
載の半導体装置の製造方法。 - 【請求項４】前記第一、第二、第三の工程は、各工程間
で前記基板を大気に晒すことなく、シングルチャンバも
しくは各処理室が独立したマルチチャンバーから成る成
膜装置にて実施されることを特徴とする請求項１乃至３
のいずれかに記載の半導体装置の製造方法。 - 【請求項５】前記第一の工程と前記第二の工程との工程
間で、前記基板を大気に晒すことを特徴とする請求項１
乃至３のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63287465A JP2697796B2 (ja) | 1988-11-14 | 1988-11-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63287465A JP2697796B2 (ja) | 1988-11-14 | 1988-11-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02133923A JPH02133923A (ja) | 1990-05-23 |
| JP2697796B2 true JP2697796B2 (ja) | 1998-01-14 |
Family
ID=17717689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63287465A Expired - Fee Related JP2697796B2 (ja) | 1988-11-14 | 1988-11-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2697796B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940004256B1 (en) * | 1991-04-09 | 1994-05-19 | Samsung Electronics Co Ltd | Making method of semiconductor device |
| JPH07161813A (ja) * | 1993-12-08 | 1995-06-23 | Nec Corp | 半導体装置の製造方法 |
| KR960042974A (ja) * | 1995-05-23 | 1996-12-21 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS628542A (ja) * | 1985-07-04 | 1987-01-16 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6242560A (ja) * | 1985-08-20 | 1987-02-24 | Fujitsu Ltd | 半導体装置の電極 |
| JPS63125681A (ja) * | 1986-11-12 | 1988-05-28 | Matsushita Electric Ind Co Ltd | 薄膜形成装置 |
| JPS63157418A (ja) * | 1986-12-22 | 1988-06-30 | Oki Electric Ind Co Ltd | 電極形成方法 |
| JPH025521A (ja) * | 1988-06-24 | 1990-01-10 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1988
- 1988-11-14 JP JP63287465A patent/JP2697796B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02133923A (ja) | 1990-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4937652A (en) | Semiconductor device and method of manufacturing the same | |
| JP3729882B2 (ja) | アルミニウムコンタクト形成方法 | |
| JP3435194B2 (ja) | 半導体装置の配線層形成方法及び半導体装置 | |
| KR960011865B1 (ko) | 반도체 장치의 금속층 형성방법 | |
| EP1313140A1 (en) | Method of forming a liner for tungsten plugs | |
| JPH077077A (ja) | 半導体装置及びその製造方法 | |
| JP2697796B2 (ja) | 半導体装置の製造方法 | |
| US6114764A (en) | Semiconductor device and process for fabricating the same | |
| JPH0810693B2 (ja) | 半導体装置の製造方法 | |
| JPH1197531A (ja) | 半導体装置の製造方法 | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| JPH06314690A (ja) | 半導体装置及びその製造方法 | |
| JPH09199593A (ja) | 半導体装置およびその製造方法 | |
| JPS62133713A (ja) | 電極形成方法およびその電極 | |
| JP3624513B2 (ja) | 半導体装置の製造方法 | |
| JP3407516B2 (ja) | 半導体装置及びその製造方法 | |
| JPH09139424A (ja) | 半導体装置およびその製造方法 | |
| JPH11354466A (ja) | 接点用開口を有する半導体基板に接点を形成する方法 | |
| JP4207284B2 (ja) | 半導体装置の製造方法 | |
| JPH11297699A (ja) | 拡散バリア層およびその製造方法 | |
| JPH04298029A (ja) | 半導体装置の製造方法 | |
| JPH1065004A (ja) | 半導体装置における接続孔及びその形成方法 | |
| JPH0249426A (ja) | パターン形成方法 | |
| KR950005265B1 (ko) | 금속배선층 형성방법 | |
| KR100197665B1 (ko) | 반도체 소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |