JPS63157418A - 電極形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はＬＳＩ集積回路における電極配線、特にオーミ
ック電極の形成方法に関するものである。

（従来の技術） 従来、この種の電極形成方法はｒ１９８４年。

電気学会研究会；′１子デバイス研究会２日立製作所　
中央研究所２本間喜夫、恒用助芳共著、Ａｌのバイアス
スパッタリング、第３３〜３９項」に開示されるものが
ある。即ち、この電極形成方法は第３図（ａ）及び（ｂ
）に示す様に、基板１上に絶縁膜２を堆積し、該絶縁膜
２にコンタクトホール３を穿設する。次いで、前記基板
１にバイアスを掛は乍ら、常法の如くメタル、例えばＡ
ｊ−８ｔ膜４を絶縁膜２上に付着させる。その際、前記
Ａ７−Ｓｔ膜４の前記コンタクトホール３の近傍には肩
部５が形成される。而して、該肩部５をスパッタエツチ
ングすることによシ肩部５の切片ａ及びｂをフンタクト
ホール３におけるＡｌ−８ｉ膜４の凹部６の底部Ｃに堆
積させて、被覆膜を成形するものが公知である。

（発明が解決しようとする問題点） 然し乍ら、上述した従来の電極形成方法では、前記のバ
イアススパッタ法により優れた仮置形状の膜を成形する
には再スパッタ率、所謂（基板バイアス無しの膜成形速
度一基板バイアス有りの膜成形速度）／基板バイアス有
りの膜成形速ｄ全５０％以上にする必要がある。そのた
め、成膜速度が低下すると共に、基板バイアスの印加電
圧が太きくなるとデバイスにダメージが生じるという問
題点があった。更には、メタル膜の比抵抗が増加して、
その表面反射率が低下する等の問題点もあった。

本発明は上述の問題点に鑑み、デバイスの基板の成膜速
度を向上し、デバイスのダメージが防止でき且つ表面反
射率を向上した被覆膜を成形する電極形成方法を提供す
るものである。

（問題点を解決するための手段） 本発明は上述した目的を達成するため、基板２１上に絶
縁膜２′３を被着する工程と、該絶縁膜２３にコンタク
トホール２４を穿設する工程と、前記絶縁膜２３上に、
再スパッタ率を２０％以下に設定し、且つ前記基板２１
の温度をＡｌ合金２５の共晶温度近傍に制御して、前記
Ａｌ合金２５のバイアススパッタリングを行なう工程と
を含むものである。

（作　用） 本発明においては、再スパッタ率ｆｔ２０％以下に設定
し、基板温度はＡｌ合金の共晶温度近傍に制御して、Ｍ
合金を絶縁膜上においてバイアススパッタリングさせる
ので、該Ａｌ合金は前記絶縁膜上に７０−ティングして
堆積される。

（実施例） 本発明の電極形成方法に係る一実施例を第１図及び第２
図に基づいて説明する。即ち、第１図は本発明における
原理の概念図を示すものであり、固体１０上の液体１１
が濡れる場合の現象を界面張力γを用いて表わしたもの
である。所謂、固体表面張力γＳＶ、固液界面張力γＳ
Ｌ、液体表面張力γＬｖ及び前記固液界面張力γＳＬと
前記液体表面張力γＬＶとが成す接触角をθとすると、
γｓｖ＝γ８Ｌ＋ｒＬＭ魚θ　　・・・・・・・・・（
１）の式が成立する。この場合、前記固体１０に前記液
体１１が濡れ易くする（所謂、接触角θを小さくする）
ためには、（１）ｒｓｖ　ｋ大にする、或いは（１１）
ｒＬｖを小にする、若しくはＯｉＤ　ｒｓＬを小にする
の三手段が案出される。然るに、同種類の液体１１の場
合、ｒＬＶの温度による変化は比較的小さい。例えば、
液体１１をＡｌとすると、 ｒＬＶ　＝　５２０　ｅｒｇ−８／ｅｔａ　−ａｔ　−
６６０℃　Ｋなり、これは水に比較すると非常に大きく
なる。よって、前記（ｉｌ）の手段は期待できないこと
になる。

従って、本発明の電極形成方法は前記（１）の手段、即
ち、固体表面張力ｒｓｖ　’ｆｃ大きくすることによる
メタルフロー効果を適用したものである。

この電極形成方法は第２図に示す如く、先ず、Ｓｔの基
板２１上に選択的に拡散層２２を形成した後、該拡散層
２２上に絶縁膜としてのＰＳＧ膜２３を堆積し、次いで
、該ＰＳＧ［２３にコンタクトホール２４を穿設する。

この状態において、Ａｌ合金、例えばＡｌ−８ｔ　２５
のバイアススパッタリングによるＡＬ７０−テイングを
行なう場合、前記ＰＳＧ膜２３の固体表面張力ｒｓｖは
２５０　ｅｒｇ−８／−と小さいので、Ａｌフローを十
分に起こさせるには固液界面張力ｒｓＬを小さくしなけ
ればならない。そのためのバイアススパッタ条件（再ス
パッタ率ヲ２０％以下にする。）は基板２１の加熱温度
を高温にしてＡｌ−８ｉ　２５流体の粘度を小さくする
必要がある。そこで、Ａｌ−８ｉ　２５の粘度は０．０
１４Ｐ−ａｔ・ｓｏｏ’ｃ　　であるので、例えば前記
基板２１の加熱温度を５００℃に設定し、ターｒットハ
ワーを１０琢、そして、基板２１のバイアス’１−１８
０Ｖとしてスパッタリングさせると、基板２１の温度は
６００℃に昇温し、Ａｌ−３ｔ　２５の粘度は０．０２
Ｐ程度になるため、該ＡＡ−３ｉ　２５の７０−ティン
グができる。

又、前記の基板２１の温度を低温によシフローティング
させる場合は、前記ＰＳＧ膜２３にコンタクトホール２
４を穿設後、スパッタ装置により酸化していない高融点
金属膜、例えばＷ膜２６をＰＳＧ膜２膜上３上００＾堆
積する。しかる後、前記スパッタ装置内において、バイ
アススパッタリングによ、９　Ａｌ−８ｔ　２５をフロ
ーティングし乍う前記Ｗ膜２６上に堆積させる。ところ
で、このＷ膜２６等の純メタルの固体表面張力γＳＶは
大きいため、Ａ７−８ｔ　２５はＰＳＧ膜２膜上３上濡
れ易くなる。よって、Ａｌ−８ｔ　２５のＰＳＧ膜２膜
上３上ける同レベルの７０−ティングができるため、基
板２１の温度を低温にできる。

従って、本発明のＬＳＩ電極形成方法はＷ膜２６を堆積
させた後、バイアススパッタによｌ）　Ａｌ−８ｔ２５
の堆積を行なうメタルフロー効果を利用するものである
から、例えば、基板２１の設定温度が４００℃、ター戸
ットバワーが１０膜及び基板バイアスが一１８０ｖの条
件下において、Ａｌ−８ｔ（Ａｌ−１，０％Ｓｉ　）　
２５を１　μｍ堆積させる際の堆積速度は１μｍ／ｊＩ
ＩＩ＋になり、再スパッタ率は１０％になる。よって、
従来に比べ堆積速度を向上できる他再スパッタ率が低く
できるため、処理能力は基板バイアス無しのスパッタ法
を採用する場合に比べて１０％の低下で済み且つバイア
ス電圧が低いので、デバイスへのダメージが小さくでき
る。

（発明の効果） 以上説明した様に本発明によれば、基板上に絶縁膜を被
着する工程と、該絶縁膜に、コンタクトホールを穿設す
る工程と、前記絶縁膜上に、再スパッタ率を２０％以下
に設定し、且つ前記基板の温度をＡｌ合金の共晶温度近
傍に制御して、前記Ａｌ合金のバイアススパッタリング
を行なう工程ト蚕含むので１．昼合金のメタル７０−効
果による被覆成膜が成形できる。そのため、成膜におけ
るＡｌ合金の堆積速度の向上ができると共に、低スパッ
タ率によるバイアス電圧の低下洗よシブバイスのダメー
ジが防止できる。更に、Ｍ合金の溶融或いは再結晶によ
り応力が緩和されるため、その表面のヒロック形成や曇
シが防止できる。又、Ａｌ７０−による被覆形状は開口
面積の小さいコンタクト程被覆率が高くなるので、アス
ペクト比の大きな微小コンタクトを有する超ＬＳＩ等に
おいても平坦なＡｌ合金配線ができる。更にまた、Ａｌ
合金を予め、絶縁膜上に堆積された高融点金属膜上に堆
積すれば、Ａｌ合金の７０−ティングが起き易くなるた
め、基板温度の低温化ができる他、Ａｌスパイクが防止
できる等の効果を有する。

【図面の簡単な説明】

第１図及び第２図は本発明の一実施例を示すもので、第
１図はその原理を説明する概念図、第２図はその説明用
断面図、第３図（ａ）　、　（ｂ）は従来方法による工
程説明図である。 ２１・・・基板、　　２２・・・拡散層、２３・・・絶
縁膜（ＰＳＧ膜）、 ２４・・・コンタクトホール、 ２５・・・Ａｌ合金（Ａｚ−８ｔ　）、２６・・・高融
点金属膜（Ｗ膜）。 特許出願人　沖電気工業株式会社 １−６（つン“　　−１゛

Claims (1)

1. 【特許請求の範囲】 　基板上に絶縁膜を被着する工程と、 該絶縁膜にコンタクトホールを穿設する工程と、前記絶
   縁膜上に、再スパッタ率を２０％以下に設定し、且つ前
   記基板の温度をＡｌ合金の共晶温度近傍に制御して、前
   記Ａｌ合金のバイアススパッタリングを行なう工程と を含むことを特徴とする電極形成方法。