JPH02216822A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPH02216822A JPH02216822A JP1178898A JP17889889A JPH02216822A JP H02216822 A JPH02216822 A JP H02216822A JP 1178898 A JP1178898 A JP 1178898A JP 17889889 A JP17889889 A JP 17889889A JP H02216822 A JPH02216822 A JP H02216822A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- layer
- integrated circuit
- semiconductor integrated
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 30
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 30
- 238000004544 sputter deposition Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000004020 conductor Substances 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 71
- 238000005530 etching Methods 0.000 claims description 24
- 238000000151 deposition Methods 0.000 claims description 19
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 claims description 18
- 229910001080 W alloy Inorganic materials 0.000 claims description 6
- 238000000926 separation method Methods 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 4
- 230000000717 retained effect Effects 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 abstract description 13
- 239000000956 alloy Substances 0.000 abstract description 13
- 230000015572 biosynthetic process Effects 0.000 abstract description 9
- 238000000576 coating method Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 133
- 230000008569 process Effects 0.000 description 17
- 239000000463 material Substances 0.000 description 13
- 229910000838 Al alloy Inorganic materials 0.000 description 10
- 230000008021 deposition Effects 0.000 description 9
- 230000037230 mobility Effects 0.000 description 8
- 241000894007 species Species 0.000 description 7
- 239000002344 surface layer Substances 0.000 description 7
- 239000010949 copper Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 238000009958 sewing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の分野]
本発明は、相互接続レベルを支持する分離層内に形成さ
れた狭いコンタクト間口を介してコンタクト接続を形成
する少なくとも一つの相互接続レベルを有する半導体集
積回路装置の製造方法に関するもので、この方法は主と
して不十分な段差被覆性を有する被着方法により主とし
てアルミニウムからなる第一導電層を被着する工程と、
前記コンタクト開口領域で前記第一導電層の窪み部が実
質的に充填されるのを確実にする高い段差被覆性の被着
方法により第二電気的導電層を被着する工程と、前記窪
み部の外側の前記第二導電層を少なくとも実質的に除去
する工程と、前記分離層の表面に残存する前記電気的導
電物質の局部的なエツチングにより相互接続ラインを形
成する最終工程とからなる。
れた狭いコンタクト間口を介してコンタクト接続を形成
する少なくとも一つの相互接続レベルを有する半導体集
積回路装置の製造方法に関するもので、この方法は主と
して不十分な段差被覆性を有する被着方法により主とし
てアルミニウムからなる第一導電層を被着する工程と、
前記コンタクト開口領域で前記第一導電層の窪み部が実
質的に充填されるのを確実にする高い段差被覆性の被着
方法により第二電気的導電層を被着する工程と、前記窪
み部の外側の前記第二導電層を少なくとも実質的に除去
する工程と、前記分離層の表面に残存する前記電気的導
電物質の局部的なエツチングにより相互接続ラインを形
成する最終工程とからなる。
[背景技術]
上記半導体技術は同一のモノリシック回路内の素子部品
の数を、高い集積度に向かってますます増大するような
好ましい一定の開発傾向を示している。
の数を、高い集積度に向かってますます増大するような
好ましい一定の開発傾向を示している。
この目的のため及び回路の動作スピードを増大させるた
めに、様々な努力が前記素子部品の大きさをできるだけ
減少させる為に行われてきた。半導体装置上にコンタク
ト接続を形成する従来の技術は、最近までコンタクト開
口及び相互接続ラインの横方向の寸法が、はとんど前記
ラインを構成する前記導電層の厚さよりもかなり大きな
ものを用いていた0反対に高い集積度を有する回路の製
造方法では、これらのコンタクト間口が形成される前記
分離層の厚さと同じオーダーの直径を有するコンタクト
間口を形成する必要がある。この点で、アスペクト比と
称する前記コンタクト開口の深さと直径との間の比に間
して、しばしばこの比が1に近いかあるいは1以上の場
合、特にアルミニウムの単層の被着技術に基づくコンタ
クト接続を形成する既知の技術は、もはやうまく用いる
ことは出来ない。
めに、様々な努力が前記素子部品の大きさをできるだけ
減少させる為に行われてきた。半導体装置上にコンタク
ト接続を形成する従来の技術は、最近までコンタクト開
口及び相互接続ラインの横方向の寸法が、はとんど前記
ラインを構成する前記導電層の厚さよりもかなり大きな
ものを用いていた0反対に高い集積度を有する回路の製
造方法では、これらのコンタクト間口が形成される前記
分離層の厚さと同じオーダーの直径を有するコンタクト
間口を形成する必要がある。この点で、アスペクト比と
称する前記コンタクト開口の深さと直径との間の比に間
して、しばしばこの比が1に近いかあるいは1以上の場
合、特にアルミニウムの単層の被着技術に基づくコンタ
クト接続を形成する既知の技術は、もはやうまく用いる
ことは出来ない。
そこで上記序で述べた方法が、高集積度を有する回路の
相互接続の構造を形成の為の適切な解決方法を提供する
ために提案され、この方法では、前記コンタクト開口の
領域でのアルミニウムの第一導電層の窪み部を充填する
為及びかなり急峻であることが必要なこれらの開口の壁
で形成される段差部における電気的連続性を確実にする
為に、前記コンタクト間口はlに近いかlより大きなア
スペクト比を有する。
相互接続の構造を形成の為の適切な解決方法を提供する
ために提案され、この方法では、前記コンタクト開口の
領域でのアルミニウムの第一導電層の窪み部を充填する
為及びかなり急峻であることが必要なこれらの開口の壁
で形成される段差部における電気的連続性を確実にする
為に、前記コンタクト間口はlに近いかlより大きなア
スペクト比を有する。
このような方法は、1985年5月15日刊行の特開昭
60−85514号から既知である。
60−85514号から既知である。
この既知の方法によれば、前記第二導電層はタンタルペ
ーストの被着により得られ、アルミニウムの前記第一導
電層の窪み部、即ち前記コンタクト間口の領域に形成さ
れる窪み部の充填を確実にする。前記タンタルペースト
は熱処理により硬化され、ついで前記キャビティーの外
側に位置して形成される前記第二導電層部分は除去され
る。
ーストの被着により得られ、アルミニウムの前記第一導
電層の窪み部、即ち前記コンタクト間口の領域に形成さ
れる窪み部の充填を確実にする。前記タンタルペースト
は熱処理により硬化され、ついで前記キャビティーの外
側に位置して形成される前記第二導電層部分は除去され
る。
前記既知の方法は複数の特別な技術を使用し、これらの
技術の少なくとも一つは比較的複雑である。事実、タン
タルペーストを使用する工程は、半導体装置の製造方法
の技術においては一般的ではない。
技術の少なくとも一つは比較的複雑である。事実、タン
タルペーストを使用する工程は、半導体装置の製造方法
の技術においては一般的ではない。
この工程は前記ペーストの組成の正確な調整を必要とし
、又完全で再現性のある歩留まりを得ることはむずかし
いであろう。
、又完全で再現性のある歩留まりを得ることはむずかし
いであろう。
更に又、前記流動性被着層を硬化して得るため特別の熱
処理を行う必要があり、従って製造方法に追加の工程を
課すことになる。
処理を行う必要があり、従って製造方法に追加の工程を
課すことになる。
従って、より一般的な手段、即ちより容易に制御するこ
とが出来又より負担の少ない手段を用いることにより同
様の技術的結果を得られることが望ましいであろう。
とが出来又より負担の少ない手段を用いることにより同
様の技術的結果を得られることが望ましいであろう。
[発明の要約]
本発明は、上記の困難さにかなりの点で適合する上記既
知の方法の改善を提案する。上記相互接続構造の形成の
ための物質としてアルミニウムまたはアルミニウムの豊
富な合金をできるだけ用いる考えに基づき、次工程処理
として、従来の充分に制御可能な工程を用いることが出
来、一方アルミニウムの使用による固有の欠点を避ける
ための限られた特定の手段を用いる。
知の方法の改善を提案する。上記相互接続構造の形成の
ための物質としてアルミニウムまたはアルミニウムの豊
富な合金をできるだけ用いる考えに基づき、次工程処理
として、従来の充分に制御可能な工程を用いることが出
来、一方アルミニウムの使用による固有の欠点を避ける
ための限られた特定の手段を用いる。
この目的のために本発明によれば、上記序の方法は、前
記第二導電層の被着が主としてアルミニウムからなる導
電物質の直流スパッタ(D、C,bias−sputt
ering)により行われ、前記基板は前記被着される
種(species)の充分な表面移動度を得るのに充
分な高い温度に保持される。
記第二導電層の被着が主としてアルミニウムからなる導
電物質の直流スパッタ(D、C,bias−sputt
ering)により行われ、前記基板は前記被着される
種(species)の充分な表面移動度を得るのに充
分な高い温度に保持される。
前記基板を任意の充分高い温度に保持し、前記基板の直
流バイアスのスパッタによりアルミニウムまたは銅及び
シリコンの少なくとも一方を含有するアルミニウムを主
体とする合金の被着技術は、前記被着されるべき金属種
(+etallic 5pecies)が充分な移動度
(平均自由行程)を得て、前記被着層の平坦化が比較的
低いエネルギーの位置まで、これらの種の置換の結果と
して得られる。
流バイアスのスパッタによりアルミニウムまたは銅及び
シリコンの少なくとも一方を含有するアルミニウムを主
体とする合金の被着技術は、前記被着されるべき金属種
(+etallic 5pecies)が充分な移動度
(平均自由行程)を得て、前記被着層の平坦化が比較的
低いエネルギーの位置まで、これらの種の置換の結果と
して得られる。
これが即ちアルミニウム合金の前記第一導電層の被着の
間に残存する前記窪み部が充填されることになる。
間に残存する前記窪み部が充填されることになる。
被着されるべき種の高い移動度を得るスパッタによる被
着技術は、例えばヨーロッパ特許出願257 、277
号から既知である。
着技術は、例えばヨーロッパ特許出願257 、277
号から既知である。
この技術により得られるアルミニウムまたはアルミニウ
ム合金の前記層は、直流バイアスなしに、周囲温度に近
い温度で通常のアルゴンスパッタような他の従来の技術
により得られるのと同一の組成の層のエレクトロマイグ
レーション(Elelctro−s+igration
)より、かなり低いエレクトロマイグレーションに対す
る抵抗力を有することも、当業者に知られている。この
ために、上記ヨーロッパ特許257 、277号に既に
提案されているように高い移動度のスパッタによる単層
の金属被着を用いる方法が、このようにして得られる前
記半導体装置の期待寿命問題の点からみて、非常に狭い
相互接続ラインには特に、もはや殆ど適用できないよう
にみえる。超高集積度回路に間し信頼性の問題が、かな
りの程度にまで生じている。
ム合金の前記層は、直流バイアスなしに、周囲温度に近
い温度で通常のアルゴンスパッタような他の従来の技術
により得られるのと同一の組成の層のエレクトロマイグ
レーション(Elelctro−s+igration
)より、かなり低いエレクトロマイグレーションに対す
る抵抗力を有することも、当業者に知られている。この
ために、上記ヨーロッパ特許257 、277号に既に
提案されているように高い移動度のスパッタによる単層
の金属被着を用いる方法が、このようにして得られる前
記半導体装置の期待寿命問題の点からみて、非常に狭い
相互接続ラインには特に、もはや殆ど適用できないよう
にみえる。超高集積度回路に間し信頼性の問題が、かな
りの程度にまで生じている。
これに反して、本発明による方法は、前記相互接続ライ
ンが、エレクトロマイグレーションに対する高い抵抗力
を有する前記第一導電層の前記物質で少なくとも実質的
に形成される事実の為、エレクトロマイグレーションに
対する高い抵抗力を提供する利点を有する。前記第二導
電層の物質は、前記相互接続構造の表面の平坦性を取り
戻し、非常に局部的な領域、即ち前記コンタクト開口内
の電気的導電性の補充としてのみに主として用いられる
。前記第一導電層のみを使用するのに比較して、エレク
トロマイグレーションに対する抵抗力は、これらの局部
領域で改善される。
ンが、エレクトロマイグレーションに対する高い抵抗力
を有する前記第一導電層の前記物質で少なくとも実質的
に形成される事実の為、エレクトロマイグレーションに
対する高い抵抗力を提供する利点を有する。前記第二導
電層の物質は、前記相互接続構造の表面の平坦性を取り
戻し、非常に局部的な領域、即ち前記コンタクト開口内
の電気的導電性の補充としてのみに主として用いられる
。前記第一導電層のみを使用するのに比較して、エレク
トロマイグレーションに対する抵抗力は、これらの局部
領域で改善される。
本発明による方法は、下にあるレベルが少なくともその
表面にアルミニウムを特徴とする特許を有すると同時に
、前記コンタクト接続がアルミニウムの存在と両立し、
特に前記第一のレベルよりも高い相互接続レベルの形成
に応用する場合に、非常に簡便な方法で実施するこがで
きる。
表面にアルミニウムを特徴とする特許を有すると同時に
、前記コンタクト接続がアルミニウムの存在と両立し、
特に前記第一のレベルよりも高い相互接続レベルの形成
に応用する場合に、非常に簡便な方法で実施するこがで
きる。
前記第−層の被着及び第二導電層の被着は、同一の装置
内で次々に行うことが出来、前記工程条件は一層から他
の層に変わる際に修正するのみである。
内で次々に行うことが出来、前記工程条件は一層から他
の層に変わる際に修正するのみである。
本発明の他の実施例において、前記相互接続レベルは第
一レベルであり、前記コンタクト接続が前記装置のコン
タクト区域に形成される場合、前記方法は前記第一導電
層を形成する以前に、最初に比較的薄い金属性コンタク
ト層が 良い被覆性を確実にする方法により被着される
ことを特徴とする。
一レベルであり、前記コンタクト接続が前記装置のコン
タクト区域に形成される場合、前記方法は前記第一導電
層を形成する以前に、最初に比較的薄い金属性コンタク
ト層が 良い被覆性を確実にする方法により被着される
ことを特徴とする。
有利には、前記金属性コンタクト層は、スパッタにより
被着されたチタンタングステン(Ti−Wン合金の層で
ある。
被着されたチタンタングステン(Ti−Wン合金の層で
ある。
上記「比較的薄い層」の用語は、層の厚さが前記コンタ
ク)ljf1口の最小の横方向の寸法の小さな部分なの
で、前記金属性コンタクト層が前記アルミニウムと前記
半導体基体との間の相互作用を避けるバリアとして作用
するが、前記コンタクト開口により形成される前記キャ
ビティーの充填を確実にはしないことを意味すると理解
されたい。前記チタンタングステン(Ti−W)合金は
、このような使用に実際に好ましい物質の一つである。
ク)ljf1口の最小の横方向の寸法の小さな部分なの
で、前記金属性コンタクト層が前記アルミニウムと前記
半導体基体との間の相互作用を避けるバリアとして作用
するが、前記コンタクト開口により形成される前記キャ
ビティーの充填を確実にはしないことを意味すると理解
されたい。前記チタンタングステン(Ti−W)合金は
、このような使用に実際に好ましい物質の一つである。
主としてシリコン、二酸化シリコン(Si02)、窒化
シリコン(Si3N4)のような誘電体、超硬合金のシ
リサイド等は同時に存在する異なる物質に対し被着の優
れた特性を有し、前記相互接続配置の前記電気的導電性
に間し無視できない部分として関与し、エレクトロマイ
グーレイジョンによる劣化を実質的に減少させる。
シリコン(Si3N4)のような誘電体、超硬合金のシ
リサイド等は同時に存在する異なる物質に対し被着の優
れた特性を有し、前記相互接続配置の前記電気的導電性
に間し無視できない部分として関与し、エレクトロマイ
グーレイジョンによる劣化を実質的に減少させる。
本発明による方法を、前記第二導電層が被着された後、
実質的にこの呼び厚さ全体、即ち前記コンタクト間口の
外側の前記第一アルミニウム層の前記平坦な部分の上に
認められる層の厚さが除去される。
実質的にこの呼び厚さ全体、即ち前記コンタクト間口の
外側の前記第一アルミニウム層の前記平坦な部分の上に
認められる層の厚さが除去される。
この場合、本発明の独特の実施例は、前記第二導電層を
形成する以前に、中部導電層が前記第一導電層上に被着
され、前記中部導電層は前記第二導電層を除去する工程
の閏、エツチングストッパー(etching 5to
pper)として作用し、前記中部導電層は前記相互接
続ラインの表面に保持されることを特徴とする。
形成する以前に、中部導電層が前記第一導電層上に被着
され、前記中部導電層は前記第二導電層を除去する工程
の閏、エツチングストッパー(etching 5to
pper)として作用し、前記中部導電層は前記相互接
続ラインの表面に保持されることを特徴とする。
実際問題として、前記中部導電層は有利にはチタンタン
グステン(Ti−W)合金の層である。こうして、前記
第二導電層をエツチングする工程の終点は非常に容易に
決めることができ、前記第一導電層内のヒルロック(h
illocks)形成の危険を減少するのを確実にする
。
グステン(Ti−W)合金の層である。こうして、前記
第二導電層をエツチングする工程の終点は非常に容易に
決めることができ、前記第一導電層内のヒルロック(h
illocks)形成の危険を減少するのを確実にする
。
ここまでは、前記第二導電層は実際にその呼び厚さ全体
が除去されたことを示した。しかしながら、これは絶対
に必要なことではない。事実、本発明による方法の応用
例によれば、これに反して前記第二導電層は、その厚さ
の一部のみ除去され、前記第一導電層の呼び厚さに前記
第二導電層の残存部分の呼び厚さとを加えた厚さは、0
.5と1.3μ■との間の値に選択される。
が除去されたことを示した。しかしながら、これは絶対
に必要なことではない。事実、本発明による方法の応用
例によれば、これに反して前記第二導電層は、その厚さ
の一部のみ除去され、前記第一導電層の呼び厚さに前記
第二導電層の残存部分の呼び厚さとを加えた厚さは、0
.5と1.3μ■との間の値に選択される。
[発明の実施例コ
本発明が容易に実施されるように、実施例に従い図面を
参照してより詳細に説明する。
参照してより詳細に説明する。
ここで、
第1図及至第4図は、第一実施例で本発明による方法の
異なる工程での半導体装置の一部断面図を概略的に示し
、 第5図及至第6図は、上記方法に代わる同様の工程を示
し、 第7図及至第9図は、本発明による方法の他の実施例の
工程の断面図を示す。
異なる工程での半導体装置の一部断面図を概略的に示し
、 第5図及至第6図は、上記方法に代わる同様の工程を示
し、 第7図及至第9図は、本発明による方法の他の実施例の
工程の断面図を示す。
図面は明瞭の為、実寸大ではないことに留意されたい。
第1図は本発明の第一の実施例を示す。前記半導体装置
の表面層IOに、例えばリンまたはボロンでドープされ
たシリカガラスからなる分離Nllが被着される。
の表面層IOに、例えばリンまたはボロンでドープされ
たシリカガラスからなる分離Nllが被着される。
前記表面層lOは前記半導体表面自体または任意のメタ
ライゼーション・レベルでもよく、更にメタライゼーシ
ョンの他のレベルの形成がされる。
ライゼーション・レベルでもよく、更にメタライゼーシ
ョンの他のレベルの形成がされる。
前記分JI1層11に、最小横方向の寸法が前記分離層
11の厚さのオーダーである比較的狭い、コンタクト開
口12が形成される。
11の厚さのオーダーである比較的狭い、コンタクト開
口12が形成される。
前記コンタクト開口12をエツチングする工程は、かな
り急峻な側壁を有する開口を得るように異方性リアクテ
ィブイオンエツチングの従来技術により行われる。
り急峻な側壁を有する開口を得るように異方性リアクテ
ィブイオンエツチングの従来技術により行われる。
前記コンタクト間口12の底部は、前記半導体装置の前
記表面層lOの表面に設けられたコンタクト区域I3に
合接する。
記表面層lOの表面に設けられたコンタクト区域I3に
合接する。
半導体技術にしばしば用いられる例えばアルミニウムと
銅との合金のようなアルミニウムを主体とする第一導電
層15を、例えば従来のスパッタのような従来技術によ
り被着する。このような技術は前記コンタクト開口12
の壁部及び底部に均一な被覆をもたらさないことは知ら
れている。従って以下に詳細に説明されるように、前記
第一導電層15の厚さは、前記コンタクト開口12がふ
さがれないように選択され、又前記開口の側壁が該開口
上部から底部に向かって間口が大きく広がる様な負の傾
斜は実質的に示さないが、この層が少なくとも実質的に
前記相互接続ラインの導電作用を確実にし得るように、
十分な厚さに選択される。
銅との合金のようなアルミニウムを主体とする第一導電
層15を、例えば従来のスパッタのような従来技術によ
り被着する。このような技術は前記コンタクト開口12
の壁部及び底部に均一な被覆をもたらさないことは知ら
れている。従って以下に詳細に説明されるように、前記
第一導電層15の厚さは、前記コンタクト開口12がふ
さがれないように選択され、又前記開口の側壁が該開口
上部から底部に向かって間口が大きく広がる様な負の傾
斜は実質的に示さないが、この層が少なくとも実質的に
前記相互接続ラインの導電作用を確実にし得るように、
十分な厚さに選択される。
この厚さは一般に0.3及至0.6μmの閏である。
次いで、前記コンタクト間口12の領域で、前記第一導
電層15により残存する窪み部を実質的に充填するのを
確実にするような高い段差被覆性の被着方法により、第
二電気的導電層16が被着される。
電層15により残存する窪み部を実質的に充填するのを
確実にするような高い段差被覆性の被着方法により、第
二電気的導電層16が被着される。
従って、前記第二導電層16は例えば0.8μmのオー
ダーの比較的大きな厚さに被着される。
ダーの比較的大きな厚さに被着される。
本発明によれば、前記第二導電層16の被着は、被着さ
れるべき種の十分な表面移動度を提供するのに十分な高
い温度に基板が保持され、純粋なアルミニウムまたはア
ルミニウムを主体とする合金の直流スパッタにより行わ
れる。この被着の操作条件は前記被着された層の平坦性
が得られ、従って前記第一導電層15の窪み部の充填と
なるように制御される。これらの操作条件は、用いられ
る装置に大きく依存し、従って主として実験により規定
される。この操作中の基板の温度に間して、前記被着さ
れるべき種(species)の表面移動度に好ましい
、できるだけ高い温度が選択されるが、しかし前記アル
ミニウムが存在する他の物質と相互作用し、前記装置に
取り消し得ないような劣化をもたらす温度限界よりも低
くしなければならない。
れるべき種の十分な表面移動度を提供するのに十分な高
い温度に基板が保持され、純粋なアルミニウムまたはア
ルミニウムを主体とする合金の直流スパッタにより行わ
れる。この被着の操作条件は前記被着された層の平坦性
が得られ、従って前記第一導電層15の窪み部の充填と
なるように制御される。これらの操作条件は、用いられ
る装置に大きく依存し、従って主として実験により規定
される。この操作中の基板の温度に間して、前記被着さ
れるべき種(species)の表面移動度に好ましい
、できるだけ高い温度が選択されるが、しかし前記アル
ミニウムが存在する他の物質と相互作用し、前記装置に
取り消し得ないような劣化をもたらす温度限界よりも低
くしなければならない。
実際に、使用される好ましい温度は450℃を越えない
。
。
一般に高い移動度のスパッタによる被着の詳細な経験的
実験的条件の設定は、このスパッタについての刊行物に
より示唆され、又特に既に述べた上記のヨーロッパ特許
257 、277号により示唆され、ここに参照して説
明する。
実験的条件の設定は、このスパッタについての刊行物に
より示唆され、又特に既に述べた上記のヨーロッパ特許
257 、277号により示唆され、ここに参照して説
明する。
第2図は、前記コンタクト開口12に対応する前記窪み
部の外側の前記第二導電Fj16が除去されることから
なる以下の工程の結果安来すものである。
部の外側の前記第二導電Fj16が除去されることから
なる以下の工程の結果安来すものである。
前記第二導電層16の除去は、好ましくは異方性エツチ
ングまたはプラズマ中で行われる。前記エツチング処理
の時間は、前記第二導電層16の呼び厚さ及びエツチン
グ速度から実験により設定される。
ングまたはプラズマ中で行われる。前記エツチング処理
の時間は、前記第二導電層16の呼び厚さ及びエツチン
グ速度から実験により設定される。
このエツチング処理後、前記第二導電層の局部16aを
残存し、前記コンタクト開口12の領域での前記キャビ
ティーの充填を確実にする。
残存し、前記コンタクト開口12の領域での前記キャビ
ティーの充填を確実にする。
以下の工程は第3図及び第4図を参照して説明する。こ
れらの工程は、フォトレジストマスク17を用いて前記
第一導電層15の局部エツチングにより前記相互接続構
造を形成することからなる。この場合アルミニウム合金
層のエツチングに間して、これらの工程は半導体分野に
おいて通常用いられている技術を使用するので詳しくは
ここでは説明しない。
れらの工程は、フォトレジストマスク17を用いて前記
第一導電層15の局部エツチングにより前記相互接続構
造を形成することからなる。この場合アルミニウム合金
層のエツチングに間して、これらの工程は半導体分野に
おいて通常用いられている技術を使用するので詳しくは
ここでは説明しない。
第4図にみられるように18のような前記相互接続ライ
ンは、前記第一導電層15からのみ形成され、従って耐
エレクトロマイグレーションに適切な材料からなる。エ
レクトロマイグレーションに対し、より小さな抵抗力の
材料の物質によって形成される前記第二導電層の前記局
部16aは、前記相互接続配置の大変微少な部分に使用
される。これらの局部は前記メタライゼーションの非常
に良い平坦性をもたらし、このような局部16aのなし
で生ずる電流密度に比較して前記コンタクト間口におけ
る電流密度を減少させる。
ンは、前記第一導電層15からのみ形成され、従って耐
エレクトロマイグレーションに適切な材料からなる。エ
レクトロマイグレーションに対し、より小さな抵抗力の
材料の物質によって形成される前記第二導電層の前記局
部16aは、前記相互接続配置の大変微少な部分に使用
される。これらの局部は前記メタライゼーションの非常
に良い平坦性をもたらし、このような局部16aのなし
で生ずる電流密度に比較して前記コンタクト間口におけ
る電流密度を減少させる。
前記半導体装置は最終工程が行われ、これらの工程は一
般的技術である。所望であれば、他の複数の相互接続レ
ベルが形成されてもよく、このために本発明による方法
を有利に用いることが可能である。
般的技術である。所望であれば、他の複数の相互接続レ
ベルが形成されてもよく、このために本発明による方法
を有利に用いることが可能である。
前記第二導電層16は、その呼び厚さ全体に渡り除去さ
れたと既に述べた。しかしながら、これは厳密には必ず
しも必要ではなく、これに反して第5図に示されるよう
に、この層を一部のみをエツチングすることも出来る。
れたと既に述べた。しかしながら、これは厳密には必ず
しも必要ではなく、これに反して第5図に示されるよう
に、この層を一部のみをエツチングすることも出来る。
この図において点線27は、前記第二導電層の外側の元
の表面を示し、ここで上記部分的エツチング後に保持さ
れる部分は参照番号26により示されている。
の表面を示し、ここで上記部分的エツチング後に保持さ
れる部分は参照番号26により示されている。
第6図は、この方法の次工程の半導体装置を示すもので
、前記相互接続構造はマスクを形成し、前記導電層15
及び26の両方を局部的にエツチングして形成される0
本発明による方法の代わりとなる例は、前記第二導電層
16のエツチング時間の変化のみを必要とするので、こ
の工程に何の複雑さをもたらすものでもない。エレクト
ロマイグレーションに対し、より小さな抵抗を有する物
質を部分的に導入することにより前記相互接続ラインの
電気的抵抗がかなりの程度にまで減少し得る。しかしな
がら前記相互接続ネットワークにおいて、前記電流密度
を同時に減少する事実により、最終結果は半導体装置の
信頼性のかなりの劣化なしに前記ラインの抵抗の減少と
なる。前記第二導電層の残存する部分26の厚さは、特
定の応用例及び主として半導体装置に用いられる電流密
度を考慮することにより実験的に選択される。
、前記相互接続構造はマスクを形成し、前記導電層15
及び26の両方を局部的にエツチングして形成される0
本発明による方法の代わりとなる例は、前記第二導電層
16のエツチング時間の変化のみを必要とするので、こ
の工程に何の複雑さをもたらすものでもない。エレクト
ロマイグレーションに対し、より小さな抵抗を有する物
質を部分的に導入することにより前記相互接続ラインの
電気的抵抗がかなりの程度にまで減少し得る。しかしな
がら前記相互接続ネットワークにおいて、前記電流密度
を同時に減少する事実により、最終結果は半導体装置の
信頼性のかなりの劣化なしに前記ラインの抵抗の減少と
なる。前記第二導電層の残存する部分26の厚さは、特
定の応用例及び主として半導体装置に用いられる電流密
度を考慮することにより実験的に選択される。
一般に、前記第一導電層15の呼び厚さに前記第二導電
層の残存部分26の呼び厚さを加えた厚さが、0.5及
至1.3μmの間の値を有する様にこの厚さは選択され
る。
層の残存部分26の呼び厚さを加えた厚さが、0.5及
至1.3μmの間の値を有する様にこの厚さは選択され
る。
ここまでの上記の方法は、前記半導体装置自身のコンタ
クト区域にコンタクト接続と共に第一の相互接続レベル
構成するのに用いられる場合、以下のように有利に修正
することができる。
クト区域にコンタクト接続と共に第一の相互接続レベル
構成するのに用いられる場合、以下のように有利に修正
することができる。
アルミニウム又はアルミニウム合金の前記第一導電It
sを形成する以前に、まず比較的薄い金属性コンタクト
層を高い段差被覆性を確実にする方法を用いて被着する
。特に適切な選択は、スパッタにより被着されるチタン
タングステンの合金の層を使用することである。この金
属性コンタクト層は、この方法の次工程で被着される前
記アルミニウム層と半導体基体との間のどのような相互
作用をも防止するバリアとして作用する。これは前記コ
ンタクト間口12により形成される前記キャビティーを
充填するのを確実にするのではなく、前記相互接続構造
の導電性にある程度寄与することである。前記半導体基
体との前記コンタクト抵抗をもまた減少させることがで
き、アルミニウムによる前記半導体基体の表面のへこみ
を防止し、前記第一導電層内の前記ヒルロックの形成も
また減少する。
sを形成する以前に、まず比較的薄い金属性コンタクト
層を高い段差被覆性を確実にする方法を用いて被着する
。特に適切な選択は、スパッタにより被着されるチタン
タングステンの合金の層を使用することである。この金
属性コンタクト層は、この方法の次工程で被着される前
記アルミニウム層と半導体基体との間のどのような相互
作用をも防止するバリアとして作用する。これは前記コ
ンタクト間口12により形成される前記キャビティーを
充填するのを確実にするのではなく、前記相互接続構造
の導電性にある程度寄与することである。前記半導体基
体との前記コンタクト抵抗をもまた減少させることがで
き、アルミニウムによる前記半導体基体の表面のへこみ
を防止し、前記第一導電層内の前記ヒルロックの形成も
また減少する。
前記金属性コンタクト層の被着の後、第1図及至第6図
を参照して述べた方法以下の工程は、実質的には変わら
ない。このように、これら図面を参照する記載は、前記
第一導電層15がチタンタングステン(Ti−W)/ア
ルミニラl−11(AI−Cu)の二重層であることを
考慮して本実施例に更に適用する。
を参照して述べた方法以下の工程は、実質的には変わら
ない。このように、これら図面を参照する記載は、前記
第一導電層15がチタンタングステン(Ti−W)/ア
ルミニラl−11(AI−Cu)の二重層であることを
考慮して本実施例に更に適用する。
もちろん、局所エツチングにより前記相互接続構造を形
成する工程は、ここで二つの連続する工程、即ちアルミ
ニウム合金からなる前記第一導電層の部分をエツチング
する特定の工程と、チタンタングステン合金からなる層
の部分を工・シチングする他の特定の工程との二段階の
連続する工程で行われる。実際に、これらの二段階のエ
ツチング工程は、同一のりアクティブイオンエツチング
装置内で、エツチング条件と前記プラズマ中に導入する
特にガス状の種(gaseous 5pecies)を
特に修正するための前記工程の中断のみで、連続的に行
うことが出来る。
成する工程は、ここで二つの連続する工程、即ちアルミ
ニウム合金からなる前記第一導電層の部分をエツチング
する特定の工程と、チタンタングステン合金からなる層
の部分を工・シチングする他の特定の工程との二段階の
連続する工程で行われる。実際に、これらの二段階のエ
ツチング工程は、同一のりアクティブイオンエツチング
装置内で、エツチング条件と前記プラズマ中に導入する
特にガス状の種(gaseous 5pecies)を
特に修正するための前記工程の中断のみで、連続的に行
うことが出来る。
ここで、本発明による方法の他の実施例を、第7図及至
第9図を参照して説明する。第7図を参照し、前記半導
体装置の前記表面層10は、比較的狭いコンタクト間口
12が形成された分jlF+ 11で被覆されている。
第9図を参照して説明する。第7図を参照し、前記半導
体装置の前記表面層10は、比較的狭いコンタクト間口
12が形成された分jlF+ 11で被覆されている。
次いで絶対的ではないが好ましくはチタンタングステン
(Tl−讐)合金からなる非常に薄い金属性コンタクト
層24が被着され、アルミニウム合金の第一導電Jij
25が被着された後の工程は既に述べたのと同一の方法
で行われる。中間導電層28が次いで被着され、前記層
の第二導電層16を除去する工程の閏、この中間導電層
28はエツチングストッパーとして作用し、この中間導
電層28は好ましくはスパッタによるチタンタングステ
ン(TI−W)被着により形成される。前記中間導電N
28は薄い厚さで、好ましくは50及至150止の間の
厚さである。前記FJ24.25及び28を組み合わせ
た厚さは又十分に薄いので前記コンタクト間口12の領
域で形成される前記キャビティーを完全に充填しない。
(Tl−讐)合金からなる非常に薄い金属性コンタクト
層24が被着され、アルミニウム合金の第一導電Jij
25が被着された後の工程は既に述べたのと同一の方法
で行われる。中間導電層28が次いで被着され、前記層
の第二導電層16を除去する工程の閏、この中間導電層
28はエツチングストッパーとして作用し、この中間導
電層28は好ましくはスパッタによるチタンタングステ
ン(TI−W)被着により形成される。前記中間導電N
28は薄い厚さで、好ましくは50及至150止の間の
厚さである。前記FJ24.25及び28を組み合わせ
た厚さは又十分に薄いので前記コンタクト間口12の領
域で形成される前記キャビティーを完全に充填しない。
次いで、アルミニウム銅(AI−Cu)合金の前記第二
導電層16が上記のように前記基板の直流バイアスを用
いる高い移動度のスパッタ法により被着される。
導電層16が上記のように前記基板の直流バイアスを用
いる高い移動度のスパッタ法により被着される。
前記第二導電層16は前記コンタクト開口12の領域で
形成される前記キャビティーの充填を実現するために、
及びこのE部表面をほぼ平坦にするのに充分な厚さであ
る。この実施例では、この方法はより多くの被着工程か
らなるが、しかしながら使用される技術の均質性は同様
の装置あるいは単一装置を必要とするのみで得られる。
形成される前記キャビティーの充填を実現するために、
及びこのE部表面をほぼ平坦にするのに充分な厚さであ
る。この実施例では、この方法はより多くの被着工程か
らなるが、しかしながら使用される技術の均質性は同様
の装置あるいは単一装置を必要とするのみで得られる。
次いで、前記第二導電層16は前記コンタクト開口12
の領域に位置する前記局部i6aを除いて完全に除去さ
れる。この工程において、前記中間導電層28はエツチ
ングストッパーとして作用し、又この工程の終Yをより
正確に簡略にして、この終了は従来の手段、例えば特定
のプラズマ光線の発光強度により制御することが出来る
。
の領域に位置する前記局部i6aを除いて完全に除去さ
れる。この工程において、前記中間導電層28はエツチ
ングストッパーとして作用し、又この工程の終Yをより
正確に簡略にして、この終了は従来の手段、例えば特定
のプラズマ光線の発光強度により制御することが出来る
。
第9図は、前記層列、25及び24の組合せの局部的エ
ツチングにより形成された後の前記相互接続構造を示す
、もちろん、エツチング条件は除去されるべき層の種類
により、その都度適合するように変えられる。更に詳し
く説明すると、前記チタンタングステン(Ti−一)合
金より形成される層は、サルファへキサプロライド(6
弗化硫黄)のプラズマ中で除去され、一方アルミニウム
合金の前記層25は、塩素含有化合物のガスのプラズマ
中で除去される。
ツチングにより形成された後の前記相互接続構造を示す
、もちろん、エツチング条件は除去されるべき層の種類
により、その都度適合するように変えられる。更に詳し
く説明すると、前記チタンタングステン(Ti−一)合
金より形成される層は、サルファへキサプロライド(6
弗化硫黄)のプラズマ中で除去され、一方アルミニウム
合金の前記層25は、塩素含有化合物のガスのプラズマ
中で除去される。
第9図から明かなように、この方法の応用例によれば、
前記中間導電N2Bは前記相互接続ラインの形成のため
に維持され、従フてこれらのラインの導電性に寄与する
。上記実施例のように、前記第二導電層I6の維持され
た前記局部f6aは、前記コンタクト間口12の領域に
位置する前記キャビティーの充填に対しては限度があり
、導電性に対する寄与は大変率さい。この様にして得ら
れる前記相互接続とコンタクト接続機構がエレクトロマ
イグレーションに間し高い性能を示すと説明される。
前記中間導電N2Bは前記相互接続ラインの形成のため
に維持され、従フてこれらのラインの導電性に寄与する
。上記実施例のように、前記第二導電層I6の維持され
た前記局部f6aは、前記コンタクト間口12の領域に
位置する前記キャビティーの充填に対しては限度があり
、導電性に対する寄与は大変率さい。この様にして得ら
れる前記相互接続とコンタクト接続機構がエレクトロマ
イグレーションに間し高い性能を示すと説明される。
この方法による他の利点は、チタンタングステン(Ti
−リ)合金の前記層24及び28の存在によりもたらさ
れる。即ち引続き実施される熱処理工程中、アルミニウ
ム合金の前記第一導電層25内の突起(ヒルロック、h
i l 1ocks)の形成の可能性をかなり減少させ
る。
−リ)合金の前記層24及び28の存在によりもたらさ
れる。即ち引続き実施される熱処理工程中、アルミニウ
ム合金の前記第一導電層25内の突起(ヒルロック、h
i l 1ocks)の形成の可能性をかなり減少させ
る。
本発明による方法は、上記の実施例に限定されるもので
はない。更に詳しく述べると、前記チタンタングステン
(Ti−W)合金は前記金属性コンタクト層24及び前
記中間導電層28を形成するのに好ましい物質として示
されるものである。タングステンシリコンの合金、チタ
ン、チタンナイトライド、コバルトまたは超硬合金のシ
リサイドのような他の物質も又この場合には用いること
が出来る。
はない。更に詳しく述べると、前記チタンタングステン
(Ti−W)合金は前記金属性コンタクト層24及び前
記中間導電層28を形成するのに好ましい物質として示
されるものである。タングステンシリコンの合金、チタ
ン、チタンナイトライド、コバルトまたは超硬合金のシ
リサイドのような他の物質も又この場合には用いること
が出来る。
簡単のために、前記同一の物質が前記金属性コンタクト
層24及び前記中間導電層28を形成するのに用いるこ
とが出来る。しかしながら、所望であれば前記各々場合
に異なる物質を用いることもできる。
層24及び前記中間導電層28を形成するのに用いるこ
とが出来る。しかしながら、所望であれば前記各々場合
に異なる物質を用いることもできる。
前記コンタクト構造形成の写真製版工程が行われる場合
、前記中間導電層の物質及びその厚さの適当な選択によ
り、前記金属層上の光反射を減少することもできる。
、前記中間導電層の物質及びその厚さの適当な選択によ
り、前記金属層上の光反射を減少することもできる。
実際、この反射が、前記金属層の非水平部分の近傍にお
けるマスク精度の欠陥を引き起こすことが知られている
。
けるマスク精度の欠陥を引き起こすことが知られている
。
アルミニウム合金の前記第一導電層15及び25の厚さ
に間し、前記コンタクト間口の側壁が開口上部より間口
底部に向かって該開口が非常に大きくなる様に大きく傾
斜して形成される様な負の傾斜を防止することが特に必
要である。これは前記第−導電層15及び25の呼び厚
さの選択の重要な限界を設定し、従って前記相互接続ラ
インの導電性が実際的ではない方法で限定され得ると考
えられる。
に間し、前記コンタクト間口の側壁が開口上部より間口
底部に向かって該開口が非常に大きくなる様に大きく傾
斜して形成される様な負の傾斜を防止することが特に必
要である。これは前記第−導電層15及び25の呼び厚
さの選択の重要な限界を設定し、従って前記相互接続ラ
インの導電性が実際的ではない方法で限定され得ると考
えられる。
この点において、最良の技術的妥協を得る為に、既に述
べたように実質的な利点を有する本発明による方法を用
いる場合、例えば、やや間口上部の大きさが間口底部よ
り大きくなる様なテーバまたは前記コンタクト閏口上部
の縁の丸みを形成することにより、及び前記第一導電層
の被着の最適条件を選択することにより、前記第一導電
層を被着する間に、コンタクト間口の側壁が間口上部よ
り間口底部に向かって該間口が非常に大きくなる様に大
きな負の傾斜が形成されるのを遅延させる傾向のあるよ
うな既知の工程条件が用いられるであろう。
べたように実質的な利点を有する本発明による方法を用
いる場合、例えば、やや間口上部の大きさが間口底部よ
り大きくなる様なテーバまたは前記コンタクト閏口上部
の縁の丸みを形成することにより、及び前記第一導電層
の被着の最適条件を選択することにより、前記第一導電
層を被着する間に、コンタクト間口の側壁が間口上部よ
り間口底部に向かって該間口が非常に大きくなる様に大
きな負の傾斜が形成されるのを遅延させる傾向のあるよ
うな既知の工程条件が用いられるであろう。
第1図反型第4図は、第一実施例で本発明による方法の
異なる工程での半導体装置の一部断面図を概略的に示し
、 第5図反型第6図は、上記方法に代わる同様の工程を示
し、 第7図反型第9図は、本発明による方法の他の実施例に
おける工程の断面図を示す。 10・・・表面層、 11・・・分離層、 12・・・コンタクト開口、 13・・・コンタクト区域、 15・・・第一導電層、 16・・・第二導電層、 16a・・・第二導電層の局部、 17・・・フォトレジストマスク、 18・・・相互接続ライン、 24・・・金属性コンタクト層、 25・・・第一導電層、 26・・・第二導電層の残存部分、 28・・・中閏導電層、 10・・表面層、 11 分層層。 13・・コン9クト区域、 15 ・第一・導電層16
m・・・第二導電層の局部。 12 ・ コシクタクト開口。 +a tR二4WiNi。 17 ・ フォトレジストマスケ 第2図 10・・・表面層、11・分離層、12・コシ9ケクト
開口15・・・第一導電層、 +6a 第二導電層の
局部。 18・・・相互接続ライス26・・第二導電層の残存部
分10− A面層、11 分離層 +2−Jンタククト開口、 16 第
二導電層16a 第二導電層の局部、24 金属性
コンタクト層25W4−導電層、28・中間導電層 第b
異なる工程での半導体装置の一部断面図を概略的に示し
、 第5図反型第6図は、上記方法に代わる同様の工程を示
し、 第7図反型第9図は、本発明による方法の他の実施例に
おける工程の断面図を示す。 10・・・表面層、 11・・・分離層、 12・・・コンタクト開口、 13・・・コンタクト区域、 15・・・第一導電層、 16・・・第二導電層、 16a・・・第二導電層の局部、 17・・・フォトレジストマスク、 18・・・相互接続ライン、 24・・・金属性コンタクト層、 25・・・第一導電層、 26・・・第二導電層の残存部分、 28・・・中閏導電層、 10・・表面層、 11 分層層。 13・・コン9クト区域、 15 ・第一・導電層16
m・・・第二導電層の局部。 12 ・ コシクタクト開口。 +a tR二4WiNi。 17 ・ フォトレジストマスケ 第2図 10・・・表面層、11・分離層、12・コシ9ケクト
開口15・・・第一導電層、 +6a 第二導電層の
局部。 18・・・相互接続ライス26・・第二導電層の残存部
分10− A面層、11 分離層 +2−Jンタククト開口、 16 第
二導電層16a 第二導電層の局部、24 金属性
コンタクト層25W4−導電層、28・中間導電層 第b
Claims (1)
- 【特許請求の範囲】 1、相互接続レベルを支持する分離層内に形成された狭
いコンタクト開口を介してコンタクト接続を形成する少
なくとも一つの相互接続レベルを有する半導体集積回路
装置を、不十分な段差被覆性の被着方法により主として
アルミニウムからなる第一導電層を被着する工程と、前
記コンタクト開口領域で前記第一導電層の窪み部の実質
的な充填を確実にする高い段差被覆性の被着方法により
第二電気的導電層を被着する工程と、前記窪み部の外側
の前記第二導電層を少なくとも実質的に除去する工程と
、前記分離層の表面に残存する前記電気的導電物質の局
部的なエッチングにより相互接続ラインを形成する最終
工程とからなる半導体集積回路装置の製造方法において
、前記第二導電層の被着が主としてアルミニウムからな
る導電物質の直流スパッタにより行われ、前記基板は前
記被着される種の充分な表面移動度を得るのに充分な高
い温度に保持されることを特徴とする半導体集積回路装
置の製造方法。 2、特許請求の範囲第1項に記載の半導体集積回路装置
の製造方法において、前記相互接続レベルは第一レベル
であり、前記コンタクト接続が前記装置のコンタクト区
域に形成される場合に、前記第一導電層を形成する以前
に、最初に比較的薄い金属性コンタクト層が高 い被覆力を確実にする方法により被着されることを特徴
とする半導体集積回路装置の製造方法。 3、特許請求の範囲第2項に記載の半導体集積回路装置
の製造方法において、前記金属性コンタクト層が、スパ
ッタにより被着されたチタンタングステン合金の層であ
ることを特徴とする半導体集積回路装置の製造方法。 4、特許請求の範囲第1項及至第3項の何れか1項に記
載の半導体集積回路装置の製造方法において、前記第二
導電層は、その厚さの一部のみ除去され、前記第一導電
層の呼び厚さに前記第二導電層の残存部分の呼び厚さを
加えた厚さは、0.5と1.3μmとの間の値に選択さ
れることを特徴とする半導体集積回路装置の製造方法。 5、特許請求の範囲第1項及至第3項の何れか1項に記
載の半導体集積回路装置の製造方法において、前記第二
導電層は実際にその呼び厚さ全体が除去されることを特
徴とする半導体集積回路装置の製造方法。 6、特許請求の範囲第5項に記載の半導体集積回路装置
の製造方法において、前記第二導電層を形成する以前に
、前記第二導電層を除去する工程の間エッチングストッ
パーとして働く中間導電層が前記第一導電層上に被着さ
れ、この中間導電層が前記相互接続ラインの表面に保持
されることを特徴とする半導体集積回路装置の製造方法
。 7、特許請求の範囲第6項に記載の半導体集積回路装置
の製造方法において、前記中間導電層はチタンタングス
テン合金の層であることを特徴とする半導体集積回路装
置の製造方法。 8、特許請求の範囲第1項及至第7項の何れか1項に記
載の半導体集積回路装置の製造方法において、前記第一
導電層の呼び厚さが0.3及至0.6μmの間の値に選
択されることを特徴とする半導体集積回路装置の製造方
法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR8809466 | 1988-07-12 | ||
FR8809466A FR2634317A1 (fr) | 1988-07-12 | 1988-07-12 | Procede pour fabriquer un dispositif semiconducteur ayant au moins un niveau de prise de contact a travers des ouvertures de contact de petites dimensions |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02216822A true JPH02216822A (ja) | 1990-08-29 |
Family
ID=9368366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1178898A Pending JPH02216822A (ja) | 1988-07-12 | 1989-07-10 | 半導体集積回路装置の製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5106781A (ja) |
EP (1) | EP0351001B1 (ja) |
JP (1) | JPH02216822A (ja) |
KR (1) | KR900002455A (ja) |
DE (1) | DE68918773T2 (ja) |
FR (1) | FR2634317A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6451179B1 (en) | 1997-01-30 | 2002-09-17 | Applied Materials, Inc. | Method and apparatus for enhancing sidewall coverage during sputtering in a chamber having an inductively coupled plasma |
US6475356B1 (en) | 1996-11-21 | 2002-11-05 | Applied Materials, Inc. | Method and apparatus for improving sidewall coverage during sputtering in a chamber having an inductively coupled plasma |
JP2009010434A (ja) * | 1995-11-21 | 2009-01-15 | Applied Materials Inc | 低温で基板のステップカバレージを改良する方法及び装置 |
Families Citing this family (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5658828A (en) | 1989-11-30 | 1997-08-19 | Sgs-Thomson Microelectronics, Inc. | Method for forming an aluminum contact through an insulating layer |
US6271137B1 (en) | 1989-11-30 | 2001-08-07 | Stmicroelectronics, Inc. | Method of producing an aluminum stacked contact/via for multilayer |
US6242811B1 (en) | 1989-11-30 | 2001-06-05 | Stmicroelectronics, Inc. | Interlevel contact including aluminum-refractory metal alloy formed during aluminum deposition at an elevated temperature |
DE69031903T2 (de) | 1989-11-30 | 1998-04-16 | Sgs Thomson Microelectronics | Verfahren zum Herstellen von Zwischenschicht-Kontakten |
US5108951A (en) * | 1990-11-05 | 1992-04-28 | Sgs-Thomson Microelectronics, Inc. | Method for forming a metal contact |
US5472912A (en) * | 1989-11-30 | 1995-12-05 | Sgs-Thomson Microelectronics, Inc. | Method of making an integrated circuit structure by using a non-conductive plug |
JPH07109830B2 (ja) * | 1990-10-22 | 1995-11-22 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 薄膜積層体における障壁の改良 |
US6287963B1 (en) | 1990-11-05 | 2001-09-11 | Stmicroelectronics, Inc. | Method for forming a metal contact |
JPH04363024A (ja) * | 1990-11-30 | 1992-12-15 | Toshiba Corp | 半導体装置の製造方法 |
KR920010620A (ko) * | 1990-11-30 | 1992-06-26 | 원본미기재 | 다층 상호접속선을 위한 알루미늄 적층 접점/통로 형성방법 |
US5250465A (en) * | 1991-01-28 | 1993-10-05 | Fujitsu Limited | Method of manufacturing semiconductor devices |
DE69225082T2 (de) * | 1991-02-12 | 1998-08-20 | Matsushita Electronics Corp | Halbleiter-Vorrichtung mit Verdrahtung der verbesserten Zuverlässigkeit und Verfahren zu ihner Herstellung |
US5270254A (en) * | 1991-03-27 | 1993-12-14 | Sgs-Thomson Microelectronics, Inc. | Integrated circuit metallization with zero contact enclosure requirements and method of making the same |
JPH06177127A (ja) * | 1991-05-30 | 1994-06-24 | Sony Corp | 配線形成方法 |
US5171412A (en) * | 1991-08-23 | 1992-12-15 | Applied Materials, Inc. | Material deposition method for integrated circuit manufacturing |
JP2655213B2 (ja) * | 1991-10-14 | 1997-09-17 | 三菱電機株式会社 | 半導体装置の配線接続構造およびその製造方法 |
JPH05198525A (ja) * | 1992-01-21 | 1993-08-06 | Sony Corp | 配線構造及び配線の形成方法 |
US5387550A (en) * | 1992-02-07 | 1995-02-07 | Micron Technology, Inc. | Method for making a fillet for integrated circuit metal plug |
EP0594300B1 (en) * | 1992-09-22 | 1998-07-29 | STMicroelectronics, Inc. | Method for forming a metal contact |
US5270255A (en) * | 1993-01-08 | 1993-12-14 | Chartered Semiconductor Manufacturing Pte, Ltd. | Metallization process for good metal step coverage while maintaining useful alignment mark |
WO1995002900A1 (en) * | 1993-07-15 | 1995-01-26 | Astarix, Inc. | Aluminum-palladium alloy for initiation of electroless plating |
US5356836A (en) * | 1993-08-19 | 1994-10-18 | Industrial Technology Research Institute | Aluminum plug process |
JP3382357B2 (ja) * | 1993-08-27 | 2003-03-04 | ヤマハ株式会社 | 配線形成方法 |
US5776827A (en) * | 1993-08-27 | 1998-07-07 | Yamaha Corporation | Wiring-forming method |
US5412250A (en) * | 1993-09-24 | 1995-05-02 | Vlsi Technology, Inc. | Barrier enhancement at the salicide layer |
GB2285337B (en) * | 1993-12-28 | 1997-12-17 | Fujitsu Ltd | Manufacture of semiconductor device with aluminium wiring |
JP3538970B2 (ja) * | 1995-05-24 | 2004-06-14 | ヤマハ株式会社 | 配線形成法 |
JPH08321545A (ja) * | 1995-05-24 | 1996-12-03 | Yamaha Corp | 配線形成法 |
DE19524180A1 (de) * | 1995-07-03 | 1997-01-09 | Basf Ag | Verfahren und Vorrichtung zur kontinuierlichen Herstellung von Polymeren |
US6726776B1 (en) | 1995-11-21 | 2004-04-27 | Applied Materials, Inc. | Low temperature integrated metallization process and apparatus |
US6077781A (en) | 1995-11-21 | 2000-06-20 | Applied Materials, Inc. | Single step process for blanket-selective CVD aluminum deposition |
US6111319A (en) * | 1995-12-19 | 2000-08-29 | Stmicroelectronics, Inc. | Method of forming submicron contacts and vias in an integrated circuit |
US5847460A (en) * | 1995-12-19 | 1998-12-08 | Stmicroelectronics, Inc. | Submicron contacts and vias in an integrated circuit |
US6291336B1 (en) * | 1996-05-20 | 2001-09-18 | Taiwan Semiconductor Manufacturing Company | AlCu metal deposition for robust Rc via performance |
US6309971B1 (en) | 1996-08-01 | 2001-10-30 | Cypress Semiconductor Corporation | Hot metallization process |
US6139697A (en) * | 1997-01-31 | 2000-10-31 | Applied Materials, Inc. | Low temperature integrated via and trench fill process and apparatus |
US5858873A (en) * | 1997-03-12 | 1999-01-12 | Lucent Technologies Inc. | Integrated circuit having amorphous silicide layer in contacts and vias and method of manufacture thereof |
US6605531B1 (en) | 1997-11-26 | 2003-08-12 | Applied Materials, Inc. | Hole-filling technique using CVD aluminum and PVD aluminum integration |
US6140236A (en) * | 1998-04-21 | 2000-10-31 | Kabushiki Kaisha Toshiba | High throughput A1-Cu thin film sputtering process on small contact via for manufacturable beol wiring |
US6156642A (en) * | 1999-03-23 | 2000-12-05 | United Microelectronics Corp. | Method of fabricating a dual damascene structure in an integrated circuit |
US6657376B1 (en) | 1999-06-01 | 2003-12-02 | Micron Technology, Inc. | Electron emission devices and field emission display devices having buffer layer of microcrystalline silicon |
US6650043B1 (en) | 1999-07-20 | 2003-11-18 | Micron Technology, Inc. | Multilayer conductor structure for use in field emission display |
US7052350B1 (en) | 1999-08-26 | 2006-05-30 | Micron Technology, Inc. | Field emission device having insulated column lines and method manufacture |
US6207558B1 (en) | 1999-10-21 | 2001-03-27 | Applied Materials, Inc. | Barrier applications for aluminum planarization |
KR20030028041A (ko) * | 2001-09-27 | 2003-04-08 | 주식회사 제오텍 | 폐수처리용 촉매의 재활용 소성방법 |
JP4555540B2 (ja) * | 2002-07-08 | 2010-10-06 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN102087994B (zh) * | 2009-12-04 | 2013-08-14 | 无锡华润上华半导体有限公司 | 接触孔的填充方法 |
CN104253087B (zh) * | 2014-04-18 | 2019-06-11 | 上海华虹宏力半导体制造有限公司 | 铝金属工艺接触孔的填充方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS599964A (ja) * | 1982-07-07 | 1984-01-19 | Mitsubishi Electric Corp | 半導体装置の電極および配線の形成方法 |
JPS6042820A (ja) * | 1983-08-18 | 1985-03-07 | Toshiba Corp | 半導体装置の製造方法 |
JPS61242018A (ja) * | 1985-04-19 | 1986-10-28 | Toshiba Corp | 半導体装置の製造方法 |
JPS6334954A (ja) * | 1986-07-29 | 1988-02-15 | Nec Corp | 半導体装置およびその製造方法 |
JPS63157418A (ja) * | 1986-12-22 | 1988-06-30 | Oki Electric Ind Co Ltd | 電極形成方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59175763A (ja) * | 1983-03-25 | 1984-10-04 | Fujitsu Ltd | 半導体装置 |
US4486946A (en) * | 1983-07-12 | 1984-12-11 | Control Data Corporation | Method for using titanium-tungsten alloy as a barrier metal in silicon semiconductor processing |
JPS6085514A (ja) * | 1983-10-17 | 1985-05-15 | Toshiba Corp | 半導体装置の製造方法 |
FR2566181B1 (fr) * | 1984-06-14 | 1986-08-22 | Commissariat Energie Atomique | Procede d'autopositionnement d'une ligne d'interconnexion sur un trou de contact electrique d'un circuit integre |
US4720908A (en) * | 1984-07-11 | 1988-01-26 | Texas Instruments Incorporated | Process for making contacts and interconnects for holes having vertical sidewalls |
JPH069199B2 (ja) * | 1984-07-18 | 1994-02-02 | 株式会社日立製作所 | 配線構造体およびその製造方法 |
US4641420A (en) * | 1984-08-30 | 1987-02-10 | At&T Bell Laboratories | Metalization process for headless contact using deposited smoothing material |
US4742014A (en) * | 1985-05-10 | 1988-05-03 | Texas Instruments Incorporated | Method of making metal contacts and interconnections for VLSI devices with copper as a primary conductor |
EP0202572B1 (en) * | 1985-05-13 | 1993-12-15 | Nippon Telegraph And Telephone Corporation | Method for forming a planarized aluminium thin film |
US4666737A (en) * | 1986-02-11 | 1987-05-19 | Harris Corporation | Via metallization using metal fillets |
US4721689A (en) * | 1986-08-28 | 1988-01-26 | International Business Machines Corporation | Method for simultaneously forming an interconnection level and via studs |
US4884123A (en) * | 1987-02-19 | 1989-11-28 | Advanced Micro Devices, Inc. | Contact plug and interconnect employing a barrier lining and a backfilled conductor material |
-
1988
- 1988-07-12 FR FR8809466A patent/FR2634317A1/fr active Pending
-
1989
- 1989-07-06 EP EP89201788A patent/EP0351001B1/fr not_active Expired - Lifetime
- 1989-07-06 DE DE68918773T patent/DE68918773T2/de not_active Expired - Fee Related
- 1989-07-10 JP JP1178898A patent/JPH02216822A/ja active Pending
- 1989-07-11 KR KR1019890009837A patent/KR900002455A/ko active IP Right Grant
-
1990
- 1990-11-05 US US07/611,388 patent/US5106781A/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS599964A (ja) * | 1982-07-07 | 1984-01-19 | Mitsubishi Electric Corp | 半導体装置の電極および配線の形成方法 |
JPS6042820A (ja) * | 1983-08-18 | 1985-03-07 | Toshiba Corp | 半導体装置の製造方法 |
JPS61242018A (ja) * | 1985-04-19 | 1986-10-28 | Toshiba Corp | 半導体装置の製造方法 |
JPS6334954A (ja) * | 1986-07-29 | 1988-02-15 | Nec Corp | 半導体装置およびその製造方法 |
JPS63157418A (ja) * | 1986-12-22 | 1988-06-30 | Oki Electric Ind Co Ltd | 電極形成方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009010434A (ja) * | 1995-11-21 | 2009-01-15 | Applied Materials Inc | 低温で基板のステップカバレージを改良する方法及び装置 |
US6475356B1 (en) | 1996-11-21 | 2002-11-05 | Applied Materials, Inc. | Method and apparatus for improving sidewall coverage during sputtering in a chamber having an inductively coupled plasma |
US6451179B1 (en) | 1997-01-30 | 2002-09-17 | Applied Materials, Inc. | Method and apparatus for enhancing sidewall coverage during sputtering in a chamber having an inductively coupled plasma |
Also Published As
Publication number | Publication date |
---|---|
KR900002455A (ko) | 1990-02-28 |
EP0351001A1 (fr) | 1990-01-17 |
DE68918773T2 (de) | 1995-04-27 |
DE68918773D1 (de) | 1994-11-17 |
FR2634317A1 (fr) | 1990-01-19 |
EP0351001B1 (fr) | 1994-10-12 |
US5106781A (en) | 1992-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02216822A (ja) | 半導体集積回路装置の製造方法 | |
US7166922B1 (en) | Continuous metal interconnects | |
JPS6110256A (ja) | 集積回路の接点孔への相互接続線の自動位置決め方法 | |
JPH07211776A (ja) | 半導体基板に導体路を形成する方法 | |
US6027994A (en) | Method to fabricate a dual metal-damascene structure in a substrate | |
KR20000012027A (ko) | 반도체장치의제조방법 | |
US20010036734A1 (en) | Method of formation of conductive lines on integrated circuits | |
KR19980070753A (ko) | 반도체 소자 및 그 제조 공정 | |
NL1006162C2 (nl) | Werkwijze voor het vervaardigen van een geïntegreerde keten met geleiderstructuren. | |
JP2000208622A (ja) | 半導体装置及びその製造方法 | |
KR100364260B1 (ko) | 반도체 집적 회로의 제조 방법 | |
JPH0212859A (ja) | 多層配線の形成方法 | |
JPH1116914A (ja) | 半導体装置用の相互接続方法及び構成体 | |
JP3231981B2 (ja) | 半導体装置の配線層形成方法 | |
JPH10125785A (ja) | 半導体集積回路の配線形成方法 | |
KR100652358B1 (ko) | 듀얼 다마신 형성방법 | |
KR100274346B1 (ko) | 반도체소자의금속배선형성방법 | |
JPH0590203A (ja) | 半導体装置の製造方法 | |
KR20030043201A (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
TW389984B (en) | Inter-metal dielectric process made by O3-TEOS | |
JPH1126583A (ja) | 半導体装置の製造方法 | |
JPS6146051A (ja) | 配線方法 | |
JPH1140516A (ja) | 半導体装置の製造方法 | |
JPH0364918A (ja) | 半導体装置の製造方法 | |
JPH0629237A (ja) | 半導体装置及びその製造方法 |