NL1006162C2 - Werkwijze voor het vervaardigen van een geïntegreerde keten met geleiderstructuren. - Google Patents

Werkwijze voor het vervaardigen van een geïntegreerde keten met geleiderstructuren. Download PDF

Info

Publication number
NL1006162C2
NL1006162C2 NL1006162A NL1006162A NL1006162C2 NL 1006162 C2 NL1006162 C2 NL 1006162C2 NL 1006162 A NL1006162 A NL 1006162A NL 1006162 A NL1006162 A NL 1006162A NL 1006162 C2 NL1006162 C2 NL 1006162C2
Authority
NL
Netherlands
Prior art keywords
layer
openings
etch stop
etching
stop layer
Prior art date
Application number
NL1006162A
Other languages
English (en)
Inventor
Tri-Rung Yew
Water Lur
Shih-Wei Sun
Mong-Chung Liu
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to GB9709431A priority Critical patent/GB2325083B/en
Priority to DE19719909A priority patent/DE19719909A1/de
Priority to FR9705992A priority patent/FR2763424B1/fr
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to NL1006162A priority patent/NL1006162C2/nl
Priority to JP9140353A priority patent/JPH10335456A/ja
Priority to US08/873,500 priority patent/US5801094A/en
Priority claimed from US08/873,500 external-priority patent/US5801094A/en
Application granted granted Critical
Publication of NL1006162C2 publication Critical patent/NL1006162C2/nl

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Titel: Werkwijze voor het vervaardigen van een geïntegreerde keten met geleiderstructuren.
De onderhavige uitvinding heeft betrekking op een werkwijze voor het vervaardigen van een geïntegreerde keten met geleiderstructuren in een eerste laag en geleiderstructuren in een tweede laag, omvattende de volgende 5 stappen: het verschaffen van een substraat dat één of meer geïntegreerde keteninrichtingen bevat; het verschaffen van een eerste isolerende laag, die siliciumoxyde bevat, over het substraat; 10 het verschaffen van een etsstoplaag, die siliciumnitride bevat, over de eerste isolerende laag; het dessineren van de etsstoplaag om openingen te bepalen in de gedessineerde etsstoplaag, corresponderende met posities waarbij geleiderstructuren in de eerste laag moeten 15 worden gevormd; het verschaffen van een tweede isolerende laag, die siliciumoxyde bevat, over de gedessineerde etsstoplaag; het vormen van een masker in de tweede laag over de tweede isolerende laag, waarbij het masker in de tweede laag 20 openingen heeft, die corresponderen met posities, waar geleiderstructuren in de tweede laag moeten worden gevormd; het etsen door de openingen in het masker in de tweede laag om geleideropeningen in de tweede laag te vormen in de tweede isolerende laag en het etsen door de openingen 25 in de gedessineerde etsstoplaag om de geleideropeningen in de eerste laag te vormen in de eerste isolerende laag; en het neerslaan van metaal in de geleideropeningen in de tweede laag en in de geleideropeningen in de eerste laag. Een dergelijke werkwijze is bekend uit de 30 internationale octrooiaanvrage WO 96/12297.
Hierin wordt een duaal damasceringsproces beschreven voor een meerlaags-metallisatie- en interconnectiestructuur.
1006162 2
Hierbij is de etsstoplaag voorzien van rechte randen, waardoor de openingen in de eerste isolerende laag niet optimaal kunnen worden gevuld.
De uitvinding voorziet nu hierin en de werkwijze 5 volgens de uitvinding wordt daartoe gekenmerkt doordat de openingen in de gedessineerde etsstoplaag afgeschuind zijn, zodat een bovenste deel van de openingen in de gedessineerde etsstoplaag breder is dan een onderste deel van de openingen in de gedessineerde etsstoplaag.
10 Een dergelijke afgeschuinde rand voor de openingen in de etsstoplaag verschaft nu een betere vulling van de openingen naar de eerste isolerende laag, waardoor geleiderstructuren van betere kwaliteit mogelijk zijn.
De uitvinding zal nu aan de hand van de tekeningen en 15 de beschrijving in het volgende worden toegelicht.
Figuren 1-7 geven als achtergrondinformatie een gebruikelijk proces weer voor het vormen van een tweelaags-verbindingsstructuur.
Figuren 8-14 geven aspecten weer van een 20 conventioneel duaal damasceringsproces voor het vormen van een tweelaags-verbindingsstructuur.
Figuren 15-21 geven aspecten weer van een duaal damasceringsproces in overeenstemming met voorkeursuitvoerings-vormen van de onderhavige uitvinding.
25 Veel hooggeïntegreerde halfgeleiderketens maken gebruik van meerlaags-bedradingslijnstructuren voor het onderling verbinden van gebieden binnen inrichtingen en voor het onderling verbinden van één of meer inrichtingen binnen de geïntegreerde ketens. Bij het vormen van dergelijke 30 structuren is het gebruikelijk om te voorzien in bedradingslijnen of verbindingsstructuren in een eerste of onderste laag en vervolgens een bedradingslijn in een tweede laag te vormen in contact met de bedradingslijnen of verbindingsstructuren in de eerste laag. Een verbinding in de 35 eerste laag zou kunnen worden gevormd in contact met een gedoteerd gebied binnen het substraat van een geïntegreerde 10061 3 keteninrichting. Ook zou een verbinding in de eerste laag kunnen worden gevormd tot een bedradingslijn van polysilicium of metaal die in contact is met één of meer inrichtingsstructuren in of op het substraat van de 5 geïntegreerde keteninrichting. Eén of meer verbindingen worden op typerende wijze gevormd tussen de bedradingslijn of verbinding in de eerste laag en andere delen van de geïntegreerde keteninrichting of met structuren die buiten de geïntegreerde keteninrichting liggen. Dit wordt gedeeltelijk 10 gedaan door de tweede laag van bedradingslijnen.
Een gebruikelijke strategie voor het vormen van een tweelaags-bedradingsstructuur wordt weergegeven in fig. 1-7. Onder verwijzing naar fig. 1 wordt een tweelaags-verbindingsstructuur gevormd over een substraat 10, waarin de 15 inrichtingsstructuren van een geïntegreerde keten zijn gevormd. Op gebruikelijke wijze omvat het substraat 10 structuren zoals MOSFETs of bipolaire transistors en gedoteerde contactgebieden die moeten worden verbonden met andere delen van de geïntegreerde keten of met I/O 20 aansluitingen die zijn aangebracht met de geïntegreerde keten. De oppervlakte van het substraat 10 kan de oppervlakte zijn van een siliciuminrichtingsstructuur, omvattende één of meer gedoteerde gebieden, of het oppervlak van het substraat 10 kan een isolerende laag zijn. Op typerende wijze zal, 25 indien het oppervlak van het substraat 10 een isolerende laag is, de laag meer dan 1000 A dik zijn en zal verticale verbindingen bevatten die gevuld zijn met geleiders die verbonden zijn met inrichtingen in het substraat. Een oxydelaag 12 wordt op typerende wijze neergeslagen over het 30 substraat 10 door chemische opdamping (CVD) uit een TEOS brongas tot een dikte van 4000-6000 A of meer als een beginstap in het proces voor het vormen van de verbindingsstructuur met twee lagen.
De posities van de verbindingsstructuren in de eerste 35 laag worden bepaald door een gebruikelijk foto- lithografieproces dat openingen 14 vormt door de oxydelaag 12 1006162 4 (fig.2) waarbij de verbindingen in de eerste laag zullen worden gevormd. In het algemeen maken de openingen 14 alle geleiders of gedoteerde gebieden in het substraat of delen ervan waarin verbindingen worden gevormd, vrij. De openingen 5 14 worden gevuld met een metaalverbinding 16 die bijvoorbeeld kan bestaan uit een dunne "lijm" of adhesielaag over het binnenoppervlak van de contactopening 14 en over het vrijgegeven oppervlak van het substraat 10. Geschikte adhesielagen omvatten titaniumnitride en andere geleidende 10 materialen inclusief hittebestendige metalen. De rest van de opening 14 wordt gevuld met een metaal zoals wolfraam om de verbinding 16 te vormen. Het wolfraamdeel van de verbinding zou kunnen worden gevormd door CVD of door selectieve CVD, gevolgd door een terugets- of polijstproces. De resulterende 15 structuur wordt getoond in fig. 3.
Onder verwijzing naar fig. 4 wordt een metaallaag 18 neergeslagen tot een dikte die geschikt is voor bedradings-lijnen in een tweede laag over het oppervlak van de oxydelaag 12 en over de metalen plug 16. De metaallaag 18 zal worden 20 gedessineerd in de bedradingslijnen in de tweede laag en kan een enkele laag aluminium zijn of de laag 18 kan een meerlaags-bedradingsstructuur zijn die hittebestendige metalen of verbindingen die hittebestendige metalen bevatten omvat, samen met andere minder dure metalen. De 25 bedradingslijnen 20 in de tweede laag worden bepaald in een gebruikelijk fotolithografieproces door het verschaffen van een laag fotoresist over de metaallaag 18, het vrijgeven van de fotoresist via een masker en het verwijderen van delen van de vrijgegeven fotoresistlaag om een fotoresistetsmasker te 30 vormen. De delen van de metaallaag 18 die zijn vrijgegeven door openingen in het fotoresistmasker worden vervolgens verwijderd door etsen en het fotoresistmasker wordt verwijderd door verassing om de structuur, getoond in fig. 5, te vormen. Nadat de tweelaags-verbindingsstructuur, getoond 35 in fig. 5, is gevormd, is het noodzakelijk om te voorzien in een diëlektrische intermetaal (IMD) laag tussen de 70061 5 bedradingslijnen in de tweede laag en in het bedekken van de bedradingslijnen in de tweede laag om een verdere verwerking van de geïntegreerde keteninrichting mogelijk te maken. De diëlektrische intermetaallaag kan bestaan uit één of meer 5 lagen oxyde, die zijn neergeslagen door plasmaversterkte chemische opdamping (PECVD) of andere CVD-processen. De diëlektrische intermetaallaag 22 die op deze wijze is gevormd, heeft in het algemeen een oneffen oppervlakte-topografie, zoals weergegeven in fig. 6. Het is derhalve 10 noodzakelijk om de diëlektrische intermetaallaag 22 vlak te maken, met gebruikmaking van bijvoorbeeld chemische mechanische polijsting (CMP) om een vlak gemaakte diëlektrische intermetaallaag 24 te vormen, zoals getoond in fig. 7.
15 De werkwijze, die wordt gebruikt om de tweelaags- verbindingsstructuur van fig. 7 te vormen, heeft een aantal nadelen. Voor die toekomstige toepassingen, die gebruik maken van koper binnen de geleiders of bedradingslijnen, is het etsen van het kopermetaal zeer moeilijk daar geschikte 20 etschemicaliën en technieken nog niet vastgesteld zijn. Het is derhalve wenselijk om gebruik te maken van een werkwijze voor het vormen van bedradingslijnen die niet berust op dessinering van een metaallaag in een chemisch etsproces. Gereduceerde inrichtingsafmetingen voeren ook moeilijkheden 25 in in de beschreven bedradingslijnvormingswerkwijze. Het neerslaan van metalen in openingen in diëlektrische lagen en het neerslaan van diëlektrische materialen in betrekkelijk smalle openingen tussen metaallijnen zijn moeilijke processen die onderhevig zijn aan holtevorming en het invangen van 30 onzuiverheden. Dit geldt in het bijzonder wanneer verbindingen en bedradingslijnen kleiner worden gemaakt en de tussenruimte tussen bedradingslijnen smaller wordt gemaakt. Als zodanig vertoont het proces voor het vormen van de structuur van fig. 7 een tamelijk hoge mate van 35 defectvorming, waarvan men verwacht dat deze toeneemt voor kleinere ontwerpregels. Omdat het proces van fig. 1-7 vereist 1006162 6 dat de tussenruimten tussen bedradingslijnen worden gevuld door neerslagprocessen, is het proces van fig. 1-7 slecht geschikt voor verdere reducties in de ontwerpregels die worden gebruikt bij de vervaardiging van de inrichting.
5 Bovendien vereist het verschaffen van het noodzakelijke vlakke oppervlak op de diëlektrische metaallaag na het voltooien van de tweelaagsverbindingsstructuur additionele verwerkingsstappen. Het is wenselijk om, indien mogelijk, het aantal verwerkingsstappen dat is vereist om een inrichting te 10 vormen te reduceren, omdat het reduceren van het aantal verwerkingsstappen de tijd verkort die vereist is om de inrichting te produceren en omdat het elimineren van processtappen het rendement verbetert en op deze wijze de kosten verhindert. Vanwege deze factoren zijn andere 15 werkwijzen voor het maken van meerlaags-verbindingsstructuren onderzocht.
Een alternatief voor het gebruikelijke verbindings-vormingsproces is het zogenaamde duale damasceringsproces. Duale damasceringsprocessen zijn meer onmiddellijk op te 20 schalen tot kleinere ontwerpregels en de meeste duale damasceringsprocessen brengen op natuurlijke wijze een vlakgemaakt uiteindelijk oppervlak voort over de verbindingsstructuur. Derhalve kan een oppervlak, dat geschikt is voor verdere verwerkingsstappen worden verkregen 25 met gebruikmaking van het duale damasceringsproces in minder processtappen dan in de werkwijze die is weergegeven in fig. 1-7. Aspecten van een duaal damasceringsproces worden weergegeven in fig. 8-14. Evenals bij het meer gebruikelijke verbindingsproces weergegeven in fig. 1-7, begint het duale 30 damasceringsproces met het neerslaan van een oxydelaag 12 over het substraat 10, zoals weergegeven in fig. 8. Een relatief dunne siliciumnitride-etsstoplaag 30 wordt neergeslagen over de oxydelaag 12 (fig. 9) voor gebruik in een daaropvolgende etsstap. Zoals getoond in fig. 10, wordt een 35 laag diëlektrisch intermetaal 32 neergeslagen op de ets-stoplaag 30. Op typerende wijze wordt het diëlektrische iooei o? 7 intermetaalmateriaal gekozen als siliciumoxyde zodat de onderliggende siliciumnitridelaag 32 een effectieve etsstop is, wanneer openingen voor verbindingen in de tweede laag worden verschaft in de intermetaal-oxydelaag 32. De dikte van 5 de intermetaal-oxydelaag 32 wordt zodanig gekozen dat deze geschikt is voor metalen bedradingslijnen in de tweede laag, op typerende wijze 4000-6000 A of meer.
Een reeks fotolithografie-stappen wordt uitgevoerd om eerst het patroon van de bedradingslijnen in de tweede laag 10 te bepalen en vervolgens het patroon van de verbindingen te bepalen binnen de eerste laag van de verbindingsstructuur.
Een masker wordt gevormd op de intermetaal-oxydelaag 32, waar het masker een patroon van openingen omvat dat correspondeert met het patroon van bedradingslijnen, dat gewenst wordt voor 15 de bedradingslijnen met de tweede laag. De openingen 34 worden vervolgens gevormd in de intermetaal-oxydelaag 32 door het etsen door de openingen in het fotoresistmasker. De etsstap gaat eerst door de intermetaal-oxydelaag om resterende delen 36 van de intermetaal-oxydelaag tussen de 20 openingen 34 over te laten. Deze eerste etsstap stopt op de siliciumnitridelaag 30, en vervolgens wordt het etsen uitgevoerd in lijn met de openingen 34 om te etsen door de siliciumnitridelaag 30, hetgeen delen van de siliciumnitridelaag 38 achterlaat op beide zijden van de openingen 25 34. Het fotoresistmasker wordt vervolgens verwijderd door verassen, hetgeen de structuur produceert die is weergegeven in fig. 11. Het is in het algemeen noodzakelijk dat de breedte van de openingen 34 in de gedessineerde intermetaal-oxydelaag 36 groter is dan de lithografie-resolutiegrens 30 omdat verdere fotolithografiestappen noodzakelijk zijn om de verbindingen van de eerste laag te bepalen. Het breder vormen van de openingen 34 dan de resolutiegrens verschaft een grotere processpeelruimte voor de stappen die worden gebruikt om de verbindingen met de eerste laag te vormen.
35 Onder verwijzing naar fig. 12, wordt een fotoresist masker gevormd over de inrichting van fig. 11 door middel van 1006162 8 conventionele fotolithografie. De openingen 42 worden aangebracht in het masker 40, dat bepaalde delen van de eerste oxydelaag 12, die liggen binnen de openingen 34, vrijmaakt. Het etsen wordt uitgevoerd op de eerste oxydelaag 5 12 die is vrijgemaakt binnen de openingen 42 in het fotoresistmasker 40 om het patroon van verbindingen te bepalen die de eerste laag van de verbindingsstructuur uitmaken. Het fotoresistmasker wordt vervolgens door verassen verwijderd. Vervolgens wordt een metaallaag 44 neergeslagen 10 over de inrichting om de openingen in de intermetaal- oxydelaag 36 op te vullen en om de openingen in de eerste oxydelaag 12 op te vullen. Zoals weergegeven in fig. 13 is het gebruikelijk om de openingen 34 in de intermetaal-oxydelaag 36 te overvullen om te verzekeren dat de openingen 15 in zowel de intermetaal-oxydelaag 36 als de eerste oxydelaag 12 volledig zijn opgevuld. Het overtollige metaal wordt vervolgens verwijderd, op typerende wijze in een CMP-proces, om te voorzien in de metaalbedradingslijnen 46 in de tweede laag en de verbindingen 48 in de eerste laag van de 20 tweelaags-verbindingsstructuur, getoond in fig. 14. Zoals weergegeven in fig. 14, verschaft het resultaat van de uiteindelijke CMP-stap een vlak gemaakt oppervlak dat goed geschikt is voor verdere verwerkingsstappen.
Het duale damasceringsproces, dat is weergegeven in 25 fig. 8-14, verschaft verscheidene voordelen boven het gebruikelijke proces, weergegeven in fig. 1-7. Het proces dat is weergegeven in fig. 8-14, is echter veeleisend vanuit procestechnologisch gezichtspunt. Het is derhalve wenselijk om een duaal damasceringsproces te ontwikkelen, dat een 30 grotere processpeelruimte heeft en gemakkelijker geschikt is voor een vervaardigingsproces met hoog volume.
Het duale damasceringsproces, dat is weergegeven in fig. 8-14, vereist de vorming van een dikke fotoresistlaag 40 over de oneffen topografie van de structuur van fig. 11.
35 Derhalve is het noodzakelijk om een lange scherptediepte te hebben om de gehele dikte van het fotoresistmasker 40 vrij te 1006162 9 geven om te voorzien in bepaalde openingen 42 in het fotoresistmasker. Hoge resolutie-steppers van het type dat de voorkeur krijgt in moderne vervaardigingsprocessen hebben grote problemen bij het verschaffen van de scherptediepte die 5 is vereist voor de vorming van het fotoresistmasker, dat is weergegeven in fig. 12. Deze processtap is zelfs moeilijker wanneer deze wordt uitgevoerd over de oneffen oppervlakte-topografie die op typerende wijze aanwezig is boven een geïntegreerde keteninrichting. Voorkeursuitvoeringsvormen van 10 de onderhavige uitvinding vermijden de noodzaak voor een dergelijk dik fotoresistmasker, en de daarmee verbonden eis voor een fotolithografieproces met lange scherptediepte, door het dessineren van de etsstoplaag van het gebruikelijke duale damasceringsproces alvorens de intermetaal-oxydelaag neer te 15 slaan. Derhalve vormen voorkeursuitvoeringsvormen van de onderhavige uitvinding fotoresistmaskers over veel vlakkere structuren dan die, welke zijn weergegeven in fig. 11 van het conventionele duale damasceringsproces. Fotoresistmaskers met een meer uniforme dikte kunnen vervolgens worden aangebracht 20 en de masker-vrijmaakstap kan worden uitgevoerd met een kleinere scherptediepte, zoals wordt geprefereerd om steppers met de hoogste resolutie onder te brengen.
In een in het bijzonder geprefereerde uitvoeringsvorm van de onderhavige uitvinding, wordt een tweelaags-25 verbindingsstructuur gevormd door het verschaffen van een eerste oxydelaag over het substraat en het bedekken van de eerste oxydelaag met een etsstoplaag. De etsstoplaag wordt gedessineerd om openingen te vormen die corresponderen met het patroon van verbindingen die later moeten worden gevormd 30 in de eerste laag van de tweelaags-verbindingsstructuur.
Nadat de etsstoplaag is gedessineerd, wordt een intermetaal-oxydelaag aangebracht over de etsstoplaag, waarbinnen de bedradingslijnen met de tweede laag moeten worden gevormd. Omdat de etsstoplaag betrekkelijk dun is, is de topografie 35 die wordt gevormd op het oppervlak van de intermetaal-oxydelaag door de verbindingsdessinering binnen de 1006162 10 etsstoplaag betrekkelijk klein. Een masker wordt vervolgens aangebracht over de intermetaal-oxydelaag met openingen in het masker die delen vrijgeven van de intermetaal-oxydelaag in het patroon van de bedradingslijnen die moeten worden 5 aangebracht in de tweede laag van de verbindingsstructuur. De intermetaal-oxydelaag wordt geëtst en het etsproces gaat voort tot de eerste oxydelaag, waarbij de eerste oxydelaag wordt vrijgegeven door de openingen in de etsstoplaag om openingen te vormen in de eerste oxydelaag die corresponderen 10 met de openingen in de etsstoplaag. In feite werkt de etsstoplaag als een hard masker voor het proces van het etsen van het verbindingspatroon in de eerste oxydelaag. Derhalve worden in één enkele etsstap de openingen voor zowel de bedradingslijnen met de tweede laag als de bedradingslijnen 15 met de eerste laag bepaald. Metaal wordt vervolgens neergeslagen over de structuur en overtollig metaal wordt verwijderd door bijvoorbeeld polijsten om de uiteindelijke tweelaags-verbindingsstructuur te bepalen.
Voorkeursuitvoeringsvormen volgens de onderhavige 20 uitvinding zullen nu worden beschreven met in het bijzonder verwijzing naar fig. 15-21. Hoewel de volgende beschrijving wordt gedaan in termen van verbindingen in de eerste laag en bedradingslijnen in de tweede laag, zal het duidelijk zijn dat aspecten van de onderhavige uitvinding ook toepassing 25 vinden op het vormen van contacten tussen twee lagen bedradingslijnen en tussen niet-naburige lagen geleiders. Derhalve is het mogelijk om gebruik te maken van aspecten van de onderhavige uitvinding bij het vormen van verbindingen tussen een eerste laag en een derde of andere laag van een 30 bedradingsstructuur. De verbindingsvormingswerkwijze volgens de onderhavige uitvinding wordt bij voorkeur begonnen na het vormen van een geïntegreerde keteninrichting binnen het substraat 50. De verbindingsvormingswerkwijze begint met het neerslaan van een diëlektrische tussenlaag 52 over het 35 oppervlak van het substraat 50 (fig. 15). De diëlektrische tussenlaag 52 kan een oxydelaag zijn die is neergeslagen tot woei 02 11 een dikte van enkele duizenden A of meer door een PECVD-proces, een lage druk chemisch opdampproces (LPCVD) of een ander diëlektrisch neerslagproces. Elk van deze processen kan bijvoorbeeld gebruik maken van een TEOS brongas. Dikwijls zal 5 het oppervlak van een substraat 50 een oneffen topografie hebben, corresponderende met de inrichtingsstructuren binnen de geïntegreerde keteninrichting. Er wordt derhalve de voorkeur aan gegeven dat het oppervlak van de diëlektrische tussenlaag 52 vlak gemaakt is voordat de tweelaags-10 verbindingsstructuur wordt gevormd. Het vlak maken kan tot stand worden gebracht in een terugetsproces, maar wordt meer bij voorkeur tot stand gebracht met gebruikmaking van CMP. De einddikte van de diëlektrische tussenlaag 52 wordt voorgeschreven door de topografie van de onderliggende 15 geïntegreerde keteninrichting en zal derhalve van ontwerp tot ontwerp variëren. De hoogte van de verbinding in de eerste laag, die is gevormd door de laag 52 zal worden voorgeschreven door de dikte die is aangebracht voor de diëlektrische tussenlaag 52.
20 Een etsstoplaag 54 wordt neergeslagen over het vlak- gemaakte oppervlak van de diëlektrische tussenlaag 52 (fig. 16). Er wordt de voorkeur aan gegeven dat het materiaal dat wordt gekozen voor de etsstoplaag, verschillend is van zowel de diëlektrische tussenlaag beneden de etsstoplaag als 25 de diëlektrische intermetaallaag, die wordt gevormd over de etsstoplaag. Op typerende wijze geeft men er de voorkeur aan dat de diëlektrische tussenlaag 50 en de diëlektrische intermetaallaag beide oxyden zijn, en een geschikte keuze voor de etsstoplaag 54 is siliciumnitride. Behalve dat 30 siliciumnitride voldoende verschillend is van siliciumoxyde om te dienen als etsstoplaag, heeft siliciumnitride voorts het voordeel dat het een isolator is, hetgeen wenselijk is daar de etsstoplaag in het algemeen op zijn plaats wordt gelaten in de afgewerkte verbindingsstructuur en zich zal 35 uitstrekken tussen verschillende bedradingslijnen. De etsstoplaag 54 wordt bij voorkeur dun gemaakt om de invloed r\ ' r- C- L \- '·, ;· ; · ' - 12 van de etsstoplaag op de oppervlakte-topografie van de inrichting in latere processtappen te minimaliseren. Daarentegen moet de etsstoplaag 54 voldoende dik zijn om te functioneren als etsstoplaag gedurende het etsen van zowel de 5 diëlektrische intermetaal- als de diëlektrische tussenlaaglagen. Bovendien moet de etsstoplaag voldoende dik zijn om te werken als hard masker bij het etsen van verbindingsopeningen in de diëlektrische tussenlaag 50. Een geschikte siliciumnitride etsstoplaag 54 kan een dikte hebben 10 van ongeveer 200-1500 A.
De etsstoplaag 54 wordt vervolgens gedessineerd om te voorzien in openingen in de etsstoplaag 54 die corresponderen met de posities waarbij verbindingen met de eerste laag moeten worden gevormd binnen de diëlektrische tussenlaag 50. 15 Derhalve wordt een masker gevormd over de siliciumnitridelaag 54, die voorziet in geschikte openingen die delen vrijmaken van de siliciumnitridelaag 54 waar verbindingen moeten worden gevormd, en vervolgens wordt de siliciumnitride etsstoplaag 54 geëtst om te voorzien in openingen 56 die delen van de 20 diëlektrische tussenlaag 52 vrijmaken. Om de invloed van de openingen 56 door de etsstoplaag 54 op de oppervlakte-topografie van de nog niet gevormde diëlektrische tussenlaag te minimaliseren wordt er de voorkeur aan gegeven dat het etsproces dat de openingen 56 door de siliciumnitride-25 etsstoplaag 54 vormt, stopt op de onderliggende oppervlakte van de oxyde-tussenlaag 52. Bij voorkeur wordt geen holte gevormd op het oppervlak van de oxyde-tussenlaag 52 bij het proces van het vormen van de openingen 56. Deze en andere etsstappen die worden uitgevoerd op de diëlektrische- en 30 etsstoplagen volgens de onderhavige uitvinding, kunnen op voordelige wijze worden uitgevoerd in een etsstelsel zoals het Lam Research Rainbow systeem. Het Lam Research Rainbow systeem maakt gebruik van etsmiddelen die verkregen zijn uit één of meer brongassen zoals SF6 of C2F6 gemengd met 35 verschillende hoeveelheden andere gassen zoals HBr en He om de selectiviteit van het etsproces te regelen. In een 1006162 13 dergelijk stelsel kan de selectiviteit van het etsproces tussen siliciumoxyde en siliciumnitride automatisch worden geregeld over een groot gebied van selectiviteiten. Derhalve wordt in het etsproces dat wordt gebruikt om de 5 siliciumnitride-etsstoplaag 54 te etsen, de selectiviteit geregeld om siliciumnitride te etsen, terwijl men niet siliciumoxyde etst, bij voorkeur in de hoogst mogelijke mate. Variaties zijn mogelijk, hoewel momenteel ongewenst, omdat het etsen van de siliciumoxyde-tussenlaag 52 op dit tijdstip 10 een hogere scherptediepte in daaropvolgende integratieprocessen zal vereisen. Het masker dat wordt gebruikt voor het dessineren van de siliciumnitride etsstoplaag 54 wordt vervolgens verwijderd hetgeen de structuur vormt die is weergegeven in fig. 17.
15 Een diëlektrische intermetaallaag 58 wordt vervolgens neergeslagen over de gedessineerde etsstoplaag 54 (fig. 18). Zoals in het bovenstaande besproken wordt er de voorkeur aan gegeven dat de diëlektrische intermetaallaag 58 wordt gevormd uit hetzelfde materiaal als de diëlektrische tussenlaag 52 en 20 uit een materiaal dat verschilt van de etsstoplaag 54. Als zodanig is de diëlektrische intermetaallaag 58 bij voorkeur een laag siliciumoxyde. De intermetaal-oxydelaag 58 kan worden neergeslagen door een CVD-proces uit een TEOS precursor of SiH4 brongas tot een dikte die geschikt is voor 25 bedradingslijnen van de tweede laag, daar de dikte van de bedradingslijnen van de tweede laag zal worden bepaald door de dikte van de intermetaal-oxydelaag. Voor huidige inrichtingsstructuren, kunnen bedradingslijnen van de tweede laag van de orde van 4000-8000 A zijn in dikte en op deze 30 wijze wordt de intermetaal-oxydelaag 58 neergeslagen tot een dikte van de orde van 4000-8000 A. Betrekkelijk kleine holtes 60 zullen worden gevormd op het oppervlak van de intermetaal-oxydelaag 58, corresponderende met de aanwezigheid van de openingen in de etsstoplaag 54. Omdat de dikte van de holtes 35 60 veel kleiner zal zijn dan de topografie die aanwezig is in het conventionele duale damasceringsproces, zoals weergegeven 1006162 14 in fig. 11, zullen de holtes 60 een betrekkelijk klein probleem vormen voor het handhaven van de scherptediepte door een fotoresistlaag, die is aangebracht over de diëlektrische intermetaallaag 58 in de fotolithografiestap die wordt 5 gebruikt om het patroon voor de bedradingslijnen in de tweede laag te bepalen.
Onder verwijzing nu naar fig. 19 wordt een foto-resistmasker 62 gevormd op de intermetaal-oxydelaag 58. Het masker 62 heeft een patroon van openingen die corresponderen 10 met het patroon van de bedradingslijnen in de tweede laag die moeten worden gevormd in de intermetaal-oxydelaag 58. Enkele openingen 64 in het fotoresistmasker 62 worden aangebracht over de openingen 56 in de etsstoplaag 54, waar verbindingen in de eerste laag moeten worden gevormd beneden delen van de 15 bedradingslijnen in de tweede laag. Andere openingen 66 in het fotoresistmasker (62) worden gevormd over posities waar bedradingslijnen in de tweede laag moeten worden gevormd maar geen verbindingen in de eerste laag moeten worden gevormd.
Het kan wenselijk zijn om enigszins wijdere openingen 64 in 20 het fotoresistmasker 62 over de openingen 56 in de etsstoplaag 54 te vormen. Dergelijke bredere openingen 64 in het fotoresistmasker 62 zullen bredere openingen in de intermetaal-oxydelaag 58 vormen, hetgeen enkele voordelen kan hebben bij de vervaardiging. Ten eerste zal het uitlijnen van 25 de bedradingslijnen in de tweede laag met betrekking tot de openingen 56 in de etsstoplaag, en derhalve de verbindingen in de eerste laag, gemakkelijker worden. Bovendien zullen de resulterende bredere openingen in de intermetaal-oxydelaag 58 de aspectverhouding van de in het metaalneerslagproces te 30 vullen openingen reduceren en maken het derhalve makkelijker om de openingen op te vullen in het proces van het vormen van de verbindingen van de eerste laag.
De intermetaal-oxydelaag 58 wordt vervolgens geëtst door de openingen 64, 66 in het fotoresistmasker 62 met 35 gebruikmaking van een proces dat zeer selectief voor oxyde is, d.w.z. het etsproces moet gemakkelijk oxyde etsen maar W'.OP' 15 moet niet het materiaal van de etsstoplaag 54 (silicium-nitride) etsen. Een geschikt selectief etsproces kan bijvoorbeeld worden gebruikt met gebruikmaking van een etsmiddel dat wordt verkregen uit een mengsel van brongassen 5 omvattende C4F8/CO of CF4 gemengd met CHF3/ Ar of N2. Derhalve verwijdert het etsproces delen van de intermetaal-oxydelaag 58 overal waar deze wordt vrijgegeven door het fotoresistmasker om openingen te bepalen binnen de diëlektrische intermetaallaag 58 waarin de bedradingslijnen 10 in de tweede laag moeten worden gevormd. Het etsproces stopt op de siliciumnitride-etsstoplaag 54 binnen die delen van de fotoresist-maskeropeningen 66 die over een vaste etsstoplaag 54 liggen. Binnen deze fotoresistmaskeropeningen 64 die liggen over de openingen 56 in de siliciumnitride-etsstoplaag 15 54, gaat het etsproces voort naar de diëlektrische oxyde- tussenlaag 52 om openingen 68 te vormen die in lijn zijn met de etsstop-maskeropeningen 56, waarbij de etsstoplaag 54 gedeeltelijk werkt als hard masker voor dit proces. De openingen in de diëlektrische oxyde-tussenlaag 52 zullen 20 later worden opgevuld met metaal om te voorzien in de verbindingen in de eerste laag voor de inrichting.
Het etsproces dat wordt gebruikt bij het vormen van de bedradingslijnen in de tweede laag en de verbindingen in de eerste laag is zeer selectief voor oxyde en etst in wezen 25 niet de siliciumnitride-etsstoplaag 54. Ondanks het hoge selectiviteitsniveau, etst het etsproces dat wordt gebruikt om de openingen in de oxyde-tussenlaag 52 te vormen nog vrij gekomen oppervlakken van de siliciumnitride-etsstoplaag 54 in geringe mate. Derhalve kan het oppervlak van de etsstoplaag 30 54 dat is vrijgegeven, worden geëtst om kleine holtes 70 te vormen binnen de openingen 66 in het fotoresistmasker, die niet boven openingen 56 in de etsstoplaag liggen. De randen van de openingen 56 in de etsstoplaag 54 worden ook enigszins in dit proces geëtst, hetgeen voorziet in een afgeschuinde 35 rand 72 voor de openingen in de etsstoplaag. Het vormen van een dergelijke afgeschuinde rand 72 voor de openingen in de 1006189 16 etsstoplaag 54 wordt geprefereerd, omdat een dergelijke afgeschuinde rand het vermogen om de openingen 68 op te vullen binnen de diëlektrische tussenlaag 52 vergroot. De aanwezigheid van een afgeschuinde rand 72 reduceert de 5 neiging om een overhang te vormen boven de opening 68 in de diëlektrische tussenlaag 52. Indien het proces dat wordt gebruikt om de intermetaal-oxydelaag 58 en de oxyde tussenlaag 52 te etsen als zodanig geen afgeschuinde rand 72 vormt langs de rand van de openingen 56 in de etsstoplaag 54, 10 kan het wenselijk zijn om een isotroop etsproces te omvatten op de randen van de openingen in de etsstoplaag 54 nadat de diëlektrische intermetaallaag 52 is geëtst om een afgeschuinde zijwand te vormen op de openingen in de etsstoplaag.
15 Nadat de structuur van fig. 19 volledig is, wordt het fotoresistmasker 62 afgenomen door verassen en is de structuur gereed voor het neerslaan van een metaallaag 74 om de openingen in de diëlektrische intermetaallaag 58 en de diëlektrische tussenlaag 52, zoals weergegeven in fig. 20, op 20 te vullen. De metaallaag 74 kan een enkel metaal zijn, zoals aluminium dat door kathodeverstuiving is neergeslagen, of een ander goedkoop metaal. De eisen die door geïntegreerde keteninrichtingen met hoge dichtheid worden gesteld aan bedradingsstructuren zijn echter complex en op meer typerende 25 wijze wordt een meerlaags-bedradingsstructuur gebruikt om de openingen in de structuur van fig. 19 op te vullen. Het kan bijvoorbeeld wenselijk zijn om te voorzien in een dunne "lijm" of adhesielaag op de binnenoppervlakken van de openingen die zijn vrijgemaakt binnen de openingen 64, 66.
30 Deze lijmlaag kan het daaropvolgende neerslaan van sommige typen plugmetalen verhogen. Ook kan de lijmlaag prima werken als barrière voor interdiffusie tussen het metaal van de verbindingsstructuren en het substraat. Geschikte lijmlagen omvatten titanium, wolfraam, een vaste oplossing van titanium 35 en wolfraam, of andere verbindingen, waarvan vele ook vuurvaste metalen omvatten zoals titaniumnitride. Deze ) 00<R? ί' 17 lijmlaagmetalen kunnen worden neergeslagen door CVD of door een fysische opdamping, afhankelijk van de aard van het bijzondere materiaal dat wordt gebruikt als lijmlaag. Nadat de dunne lijm- of adhesielaag is gevormd op de 5 binnenoppervlakken van de openingen in de diëlektrische lagen, worden de resterende delen van de openingen opgevuld, op typerende wijzen met een plugmetaal dat verschilt van het metaal dat als lijmlaag is gebruikt. Het plugmetaal kan bijvoorbeeld wolfraam, aluminium, legeringen die aluminium 10 bevatten, koper, legeringen die koper bevatten, en een aantal andere metalen zijn, afhankelijk van de bijzondere inrichting die wordt gevormd en de beperkingen van het proces dat wordt gebruikt voor het vormen van de inrichting. Zoals bekend in de techniek kunnen deze metalen in het algemeen worden 15 neergeslagen door fysische opdampingsprocessen, zoals kathodeverstuiving, maar enkele metalen worden bij voorkeur neergeslagen door CVD. De metaallaag 74 die wordt aangebracht over de structuur wordt bij voorkeur overvuld, zoals getoond in fig. 20.
20 Het bepalen van de tweelaags-verbindingsstructuur wordt voltooid door het verwijderen van overtollige delen van de metaallaag 74 bij voorkeur in een metaal CMP-proces. Het eindresultaat van een dergelijk polijstproces is het verschaffen van een vlak oppervlak dat zich uitstrekt over de 25 bedradingslijnen 76 in de tweede laag en de diëlektrische intermetaallaag 58. Op deze wijze worden zowel de verbindingsstructuren 78 in de eerste laag als de bedradingslijnen 76 in de tweede laag verschaft met gebruikmaking van één enkele oxyde etsstap en zonder 30 diëlektrisch materiaal tussen metaallijnen te moeten neerslaan. Bovendien maken de meer vlakke oppervlakken waarop de fotoresistmaskers worden gevormd in het proces van de fig. 15-21 voor het vormen van de tweelaags-verbindingsstructuur het mogelijk dat een fotolithografisch proces wordt 35 uitgevoerd met grotere nauwkeurigheid. Ten slotte verschaft het proces volgens de onderhavige uitvinding natuurlijk een 1006162 18 vlak gemaakt oppervlak zoals getoond in fig. 21, dat verdere verwerkingsstappen onderbrengt. Processen volgens de werkwijzen van de onderhavige uitvinding kunnen derhalve tweelaags-verbindingsstructuren vormen met grotere 5 betrouwbaarheid en vervaardigingsgemak. Daaropvolgende verwerking omvat normaliter het neerslaan van een verdere laag van een bedradingslijn op het oppervlak van de structuur, weergegeven in fig. 21. Op typerende wijze wordt een laag lijmmetaal neergeslagen over het oppervlak van de 10 inrichting en additioneel metaal wordt met afdekking neergeslagen en vervolgens wordt de metalen laag gedessineerd om bedradingslijnen van een derde laag te bepalen.
Hoewel de onderhavige uitvinding in het bijzonder is beschreven met betrekking tot voorkeursuitvoeringsvormen 15 ervan is het duidelijk dat deze uitvoeringsvormen bij wijze van voorbeeld worden verschaft. Deskundigen zullen gemakkelijk inzien dat variaties en modificaties tot stand kunnen worden gebracht voor deze uitvoeringsvormen zonder de beschermingsomvang van de onderhavige uitvinding te boven te 20 gaan. Derhalve is de beschermingsomvang van de onderhavige uitvinding niet beperkt tot de beschreven voorkeursuitvoeringsvormen, maar in plaats daarvan moet de beschermingsomvang van de onderhavige uitvinding worden bepaald door de volgende conclusies.
10061

Claims (3)

1. Werkwijze voor het vervaardigen van een geïntegreerde keten met geleiderstructuren in een eerste laag en 5 geleiderstructuren in een tweede laag, omvattende de volgende stappen: het verschaffen van een substraat dat één of meer geïntegreerde keteninrichtingen bevat; het verschaffen van een eerste isolerende laag, die 10 siliciumoxyde bevat, over het substraat; het verschaffen van een etsstoplaag, die siliciumnitride bevat, over de eerste isolerende laag; het dessineren van de etsstoplaag om openingen te bepalen in de gedessineerde etsstoplaag, corresponderende met 15 posities waarbij geleiderstructuren in de eerste laag moeten worden gevormd; het verschaffen van een tweede isolerende laag, die siliciumoxyde bevat, over de gedessineerde etsstoplaag; het vormen van een masker in de tweede laag over de 20 tweede isolerende laag, waarbij het masker in de tweede laag openingen heeft, die corresponderen met posities, waar geleiderstructuren in de tweede laag moeten worden gevormd; het etsen door de openingen in het masker in de tweede laag om geleideropeningen in de tweede laag te vormen 25 in de tweede isolerende laag en het etsen door de openingen in de gedessineerde etsstoplaag om de geleideropeningen in de eerste laag te vormen in de eerste isolerende laag; en het neerslaan van metaal in de geleideropeningen in de tweede laag en in de geleideropeningen in de eerste laag, met het 30 kenmerk, dat de openingen in de gedessineerde etsstoplaag afgeschuind zijn, zodat een bovenste deel van de openingen in de gedessineerde etsstoplaag breder is dan een onderste deel van de openingen in de gedessineerde etsstoplaag.
2. Werkwijze volgens conclusie 1, met het kenmerk, dat 35 de openingen in het masker in de tweede laag groter zijn dan de openingen in de gedessineerde etsstoplaag. •i r\r- * H r,"
3. Werkwijze volgens conclusies 1 of 2, met het kenmerk, dat de gedessineerde etsstoplaag werkt als hard masker voor het etsen van de eerste isolerende laag. - t < ’ ' . f * l- -
NL1006162A 1997-02-28 1997-05-29 Werkwijze voor het vervaardigen van een geïntegreerde keten met geleiderstructuren. NL1006162C2 (nl)

Priority Applications (6)

Application Number Priority Date Filing Date Title
GB9709431A GB2325083B (en) 1997-05-09 1997-05-09 A dual damascene process
DE19719909A DE19719909A1 (de) 1997-05-09 1997-05-13 Zweifaches Damaszierverfahren
FR9705992A FR2763424B1 (fr) 1997-05-09 1997-05-15 Processus de damasquinage double
NL1006162A NL1006162C2 (nl) 1997-05-09 1997-05-29 Werkwijze voor het vervaardigen van een geïntegreerde keten met geleiderstructuren.
JP9140353A JPH10335456A (ja) 1997-05-09 1997-05-29 集積回路の製造方法
US08/873,500 US5801094A (en) 1997-02-28 1997-06-12 Dual damascene process

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
GB9709431 1997-05-09
GB9709431A GB2325083B (en) 1997-05-09 1997-05-09 A dual damascene process
DE19719909 1997-05-13
DE19719909A DE19719909A1 (de) 1997-05-09 1997-05-13 Zweifaches Damaszierverfahren
FR9705992 1997-05-15
FR9705992A FR2763424B1 (fr) 1997-05-09 1997-05-15 Processus de damasquinage double
NL1006162A NL1006162C2 (nl) 1997-05-09 1997-05-29 Werkwijze voor het vervaardigen van een geïntegreerde keten met geleiderstructuren.
NL1006162 1997-05-29
JP14035397 1997-05-29
JP9140353A JPH10335456A (ja) 1997-05-09 1997-05-29 集積回路の製造方法
US08/873,500 US5801094A (en) 1997-02-28 1997-06-12 Dual damascene process
US87350097 1997-06-12

Publications (1)

Publication Number Publication Date
NL1006162C2 true NL1006162C2 (nl) 1998-12-01

Family

ID=27545067

Family Applications (1)

Application Number Title Priority Date Filing Date
NL1006162A NL1006162C2 (nl) 1997-02-28 1997-05-29 Werkwijze voor het vervaardigen van een geïntegreerde keten met geleiderstructuren.

Country Status (5)

Country Link
JP (1) JPH10335456A (nl)
DE (1) DE19719909A1 (nl)
FR (1) FR2763424B1 (nl)
GB (1) GB2325083B (nl)
NL (1) NL1006162C2 (nl)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346454B1 (en) * 1999-01-12 2002-02-12 Agere Systems Guardian Corp. Method of making dual damascene interconnect structure and metal electrode capacitor
JP2000216247A (ja) * 1999-01-22 2000-08-04 Nec Corp 半導体装置及びその製造方法
JP3502288B2 (ja) 1999-03-19 2004-03-02 富士通株式会社 半導体装置およびその製造方法
US6313025B1 (en) * 1999-08-30 2001-11-06 Agere Systems Guardian Corp. Process for manufacturing an integrated circuit including a dual-damascene structure and an integrated circuit
JP4858895B2 (ja) * 2000-07-21 2012-01-18 富士通セミコンダクター株式会社 半導体装置の製造方法
KR100368320B1 (ko) * 2000-12-28 2003-01-24 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
JP2011077468A (ja) * 2009-10-02 2011-04-14 Panasonic Corp 半導体装置の製造方法および半導体装置
JP5104924B2 (ja) * 2010-08-23 2012-12-19 富士通セミコンダクター株式会社 半導体装置
JP5891846B2 (ja) * 2012-02-24 2016-03-23 富士通セミコンダクター株式会社 半導体装置の製造方法
JP6853663B2 (ja) * 2015-12-28 2021-03-31 株式会社半導体エネルギー研究所 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0224013A2 (en) * 1985-10-28 1987-06-03 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate
EP0555032A1 (en) * 1992-02-06 1993-08-11 STMicroelectronics, Inc. Semiconductor contact via structure and method
WO1996012297A2 (en) * 1994-10-11 1996-04-25 Advanced Micro Devices, Inc. Simplified dual damascene process for multilevel metallization and interconnection structure

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03198327A (ja) * 1989-12-26 1991-08-29 Fujitsu Ltd 半導体装置の製造方法
US5466639A (en) * 1994-10-06 1995-11-14 Micron Semiconductor, Inc. Double mask process for forming trenches and contacts during the formation of a semiconductor memory device
US5801094A (en) * 1997-02-28 1998-09-01 United Microelectronics Corporation Dual damascene process

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0224013A2 (en) * 1985-10-28 1987-06-03 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate
EP0555032A1 (en) * 1992-02-06 1993-08-11 STMicroelectronics, Inc. Semiconductor contact via structure and method
WO1996012297A2 (en) * 1994-10-11 1996-04-25 Advanced Micro Devices, Inc. Simplified dual damascene process for multilevel metallization and interconnection structure

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
H.M.DALAL ET AL.: "METHODS OF OPENING CONTACT HOLES IN OXIDE-NITRIDE STRUCTURE", IBM TECHNICAL DISCLOSURE BULLETIN, vol. 24, no. 9, February 1982 (1982-02-01), N.Y USA, pages 4728 - 4729, XP002049435 *

Also Published As

Publication number Publication date
GB9709431D0 (en) 1997-07-02
GB2325083B (en) 1999-04-14
DE19719909A1 (de) 1998-11-19
GB2325083A (en) 1998-11-11
JPH10335456A (ja) 1998-12-18
FR2763424A1 (fr) 1998-11-20
FR2763424B1 (fr) 2003-06-27

Similar Documents

Publication Publication Date Title
US5801094A (en) Dual damascene process
US6020255A (en) Dual damascene interconnect process with borderless contact
US9312325B2 (en) Semiconductor metal insulator metal capacitor device and method of manufacture
US7166922B1 (en) Continuous metal interconnects
US20030111735A1 (en) Semiconductor devices and methods for fabricating the same
JP2009135518A (ja) 相互接続の製造方法
US7119006B2 (en) Via formation for damascene metal conductors in an integrated circuit
NL1006162C2 (nl) Werkwijze voor het vervaardigen van een geïntegreerde keten met geleiderstructuren.
US6593223B1 (en) Method of forming dual damascene structure
JP2003518325A (ja) ダマシンによるメタリゼーション層を形成するためのリソグラフィックな方法
US6350682B1 (en) Method of fabricating dual damascene structure using a hard mask
JPH0685074A (ja) 多層相互接続導体パターン製造方法
US6228757B1 (en) Process for forming metal interconnects with reduced or eliminated metal recess in vias
NL1011933C2 (nl) Werkwijze voor het vormen van contactproppen onder gelijktijdig vlak maken van het substraatoppervlak in ge´ntegreerde schakelingen.
US6750140B2 (en) Process for producing contact holes on a metallization structure
JP2005228818A (ja) 半導体装置の製造方法
KR100289672B1 (ko) 자기배열된언랜디드비아의금속화방법
JPH05299397A (ja) 金属プラグの形成方法
JP3778508B2 (ja) 集積回路の製造方法
KR100189967B1 (ko) 반도체장치의 다층배선 형성방법
JPH08139190A (ja) 半導体装置の製造方法
KR100355863B1 (ko) 반도체 소자의 배선 형성 방법
US7517799B2 (en) Method for forming a plurality of metal lines in a semiconductor device using dual insulating layer
KR0146206B1 (ko) 반도체 장치용 금속 배선 및 그 제조방법
KR20020086100A (ko) 다층 배선의 콘택 형성 방법

Legal Events

Date Code Title Description
PD2B A search report has been drawn up
V1 Lapsed because of non-payment of the annual fee

Effective date: 20141201