KR0146206B1 - 반도체 장치용 금속 배선 및 그 제조방법 - Google Patents

반도체 장치용 금속 배선 및 그 제조방법

Info

Publication number
KR0146206B1
KR0146206B1 KR1019950007108A KR19950007108A KR0146206B1 KR 0146206 B1 KR0146206 B1 KR 0146206B1 KR 1019950007108 A KR1019950007108 A KR 1019950007108A KR 19950007108 A KR19950007108 A KR 19950007108A KR 0146206 B1 KR0146206 B1 KR 0146206B1
Authority
KR
South Korea
Prior art keywords
conductive
conductive layer
metal wiring
metal
pattern
Prior art date
Application number
KR1019950007108A
Other languages
English (en)
Other versions
KR960035827A (ko
Inventor
심상철
김응수
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950007108A priority Critical patent/KR0146206B1/ko
Publication of KR960035827A publication Critical patent/KR960035827A/ko
Application granted granted Critical
Publication of KR0146206B1 publication Critical patent/KR0146206B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 장치용 금속 배선 및 그 제조 방법에 관한 것으로서, 반도체 소자가 형성되어 있는 반도체 기판 상에 형성되어 있는 절연층 위에 금속 배선을 다층으로 형성하여 금속 배선의 주된 재료가 되는 알루미늄과 같은 금속 물질과는 식각 속도나 식각액이 다른 장벽 금속을 사이에 끼워 넣어 장벽 금속 상부의 층은 습식 식각하고 그 아래의 층은 건식 식각하여 건식 습식 식각의 단점을 모두 보완하도록 한 반도체 장치용 금속 배선 및 그 제조 방법에 관한 것이다.

Description

반도체 장치용 금속 배선 및 그 제조 방법
제1도 (a) 내지 (c)는 종래의 반도체 장치용 금속 배선의 한 제조 방법을 그 공정 순서에 따라 도시한 단면도이고,
제2도 (a) 내지 (d)는 종래의 반도체 장치용 금속 배선의 또다른 제조 방법을 그 공정 순서에 따라 도시한 단면도이며,
제3도 (a) 내지 (d)는 본 발명의 실시예에 따른 반도체 장치용 금속 배선의 제조 방법을 그 공정 순서에 따라 도시한 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2 : 절연층
3 : 제1 도전층 4 : 제2 도전층
5 : 제3 도전층 6 : 감광막
7 : 제3 도전 패턴 8 : 제2 도전 패턴
9 : 제1 도전 패턴 10 : 보호막
본 발명은 반도체 장치용 금속 배선 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는, 금속 배선을 다층으로 형성하고 중간층에 식각 속도나 식각액이 다른 물질층을 삽입한 반도체 장치용 금속 배선 및 그 제조 방법에 관한 것이다.
일반적으로 반도체 장치를 제조할 때에는 반도체 기판 상에 반도체 소자를 형성한 후 소자에 전기적 연결을 하기 위한 금속 배선을 형성하는 과정을 거친다. 금속 배선을 형성할 때에는 반도체 소자가 형성되어 있는 기판 위에 절연막을 형성한 후, 금속층을 적층하고 이를 사진식각 공정을 이용하여 식각하는 것이 일반적이다.
그러면, 첨부한 도면을 참고로 하여 종래의 반도체 장치용 금속 배선의 형성 방법에 대하여 상세히 설명한다.
제1도 (a)에 도시한 바와 같이, 반도체 소자(도시하지 않음)가 형성되어 있는 반도체 기판(11) 상에 산화규소(SiO2) 또는 BPSG(boro-phosphosilica galss) 따위의 절연 물질을 적층하여 절연층(12)을 형성한 다음, 스퍼터링(sputtering) 또는 화학기상증착법(chemical vapor deposition:CVD)을 이용하여 절연층(12)의 상부에 알루미늄(Al)계의 금속 물질을 적층하여 금속층(13)을 형성한다.
다음, 감광 물질(photoresist)을 도포하고 일정 형태로 노광·현상하면 금속층(13)이 노출된다. 노출된 금속층(13)을 플라즈마 건식 식각(plasma dry etch)방법으로 식각하여 금속 배선(14)을 형성하면, 제1도 (b)와 같은 단면이 된다.
마지막으로, 남은 감광막(15)을 제거하고 PSG(phosphosilica glass) 따위의 절연 물질을 도포하여 층간 절연막(16)을 형성하면 제1도 (c)와 같은 구조가 된다.
그러나, 이와 같이 건식 식각 방법으로 금속층(13)을 식각하여 금속 배선(14)을 형성하는 경우, 금속 배선(14) 측벽의 단차가 수직으로 형성되어 보호막(16)의 스텝 커버리지(step coverage)가 악화되므로, 다층 배선 공정 적용시 후속 공정에서 평탄화하기가 어려워지고 소자를 고집적화하는 데 방해가 된다는 문제점이 있다.
그리고, 플라즈마 건식 식각 방법으로 금속층(13)을 식각하면 금속 배선(14)의 측벽에 미세한 공백(void) 따위의 결함이 생긴다. 이러한 결함은 후속 공정에서 합금(alloy)이나 절연막을 적층할 때 금속 배선(14)에 공백이나 측면 힐록(lateral hillock) 따위의 스트레스 마이그레이션(stress migration)을 유발한다는 문제점이 있다.
이러한 문제점을 해결하기 위하여 습식 식각과 건식 식각의 두 단계로 금속층을 식각하는 방법이 제시되었다. 제2도 (a) 내지 (d)를 참고로 하여 이를 상세히 설명한다.
제2도 (a)에 도시한 바와 같이, 반도체 소자(도시하지 않음)가 형성되어 있는 반도체 기판(11) 상에 산화규소, BPSG, PSG 등의 절연 물질을 적층하여 절연층(12)을 형성한 다음, 스퍼터링 또는 화학기상증착법을 이용하여 절연층(12)의 상부에 알루미늄 또는 구리(Cu) 따위의 금속 물질을 적층하여 금속층(13)을 형성한다.
다음, 감광 물질(photoresist)을 도포하고 일정 형태로 노광·현상하면 금속층(13)이 노출된다. 노출된 금속층(13)의 상부를 습식 식각 방법으로 식각하면 제2도 (b)와 같은 단면을 가지는 구조가 된다.
이어, 남은 금속층(14')을 플라즈마 건식 식각(plasma dry etch) 방법으로 식각하여 금속 배선(14)을 형성하면, 제2도 (c)와 같은 단면이 된다.
마지막으로, 남은 감광막(15)을 제거하고 PSG 따위의 절연 물질을 도포하여 보호막(16)을 형성하면 제1도 (d)와 같은 구조가 된다.
이러한 방법을 이용하는 경우, 금속층(13)을 플라즈마 건식 식각법으로만 식각하는 경우에 비하여 보호막(16)의 스텝 커버리지가 향상되어 보호막의 평탄화 효과가 커지며, 금속층(13)의 상부를 플라즈마 건식 식각법이 아닌 습식 식각법으로 식각하므로 금속 배선(14)의 측벽 상부에 미세한 공백 등의 결함이 억제되어 스트레스 마이그레이션(stress migation)에 대한 내성이 강화된다는 장점이 있다.
그러나, 상기한 바와 같은 공정을 이용하는 경우 습식 식각되는 금속층(13)의 두께를 조절하기가 어려울 뿐 아니라, 습식 식각되는 두께가 기판 전체를 통하여 균일하지 아니하므로 실제의 공정에서 정확히 조절이 힘들고 품질 불량이 발생할 가능성이 높다는 문제점이 있다.
본 발명의 목적은 상기한 바와 같은 문제점을 해결하기 위한 것으로서, 금속층의 두께를 용이하게 조절할 수 있으며 균일한 두께의 금속층을 형성할 수 있도록 하는 것이다.
상기한 바와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 장치용 금속 배선은, 반도체 소자가 형성되어 있는 반도체 기판 위에 형성되어 있는 반도체 장치용 금속 배선으로서,
상기 기판 위에 일정 패턴(pattern)으로 형성되어 있으며 도전 물질로 이루어진 제1 도전 패턴,
상기 제1 도전 패턴 위에 상기 제1 도전층과 동일한 패턴으로 형성되어 있으며 장벽 금속(barrier metal)으로 이루어진 제2 도전 패턴, 그리고
상기 제2 도전 패턴 위에 형성되어 있으며 도전 물질로 이루어진 제3 도전 패턴을 포함하며,
상기 제3 도전 패턴은 상기 제2 도전 패턴과 동일한 패턴으로 형성되어 있으며 상기 제3 도전 패턴의 상부의 폭은 상기 제3 도전 패턴의 하부의 폭보다 넓게 형성되어 있다.
여기에서 장벽 금속이란, 제1 도전 패턴 또는 제3 도전 패턴을 이루는 물질과는 식각 속도 또는 식각액(etchant)이 다른 금속을 의미한다.
상기 제1 금속 패턴 또는 제3 금속 패턴을 이루는 도전 물질을 알루미늄 또는 알루미늄의 합금일 수 있고, 이 경우 상기 제2 도전 패턴을 이루는 장벽 금속은 티타늄(Ti), 텅스텐(W), 질화티타늄(TiN), 구리(Cu), 니켈(Ni), 크롬(Cr), 몰리브덴(Mo), 탄탈륨(Ta), 백금(Pt) 또는 그 합금 중 어느 하나인 것이 바람직하다. 이 중에서도 특히 내열성을 가지는 티타늄이나 텅스텐 따위의 금속이 좋다.
상기 제2 도전 패턴은 둘 이상의 층으로 형성되어 있을 수도 있으며, 상기 제1 금속 패턴 또는 제3 금속 패턴을 이루는 도전 물질은 구리 또는 금 중 하나일 수도 있다.
그리고, 상기 제2 도전 패턴의 두께는 300Å∼1,000Å 정도가 바람직하다.
상기한 바와 같은 본 발명에 따른 반도체 장치용 금속 배선을 제조하는 본 발명에 따른 방법은,
반도체 소자가 형성되어 있는 반도체 기판 위에 도전 물질을 적층하여 제1 도전층을 형성하는 공정.
상기 제1 도전층 위에 장벽 금속을 적층하여 제2 도전층을 형성하는 공정,
상기 제2 도전층 위에 도전 물질을 적층하여 제3 도전층을 형성하는 공정,
상기 제3 도전층 위에 감광 물질을 도포하고 일정 패턴으로 노광·현상하여 감광막을 형성하는 공정,
상기 감광막을 마스크로 하여 상기 제3 도전층을 습식 식각하는 공정,
상기 감광막을 마스크로 하여 상기 제2 도전층 및 제1 도전층을 이방성 건식 식각하는 공정, 상기 감광막을 제거하는 공정을 포함한다.
여기에서 장벽 금속이란, 앞에서 정의한 것과 마찬가지로 제1 도전층 또는 제3 도전층을 이루는 물질과는 식각 속도 또는 식각액(etchant)이 다른 금속을 의미한다.
상기 제1 도전층 또는 제3 도전층을 이루는 도전 물질은 알루미늄 또는 알루미늄의 합금일 수 있고, 이 경우 상기 제2 도전층에 적층되는 장벽 금속은 티타늄, 텅스텐, 질화티타늄, 구리, 니켈, 크롬, 몰리브덴, 탄탈륨, 백금 또는 그 합금 중 어느 하나인 것이 바람직하다. 이 중에서도 특히 내열성을 가지는 티타늄이나 텅스텐 따위의 금속이 좋다.
그리고, 상기 제2 도전층의 두께를 300Å 이상으로 하는 것이 바람직하며, 상기 제2 도전층은 스퍼터링 또는 CVD법을 이용하여 적층하는 것이 좋다.
또, 상기 감광막을 제거하는 공정을 행한 후 절연 물질을 적층하여 보호막을 형성하는 공정을 더 포함할 수 있다.
이와 같이 반도체 장치용 금속 배선을 다층 구조로 하되 그 상부 또는 하부의 층의 구성 물질과 식각 속도나 식각액이 다른 물질로 중간 층을 형성함으로써, 단일한 층을 건식 식각만으로 식각하여 금속 배선을 형성하는 경우에 비하여 금속 배선의 프로파일(profile)이 개선되어 평탄화 효과를 높일 수 있으며 건식 식각으로 인하여 금속 배선 측벽에서 발생하는 미세 공백 등의 결함을 억제하여 스트레스 마이그레이션과 일렉트로 마이그레이션 특성을 향상시킬 수 있는 습식 식각의 장점을 유지할 수 있다.
그뿐 아니라 습식 식각의 단점으로 지적되고 있는 두께 조절의 문제는 중간에 장벽 금속층이 있는 다층 구조를 채택하여 해결할 수 있다. 즉, 중간의 장벽 금속층이 습식 식각의 종말점 역할을 하여 정확히 상부 도전층의 두께만큼만 식각된다.
특히, 티탄늄이나 텅스텐 따위의 내열성 금속(erfractory matal)을 장벽 금속으로 사용하는 경우에는, 티타늄 또는 텅스텐이 알루미늄과 반응하여 Al3Ti 또는 Al12W 따위의 내열성 화합물이 형성되고, 티타늄이나 텅스텐이 알루미늄의 입계(grain boundary)를 통하여 확산됨으로써 알루미늄 배선의 스트레스 및 일렉트로 마이그레이션에 대한 저항성이 크게 향상되는 효과가 있다.
또, 다층으로 금속 배선을 형성하고 상부의 층을 습식 식각하고 하부의 층은 건식 식각함으로써 실제 전자가 이동하는 경로의 역할을 하는 하부의 도전층은 표면적이 줄어들지 않는 효과가 있다.
그러면, 아래에서 본 발명의 실시예에 따른 반도체 장치용 금속 배선 및 그 제조 방법에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다.
제3도는 본 발명에 따른 반도체 장치용 금속 배선의 제조 방법을 공정 순서에 따라 도시한 단면도이다.
먼저, 반도체 소자(도시하지 않음)가 형성되어 있는 반도체 기판(1) 위에 산화규소, PSG 또는 BPSG 따위의 절연 물질을 적층하여 절연층(2)을 형성한 다음, 사진 식각 공정을 이용하여 필요한 부분에 접촉부(도시하지 않음)를 형성한다. 여기에서 필요한 부분이란 반도체 소자의 소스 전극 또는 드레인 전극 따위가 형성될 부분을 의미한다.
다음, 알루미늄이나 그 합금, 구리·금 따위의 도전 물질을 적층하여 제1 도전층(3)을 형성한 다음, 제1 도전층(3)의 도전 물질과는 식각 속도나 식각액이 다른 장벽 금속을 연속(in-situ) 방식으로 300∼1,000Å의 두께로 적층하여 제2 도전층(4)을 형성한다. 알루미늄에 대한 장벽 금속으로는 티타늄, 텅스텐, 질화티타늄, 구리, 니켈, 크롬, 몰리브덴, 탄탈륨, 백금 또는 그 합금 따위가 있으며, 이 제2 도전층(4)은 둘 이상의 층으로 이루어질 수도 있다. 이러한 장벽 금속으로 특히, 티타늄이나 텅스텐 따위의 내열성 금속을 사용하는 경우에는, 티타늄 또는 텅스텐이 알루미늄과 반응하여 Al3Ti 또는 Al12W 따위의 내열성 화합물이 형성되고, 티타늄이나 텅스텐이 알루미늄의 입계를 통하여 확산됨으로써 알루미늄 배선의 스트레스 및 일렉트로 마이그레이션에 대한 저항성이 크게 향상된다.
다음, 제2 도전층(4) 위에 다시 알루미늄이나 그 합금, 구리·금 따위의 도전 물질을 적층하여 제3 도전층(5)을 형성하면, 제3도 (a)에 도시한 바와 같은 단면의 구조가 형성된다.
제2도 (a) 내지 (d)에서 나타낸 바와 같은 종래 기술에서, 예를 들면, 알루미늄 6,000Å을 적층하여 상부로부터 2,500Å을 습식 식각하고 남은 3,500Å을 건식 식각한다면, 본 발명에서 우선 제1 도전층(3)을 3,500Å의 두께로 적층하고 500Å 정도의 제2 도전층(4)을 적층한 다음, 다시 그 상부에 2,500Å의 두께로 제3 도전층(5)을 적층하는 과정을 거친다.
다음, 감광 물질을 도포하고 금속 배선의 패턴으로 노광·현상하여 감광막(6)을 형성한 다음, 이 감광막(6)을 마스크로 하여 인산, 질산, 초산의 혼합 수용액을 이용하여 제3 도전층(5)을 습식 식각하되 제2 도전층(4)이 완전히 노출될 때까지 식각하여 제3 도전 패턴(7)을 형성한다. 이때, 제2 도전층(4)은 제3 도전층(5)에 대한 장벽 금속으로 되어 있으므로 제3 도전층(5)과 함께 식각되지 않으며, 습식 식각을 이용하기 때문에 제3도 (b)와 같이 제3 도전 패턴(7)의 상부의 폭은 하부의 폭보다 넓게 형성된다.
다음, 제3도 (c)에 도시한 바와 같이, 감광막(6)을 마스크로 하여 제2 도전층(4) 및 제1 도전층(3)을 플라즈마를 이용하여 이방성 건식 식각하여 제2 도전 패턴(8)과 제1도전 패턴(9)을 형성한 다음, 남은 감광막(6)을 제거하면 본 발명에 따른 반도체 장치용 금속 배선이 완성된다.
마지막으로, 제3도 (d)에 도시한 바와 같이, 후속 공정을 진행하기 위하여 PSG 따위의 절연 물질을 적충하여 보호막(10)을 형성할 수도 있다.
이와 같이 본 발명의 실시예에 따라 반도체 장치용 금속 배선을 다층 구조로 하고 습식 식각과 건식 식각을 병행하는 경우에는, 단일한 층을 건식 식각만으로 식각하여 금속 배선을 형성하는 경우에 비하여 금속 배선의 측면을 경사지게 형성시킬 수 있으므로 후속 상부 절연막의 평탄화 효과를 높일 수 있으며 건식 식각을 인하여 금속 배선 측벽에서 발생하는 미세 공백 등의 결함을 감소시켜 스트레스 마이그레이션과 일렉트로 마이그레이션 특성을 향상시킬 수 있는 습식 식각의 장점을 유지할 수 있다.
그뿐 아니라 습식 식각의 단점으로 지적되고 있는 두께 조절의 문제는 중간에 장벽 금속층이 있는 다층 구조를 채택하여 해결할 수 있다. 즉, 중간의 장벽 금속층이 습식 식각의 종말점 역할을 하여 정확히 상부 도전층의 두께만큼만 식각되므로, 각 층의 두께만 적절히 조절하여 증착하면 된다.
특히, 티타늄이나 텅스텐 따위의 내열성 금속을 사용하는 경우에는, 티타늄 또는 텅스텐이 알루미늄과 반응하여 Al3Ti 또는 Al12W 따위의 내열성 화합물이 형성되고 티타늄이나 텅스텐이 알루미늄의 입계를 통하여 확산됨으로써 알루미늄 배선의 스트레스 및 일렉트로 마이그레이션에 대한 저항성이 크게 향상되는 효과가 있다.
또, 본 발명의 실시예에서와 같이 다층으로 금속 배선을 형성하고 상부의 층을 습식 식각하고 하부의 층은 건식 식각함으로써 실제 전자가 이동하는 경로의 역할을 하는 하부의 도전층은 표면적이 줄어들지 않는 효과가 있다.

Claims (16)

  1. 반도체 소자가 형성되어 있는 반도체 기판 위에 형성되어 있는 반도체 장치용 금속 배선으로서, 상기 기판 위에 일정 패턴으로 형성되어 있으며 도전 물질로 이루어진 제1 도전 패턴, 상기 제1 도전 패턴 위에 상기 제1 도전층과 동일한 패턴으로 형성되어 있으며 장벽 금속으로 이루어진 제2 도전 패턴, 그리고 상기 제2 도전 패턴 위에 형성되어 있으며 도전 물질로 이루어진 제3 도전 패턴을 포함하여, 상기 제3 도전 패턴은 상기 제2 도전 패턴과 동일한 패턴으로 형성되어 있으며 상기 제3 도전 패턴의 상부의 폭은 상기 제3 도전 패턴의 하부의 폭보다 넓게 형성되어 있는 반도체 장치용 반도체 장치용 금속 배선.
  2. 제1항에서, 상기 제3 금속 패턴을 이루는 도전 물질은 알루미늄 또는 알루미늄의 합금, 구리 또는 금인 반도체 장치용 금속 배선.
  3. 제1항에서, 상기 제1 금속 패턴을 이루는 도전 물질은 알루미늄 또는 알루미늄의 합금, 구리 또는 금인 반도체 장치용 금속 배선.
  4. 제1항에서, 상기 제2 도전 패턴을 이루는 장벽 금속은 티타늄, 텅스텐, 질화티타늄, 구리, 니켈, 크롬, 몰리브덴, 탄탈륨, 백금 또는 그 합금 중 어느 하나인 반도체 장치용 금속 배선.
  5. 제4항에서, 상기 제2 도전 패턴을 이루는 장벽 금속은 내열성 금속인 반도체 장치용 금속 배선.
  6. 제4항에서, 상기 제2 도전 패턴은 둘 이상의 층으로 형성되어 있는 반도체 장치용 금속 배선.
  7. 제1항에서, 상기 제2 도전 패턴의 두께는 100Å 이상인 반도체 장치용 금속 배선.
  8. 반도체 소자가 형성되어 있는 반도체 기판 위에 도전 물질을 적층하여 제1 도전층을 형성하는 공정, 상기 제1 도전층 위에 장벽 금속을 적층하여 제2 도전층을 형성하는 공정, 상기 제2 도전층 위에 도전 물질을 적층하여 제3 도전층을 형성하는 공정, 상기 제3 도전층 위에 감광 물질을 도포하고 일정 패턴으로 노광·현상하여 감광막을 형성하는 공정, 상기 감광막을 마스크로 하여 상기 제3 도전층을 습식 식각하는 공정, 상기 감광막을 마스크로 하여 상기 제2 도전층 및 제1 도전층을 이방성 건식 식각하는 공정, 상기 감광막을 제거하는 공정을 포함하는 반도체 장치용 금속 배선의 제조 방법.
  9. 제8항에서, 상기 제3 도전층을 이루는 도전 물질은 알루미늄 또는 알루미늄의 합금인 반도체 장치용 금속 배선의 제조 방법.
  10. 제9항에서, 상기 제1 도전층을 이루는 도전 물질은 알루미늄 또는 알루미늄의 합금인 반도체 장치용 금속 배선의 제조 방법.
  11. 제9항 또는 제10항에서, 상기 제2 도전층에 적층되는 장벽 금속은 티타늄, 텅스텐, 질화티타늄, 구리, 니켈, 크롬, 몰리브덴, 탄탈륨, 백금 또는 그 합금 중 어느 하나인 반도체 장치용 금속 배선의 제조 방법.
  12. 제11항에서, 상기 제2 도전층에 적층되는 장벽 금속은 내열성 금속인 반도체 장치용 금속 배선의 제조 방법.
  13. 제12항에서, 상기 제2 도전층에 적층되는 장벽 금속은 티타늄 또는 텅스텐 중 한나인 반도체 장치용 금속 배선의 제조 방법.
  14. 제8항에서, 상기 제2 도전층의 두께를 100Å 이상으로 하는 반도체 장치용 금속 배선의 제조 방법.
  15. 제8항에서, 상기 제2 도전층은 스퍼터링 또는 CAD법을 이용하여 적층하는 반도체 장치용 금속 배선의 제조 방법.
  16. 제8항에서, 상기 감광막을 제거하는 공정을 행한 후 절연 물질을 적층하여 보호막을 형성하는 공정을 더 포함하는 반도체 장치용 금속 배선의 제조 방법.
KR1019950007108A 1995-03-30 1995-03-30 반도체 장치용 금속 배선 및 그 제조방법 KR0146206B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950007108A KR0146206B1 (ko) 1995-03-30 1995-03-30 반도체 장치용 금속 배선 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950007108A KR0146206B1 (ko) 1995-03-30 1995-03-30 반도체 장치용 금속 배선 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR960035827A KR960035827A (ko) 1996-10-28
KR0146206B1 true KR0146206B1 (ko) 1998-11-02

Family

ID=19410958

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950007108A KR0146206B1 (ko) 1995-03-30 1995-03-30 반도체 장치용 금속 배선 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR0146206B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100681681B1 (ko) * 2005-10-28 2007-02-09 동부일렉트로닉스 주식회사 층간 절연막 형성 방법 및 이 방법으로 형성된 반도체 소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100681681B1 (ko) * 2005-10-28 2007-02-09 동부일렉트로닉스 주식회사 층간 절연막 형성 방법 및 이 방법으로 형성된 반도체 소자

Also Published As

Publication number Publication date
KR960035827A (ko) 1996-10-28

Similar Documents

Publication Publication Date Title
KR100245970B1 (ko) 반도체구조와 이를 제조하기위한 개선된방법
JPH0572099B2 (ko)
JPH0529476A (ja) 半導体装置の配線接続構造
US6051880A (en) Base layer structure covering a hole of decreasing diameter in an insulation layer in a semiconductor device
JPS63244858A (ja) 金属配線の形成方法
NL1006162C2 (nl) Werkwijze voor het vervaardigen van een geïntegreerde keten met geleiderstructuren.
KR0146206B1 (ko) 반도체 장치용 금속 배선 및 그 제조방법
JP2737979B2 (ja) 半導体装置
JPH1116914A (ja) 半導体装置用の相互接続方法及び構成体
KR100373708B1 (ko) 반도체 소자의 금속 배선층 형성 방법
KR100548548B1 (ko) 플러그 형성 후에 층간 절연막을 증착하는 다층 금속배선의 형성 방법
US6841471B2 (en) Fabrication method of semiconductor device
JPH08139190A (ja) 半導体装置の製造方法
KR100303796B1 (ko) 반도체장치의금속배선형성방법
JPH05251566A (ja) 多層配線構造
JP4967207B2 (ja) 半導体装置の製造方法
KR100194600B1 (ko) 다층 금속배선 제조방법
JPH08250495A (ja) 積層配線膜の形成方法
JP2998719B2 (ja) 半導体装置
KR950002953B1 (ko) 다층금속 배선구조를 이용한 반도체 장치의 제조방법
KR100407809B1 (ko) 반도체 소자의 제조 방법
JPH08274098A (ja) 半導体装置及び半導体装置の製造方法
KR100275127B1 (ko) 반도체 소자의 다층 금속 배선 평탄화방법
JPH04348054A (ja) 半導体装置の製造方法
JP2010087202A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100429

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee