JPS6042820A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6042820A JPS6042820A JP14955583A JP14955583A JPS6042820A JP S6042820 A JPS6042820 A JP S6042820A JP 14955583 A JP14955583 A JP 14955583A JP 14955583 A JP14955583 A JP 14955583A JP S6042820 A JPS6042820 A JP S6042820A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- alloy
- film
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 230000008018 melting Effects 0.000 claims abstract description 11
- 238000002844 melting Methods 0.000 claims abstract description 11
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 7
- 239000000956 alloy Substances 0.000 claims abstract description 7
- 238000010438 heat treatment Methods 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 239000002184 metal Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 5
- 238000009792 diffusion process Methods 0.000 abstract description 6
- 229910018140 Al-Sn Inorganic materials 0.000 abstract description 2
- 229910018564 Al—Sn Inorganic materials 0.000 abstract description 2
- 229910018725 Sn—Al Inorganic materials 0.000 abstract 1
- 238000001020 plasma etching Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 18
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910001128 Sn alloy Inorganic materials 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の端する技術分野〕
この発明は、半導体装置の製造方法、特にその電極形成
方法に関する。
方法に関する。
半導体装置の高集積化１．高速動作化の目的は、半導体
素子寸法の微細化によって達成され□つつある。半導体
素子寸法の微細化により、半導体装置の製造プロセスも
従来とけ異なった方法・技術を開発する必要が生じて★
でいる。
素子寸法の微細化によって達成され□つつある。半導体
素子寸法の微細化により、半導体装置の製造プロセスも
従来とけ異なった方法・技術を開発する必要が生じて★
でいる。
材料の微細加工方法として、従来の溶液による食、側方
法はマスク寸法通りの加工が出来ない欠点があったが、
それに代ってガスを用いた乾式の食刻方法が開発された
。乾式の食刻方法の特徴は、マスク寸法通りの加工が出
来ることである。従って、乾式加工後の被加工物の断面
形状は垂直な壁面を形成する。第１図は、コンタクトホ
ールの加工にＩ’ＬＩＥ法（Ｒｅａｃｔｉｖｅ Ｉｏｎ
Ｅｒｃｈｉｎｇ）を用いた素子断面図を示したもので
ある。以下に工程順に騎明をする。半導体基板１１中に
、拡散領域１２ヲ形成後、絶縁膜１３を被覆する。しか
る後に、拡散領域１２上の給線ｌｌｌ！１３に電極との
接続孔としてコンタクトポール１４をＲＩＥ法にて加工
形成する。゛次いでＡｔ電極１５を被覆して素子間の接
続を完成させるー。この際Ｍｔ極は通常、蒸着法、又は
スパッタリング法によって形成されるのが一般である。
法はマスク寸法通りの加工が出来ない欠点があったが、
それに代ってガスを用いた乾式の食刻方法が開発された
。乾式の食刻方法の特徴は、マスク寸法通りの加工が出
来ることである。従って、乾式加工後の被加工物の断面
形状は垂直な壁面を形成する。第１図は、コンタクトホ
ールの加工にＩ’ＬＩＥ法（Ｒｅａｃｔｉｖｅ Ｉｏｎ
Ｅｒｃｈｉｎｇ）を用いた素子断面図を示したもので
ある。以下に工程順に騎明をする。半導体基板１１中に
、拡散領域１２ヲ形成後、絶縁膜１３を被覆する。しか
る後に、拡散領域１２上の給線ｌｌｌ！１３に電極との
接続孔としてコンタクトポール１４をＲＩＥ法にて加工
形成する。゛次いでＡｔ電極１５を被覆して素子間の接
続を完成させるー。この際Ｍｔ極は通常、蒸着法、又は
スパッタリング法によって形成されるのが一般である。
ＲＩＥ法によって加工したコンタクトホールの断面形状
は第１図に示すように垂直に切り立った側壁を持ってい
る為に、蒸着法、スパッタ法で形１＋Ｆしたａｚｔｌ極
のコンタクト部における被覆状態は、コンタクト部側壁
面において極端に薄く（平坦部膜厚の２０〜３ｏチ厚）
なっている。この嗜な状態で素子を動作させた鳩舎、素
子の＃細化によって、コンタクト部およびＡｌｌ！線部
を流れる電流密度が実質的に増大している為に、又、コ
ンタクト側面部のＭ配線膜厚が薄い為、更に、この部分
での’ＦＲｆ＆密度が大きくなって、エレクトロマイグ
レーションＡｔＷｒ線不良が発生し易くなる。この不良
は特に素子の微細化が進ｔｒ Ｉｉ”＆と顕著になる為
に、汗んらかの方法モコンタクト部のＡｔ電極配線の被
覆状絆を改善する必要がある。
は第１図に示すように垂直に切り立った側壁を持ってい
る為に、蒸着法、スパッタ法で形１＋Ｆしたａｚｔｌ極
のコンタクト部における被覆状態は、コンタクト部側壁
面において極端に薄く（平坦部膜厚の２０〜３ｏチ厚）
なっている。この嗜な状態で素子を動作させた鳩舎、素
子の＃細化によって、コンタクト部およびＡｌｌ！線部
を流れる電流密度が実質的に増大している為に、又、コ
ンタクト側面部のＭ配線膜厚が薄い為、更に、この部分
での’ＦＲｆ＆密度が大きくなって、エレクトロマイグ
レーションＡｔＷｒ線不良が発生し易くなる。この不良
は特に素子の微細化が進ｔｒ Ｉｉ”＆と顕著になる為
に、汗んらかの方法モコンタクト部のＡｔ電極配線の被
覆状絆を改善する必要がある。
この発明け、上述した従来技術の欠魚を改良したもので
、コンタクト部におけるＡｔ電極配線の被橿状態を改善
して、エレクトロマイグレーションによる不良の発生し
にくい、高信頼性Ａｔ配線を有すゐ半導体装置の製造方
法を提供することを目的とする、 〔発明の概要〕 この発明は、急峻々段差を有するコンタクト、トに、通
常のスパッタ法等でＡｔ層を形成後、連続してＡｔより
も低融点を有する金属層を形成１−て釉層膜としｆｃ後
、コンタクト部にのみ積層構造を残すように加工後、該
低融点金属色Ｍとの合金が形成できる温度で熱処理をし
てコンタクト部の配線層表面形状を緩らかにする方法に
ある。
、コンタクト部におけるＡｔ電極配線の被橿状態を改善
して、エレクトロマイグレーションによる不良の発生し
にくい、高信頼性Ａｔ配線を有すゐ半導体装置の製造方
法を提供することを目的とする、 〔発明の概要〕 この発明は、急峻々段差を有するコンタクト、トに、通
常のスパッタ法等でＡｔ層を形成後、連続してＡｔより
も低融点を有する金属層を形成１−て釉層膜としｆｃ後
、コンタクト部にのみ積層構造を残すように加工後、該
低融点金属色Ｍとの合金が形成できる温度で熱処理をし
てコンタクト部の配線層表面形状を緩らかにする方法に
ある。
本発明によれば、コンタクト部での急峻な段差によるｎ
配線の薄膜化が解消できることがら、エレクトロマイグ
レーション特性が改善されテ、微細な素子におけるＡｔ
配線の信頼性が大巾に向上し、もって信頼性の高い半導
体装置を提供することができる。
配線の薄膜化が解消できることがら、エレクトロマイグ
レーション特性が改善されテ、微細な素子におけるＡｔ
配線の信頼性が大巾に向上し、もって信頼性の高い半導
体装置を提供することができる。
第２図（ａ）〜（Ｃ）に本発明の一実施例を工程順に説
明する。亀２図（ａｌに示すごとく、半導体基板２１中
に拡散領域２２を設けた後、絶縁膜２３を形成する。
明する。亀２図（ａｌに示すごとく、半導体基板２１中
に拡散領域２２を設けた後、絶縁膜２３を形成する。
次いで拡散領ｂ々２２上の絶縁膜２３にコンタクトホー
ル２４を形成する５更に、ｋｔ膜２５を蒸着・スパッタ
法で形成後、連綺して８ｎ（スズ）などＱＡＬよりも低
融薇を有する金媚層２６ｔ−形成する。この後、 ８ｎ
（双）ｊ−２６をコンタクト上のＡｔ膜の凹部にのみ残
るように、エツチング１１１１工する（第２図（ｂ）
）５コンタクト上のＳｎ＠２７のみ残す方法としては、
Ｓｎ層を厚く形成しておい−ｒ後、 ＲＩＥ法によって
全面をエンチングして最後にコンタクト上部のみを残す
方法、もしく６す、Ｓｎｌ＃２６上にその表面が平坦に
なる腓を形成後ｉ 該１１’ＪとＳｎ層を同時にエツチ
ングして、コンタクト上部にのみＳｎ Ｉｍを残す方法
などがある。上述した様にコンタクト部にのみＡｌ喚お
よびＳｎ膜の積層帷金形成した所ｓ Ｓｎの融点〜２３
２’Ｃ以上もしくは、５００℃以下の温度範囲で熱処理
を施こす。この熱処理ｔでよってＳｎが融解してコンタ
クト部にはＳｎとＡｔの合金２８が形成される。その結
果、コンタクト上の配線は第２図（Ｃ）に示すごとく、
急峻な段差が解消されて、緩らかな表面形状となる。
ル２４を形成する５更に、ｋｔ膜２５を蒸着・スパッタ
法で形成後、連綺して８ｎ（スズ）などＱＡＬよりも低
融薇を有する金媚層２６ｔ−形成する。この後、 ８ｎ
（双）ｊ−２６をコンタクト上のＡｔ膜の凹部にのみ残
るように、エツチング１１１１工する（第２図（ｂ）
）５コンタクト上のＳｎ＠２７のみ残す方法としては、
Ｓｎ層を厚く形成しておい−ｒ後、 ＲＩＥ法によって
全面をエンチングして最後にコンタクト上部のみを残す
方法、もしく６す、Ｓｎｌ＃２６上にその表面が平坦に
なる腓を形成後ｉ 該１１’ＪとＳｎ層を同時にエツチ
ングして、コンタクト上部にのみＳｎ Ｉｍを残す方法
などがある。上述した様にコンタクト部にのみＡｌ喚お
よびＳｎ膜の積層帷金形成した所ｓ Ｓｎの融点〜２３
２’Ｃ以上もしくは、５００℃以下の温度範囲で熱処理
を施こす。この熱処理ｔでよってＳｎが融解してコンタ
クト部にはＳｎとＡｔの合金２８が形成される。その結
果、コンタクト上の配線は第２図（Ｃ）に示すごとく、
急峻な段差が解消されて、緩らかな表面形状となる。
又、この発明によれば、Ａｔ−Ｓｎ合金はコンタクト部
にのみ形成されているので、仙の配線部分は通常のＡｔ
配線のままでちり、配線抵抗の増大の心配がない。コン
タクト部のＡｌ−Ｓｎ合金層の抵抗増分は、微細である
為にほとんど無視できる程度である。
にのみ形成されているので、仙の配線部分は通常のＡｔ
配線のままでちり、配線抵抗の増大の心配がない。コン
タクト部のＡｌ−Ｓｎ合金層の抵抗増分は、微細である
為にほとんど無視できる程度である。
上述［７たごとぐ１本発明によりコンタクト部の急峻な
段差によるＡｔ配線の薄膜化が解消される結果、コンタ
クト部でのエレクトロマイグレーションによるＡｔ断線
不良が無くなり、非常に信頼性の高い半導体装置が害現
できるようになる。
段差によるＡｔ配線の薄膜化が解消される結果、コンタ
クト部でのエレクトロマイグレーションによるＡｔ断線
不良が無くなり、非常に信頼性の高い半導体装置が害現
できるようになる。
本実施例としてＳｎ層挙げたが、その他、低融点金鋼と
して、Ｐｂ、Ｚｎ、などを使用しても同様の効果が得ら
れることはいうまでもない、
して、Ｐｂ、Ｚｎ、などを使用しても同様の効果が得ら
れることはいうまでもない、
第１図は、従来例を示すための素子断面図、第２図（ａ
）〜（Ｃ）は、本発明の一実施例を示す米子の工種断面
図である。 ２１・・半導体基板、２２ 拡散、領域、２３・パ絶縁
物ハ、シバ ２４ コンタクト部分、２５− Ａｔ配線
１＃！Ｉ。 ２６ 低融点金１％ ＩＮ 、２７ ・コンタクト凹部
に残したＳｎ層、２８−Ａ４−Ｓｎ合金層。 （７３］ ７’） 弁理士 側近 憲佑（ほか１名）第
１図 Ｉム 第 ２１！Ｉ Ｌ″３
）〜（Ｃ）は、本発明の一実施例を示す米子の工種断面
図である。 ２１・・半導体基板、２２ 拡散、領域、２３・パ絶縁
物ハ、シバ ２４ コンタクト部分、２５− Ａｔ配線
１＃！Ｉ。 ２６ 低融点金１％ ＩＮ 、２７ ・コンタクト凹部
に残したＳｎ層、２８−Ａ４−Ｓｎ合金層。 （７３］ ７’） 弁理士 側近 憲佑（ほか１名）第
１図 Ｉム 第 ２１！Ｉ Ｌ″３
Claims (1)
- 【特許請求の範囲】 素子の形成された半導体基板上に絶縁膜を形成する工程
と、前記絶縁膜の所望の領域に配線用の接続孔を形成す
る工程と、前記接続孔にアルミニウム層 に連続して融点がアルミニウムよりも低い金属層を形成
する工程と、前記接続孔上にのみアルミニウム層とアル
ミニウムよりも低融点の前記金属層−との積層膜を残す
ように加工する工程と、しかる後に熱処理を施こすこと
によって前記接続孔にアルミニウムと前記低融点金属層
との合金を形成する工程とを具備した半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14955583A JPS6042820A (ja) | 1983-08-18 | 1983-08-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14955583A JPS6042820A (ja) | 1983-08-18 | 1983-08-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6042820A true JPS6042820A (ja) | 1985-03-07 |
Family
ID=15477722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14955583A Pending JPS6042820A (ja) | 1983-08-18 | 1983-08-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6042820A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02216822A (ja) * | 1988-07-12 | 1990-08-29 | Philips Gloeilampenfab:Nv | 半導体集積回路装置の製造方法 |
-
1983
- 1983-08-18 JP JP14955583A patent/JPS6042820A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02216822A (ja) * | 1988-07-12 | 1990-08-29 | Philips Gloeilampenfab:Nv | 半導体集積回路装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4937652A (en) | Semiconductor device and method of manufacturing the same | |
| US5492235A (en) | Process for single mask C4 solder bump fabrication | |
| JPS59154040A (ja) | 半導体装置の製造方法 | |
| JPH04229618A (ja) | 集積回路デバイスの接点及びその形成方法 | |
| JPS6042820A (ja) | 半導体装置の製造方法 | |
| JPH038337A (ja) | 半導体装置の製造方法 | |
| JP2850380B2 (ja) | 半導体装置の製造方法 | |
| JPS6037742A (ja) | 半導体装置の製造方法 | |
| JPS61141157A (ja) | 半導体素子の製造方法 | |
| JPS61102755A (ja) | 半導体装置の製造方法 | |
| JP2614237B2 (ja) | 半導体装置の製造方法 | |
| JPS5910227A (ja) | 半導体装置の製造方法 | |
| JPH01200651A (ja) | 半導体装置の製造方法 | |
| JPH04348548A (ja) | 半導体装置及びその製造方法 | |
| JPS6136949A (ja) | 多層配線方法 | |
| JPS59189687A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS6297348A (ja) | 半導体装置の製造方法 | |
| JPS6146051A (ja) | 配線方法 | |
| JPS5815253A (ja) | 半導体装置の電極製造方法 | |
| JPS6050334B2 (ja) | 半導体装置 | |
| JPH027543A (ja) | 接続電極形成方法 | |
| JPH033382B2 (ja) | ||
| JPS63164211A (ja) | 半導体装置の製造方法 | |
| JPS58124247A (ja) | 半導体装置の製造方法 | |
| JPH0645453A (ja) | 半導体装置の製造方法 |