JP2614237B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2614237B2
JP2614237B2 JP62190465A JP19046587A JP2614237B2 JP 2614237 B2 JP2614237 B2 JP 2614237B2 JP 62190465 A JP62190465 A JP 62190465A JP 19046587 A JP19046587 A JP 19046587A JP 2614237 B2 JP2614237 B2 JP 2614237B2
Authority
JP
Japan
Prior art keywords
layer
conductive layer
semiconductor device
opening
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62190465A
Other languages
English (en)
Other versions
JPS6436054A (en
Inventor
裕 奥秋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP62190465A priority Critical patent/JP2614237B2/ja
Publication of JPS6436054A publication Critical patent/JPS6436054A/ja
Application granted granted Critical
Publication of JP2614237B2 publication Critical patent/JP2614237B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、突起電極を有する半導体装置の電極腐食
防止の処理を施した半導体装置の製造方法に関する。
(従来の技術) 第5図(a),第5図(b)は特開昭60−150652号公
報に記載された従来の半導体装置の製造方法の説明断面
工程図であり、第5図(a)は突起電極が形成された状
態を示す。この第5図(a)において、10はSiなどの半
導体基板、20は半導体基板10上にSiO2などで形成された
絶縁層、30は絶縁層20上に蒸着などにより形成された配
線層である。
40は配線層30および配線層30で覆われていない絶縁層
20上に形成されたPSG絶縁層であって、配線層30上に開
孔部を有する。
50はこれらの最上面全面に蒸着などにより形成された
突起電極形成用の導電層であって、開孔部を介して配線
層30に接続されている。
60は導電層50上に形成されたTi中間金属層、70はTi中
間金属層60上に形成されたPt中間金属層、80はPt中間金
属層70上に形成されたAu突起電極である。
導電層50は突起電極80を電気メッキにより形成すると
きの電流経路として使用するもので、蒸着層を厚く形成
しやすく電気電導度のよいAlが通常使用される。
突起電極80は耐食性、外部電極との接着性にすぐれた
Auは通常使用される。また、中間金属層にTi−Pt層が使
用されるのはAlの導電層50とAuの突起電極80との接着性
をよくするためである。
第5図(b)は突起電極80を有する半導体装置の最終
形状を示す断面図である。第5図(a)の工程まで終了
した後、中間金属層60または70以外の導電層50、すなわ
ち導電層50の露出部分をこの中間金属層60または70をマ
スクとして強酸によりエッチングして取り除き、突起電
極80を有する半導体装置を得る。
このようにして形成された半導体装置は次のような構
成上の欠点を有する。すなわち、第5図(b)に示すよ
うな周辺部が取り去られたAlの導電層51は周辺部が露出
しており、外部雰囲気にさらされるため、酸素や塩素な
どにより腐食されやすい。
特に、高湿度にさらされると、イオン化傾向の異なる
Ti層60と多層になっているので、よりイオン化しやすい
Alの導電層51は一層腐食されやすくなる。
この腐食が矢印の方向に進んでいくと、突起電極80と
配線層30とは接触面積が小さくなるので、接着強度が小
さくなる。さらに、腐食が進み、配線層30にまで達する
と、断線事故が発生し、信頼性に大きな影響を及ぼす。
このような欠点があるにもかかわらず、導電層50に前
述のような電気メッキの導電路として好適なAlが使用さ
れることと、突起電極80が突出していて、この上にPSG
などの保護膜が形成しにくいために、腐食を有効に防止
することはできなかった。
(発明が解決しようとする問題点) このような上記構成の半導体装置では、Alの配線層お
よび導電層の外部露出部が酸素や塩素イオンなどにより
腐食されやすい。特に高湿度にさらされると、イオン化
傾向の異なるTi中間層と多層になっているので、よりイ
オン化しやすいAl導電送は一層腐食されやすいという問
題点があった。
この発明は、前記従来技術がもっている問題点のう
ち、Alの配線層および導電層の外部露出部が腐食されや
すいという点について解決した半導体装置の製造方法を
提供するものである。
(問題点を解決するための手段) この発明は絶縁層の開孔部上に形成され、前記開孔部
を介して下層の配線層に接続された導電層と、該導電層
上に中間金属層を介して形成された突起電極を備えた半
導体装置の製造方法において、前記突起電極の周辺部の
前記導電層上に前記突起電極と同種金属のメッキを施す
工程と、加熱処理により前記メッキを前記導電層に拡散
させて合金層を形成する工程とを設けたものである。
(作 用) この発明によれば、メッキ部形成後加熱することによ
り、メッキ部が導電層中に拡散されて導電層と合金化さ
れ、突起電極の周辺に合金層が形成され、この合金層に
より突起電極の下部の導電層が外部からの酸素や塩素イ
オンによる腐食作用を抑制するようにし作用し、したが
って、前記問題点を除去できる。
(実施例) 以下、この発明の半導体装置の製造方法について図面
に基づき説明する。第1図ないし第4図はその製造方法
を説明するための断面工程図であり、この第1図ないし
第4図において、第5図(a),第5図(b)で示した
従来例と同一部分には同一符号を付してその説明を割愛
し、第5図(a),第5図(b)とは異なる部分を主体
に述べる。
この第1図ないし第4図と第5図(a),第5図
(b)と対比すれば明らかなように、符号10〜80で示す
部分は第5図(a),第5図(b)と同様であり、以下
に述べる部分が第5図(a),第5図(b)とは異な
り、この発明の特徴をなす部分である。
まず、第1図に示すように、導電層50上に突起電極80
を形成するレジスト層100の開孔部の周辺に開孔部Aを
設け、突起電極80と同一金属(この実施例ではAu)がメ
ッキされるようにする。
この突起電極80を形成するために導電層50をメッキ電
流の経路として使用されるのは、上記従来例と同様であ
るが、この場合、下層の配線層30の上の絶縁層40に形成
した開孔部は広いので、陰極電流が流れ易いが、第1図
のレジスト層100の開孔部Aには電流が流れにくいの
で、その開孔部Aでのメッキの成長は比較的遅く、突起
電極80ほどのメッキの成長はしないが、わずかにメッキ
が施される。
次に、第2図に示すように、レジスト層100を除去す
ると、開孔部Aに形成された突起状のAuのメッキA1が露
出される。その後、約200℃〜300℃の温度で数時間加熱
処理を行うことにより、第3図(a),第3図(b)
(第3図(a)のAuのメッキ拡散層の部分の拡大図)に
示すように、メッキA1が導電層50に拡散され、拡散層B
を形成する。
これにより、突起電極80の下部の導電層50によるAlの
導電層300の外部の導電層50となるAlの導電層200とを前
記拡散領域で分離して外部のAlの導電層200をその後エ
ッチングによって除去すると、第4図のようになる。
この第4図は前記エッチングによって、外部のAlの導
電層200を除去した後の概略図である。この第4図のC
は突起電極80の周辺に形成されたAl導電層51の端部に形
成されたAu−Al合金層である。この合金層Cが形成され
ているので、従来のように外部からの腐食に対してAl導
電層51の耐食性が向上する。
(発明の効果) 以上詳細に説明したようにこの発明によれば、絶縁層
上に形成された導電層において突起電極の周辺にこの突
起電極と同種金属のメッキを施した後、加熱処理して導
電層と合金化させ、この導電層を所定個所以外をエッチ
ングで除去するようにしたので、導電層の外部端部には
導電層と突起電極と同種の金属とによる合金層が存在す
るから、その突起電極の下部の導電層が酸素や塩素イオ
ンなどにより腐食されることがなくなり、信頼性が大幅
に向上する。加えて大幅な工程の変更の必要がなく製造
できる。
【図面の簡単な説明】
第1図ないし第4図はこの発明の半導体装置の製造方法
を説明するための断面工程図、第5図(a),第5図
(b)はそれぞれ従来の半導体装置の製造方法を説明す
るための断面工程図である。 10……半導体基板、20,40……絶縁層、30……配線層、5
0……導電層、51……Al導電層、60……Ti中間金属層、7
0……Pt中間金属層、80……突起電極、A……開孔部、A
1……Auのメッキ、B……拡散層、C……Al導電層。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】絶縁層の開孔部上に形成され、前記開孔部
    を介して下層の配線層に接続された導電層と、該導電層
    上に中間金属層を介して形成された突起電極を備えた半
    導体装置の製造方法において、 前記突起電極の周辺部の前記導電層上に前記突起電極と
    同種金属のメッキを施す工程と、 加熱処理により前記メッキを前記導電層に拡散させて合
    金層を形成する工程とを有することを特徴とする半導体
    装置の製造方法。
JP62190465A 1987-07-31 1987-07-31 半導体装置の製造方法 Expired - Lifetime JP2614237B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62190465A JP2614237B2 (ja) 1987-07-31 1987-07-31 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62190465A JP2614237B2 (ja) 1987-07-31 1987-07-31 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6436054A JPS6436054A (en) 1989-02-07
JP2614237B2 true JP2614237B2 (ja) 1997-05-28

Family

ID=16258568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62190465A Expired - Lifetime JP2614237B2 (ja) 1987-07-31 1987-07-31 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2614237B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6356941A (ja) * 1986-08-28 1988-03-11 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JPS6436054A (en) 1989-02-07

Similar Documents

Publication Publication Date Title
WO1997022989A1 (en) Process for single mask c4 solder bump fabrication
JPH1032208A (ja) 半導体装置の製造方法
JP2614237B2 (ja) 半導体装置の製造方法
JPH02253628A (ja) 半導体装置の製造方法
JP3111466B2 (ja) メッキ配線層を備えた半導体装置の製造方法
JPS63122248A (ja) 半導体装置の製造方法
JPH0697663B2 (ja) 半導体素子の製造方法
JPH04217323A (ja) 半導体装置用バンプ電極の製造方法
JPS60103668A (ja) 半導体装置
JPS6050334B2 (ja) 半導体装置
JP2998454B2 (ja) 半導体装置の製造方法
JPH03190240A (ja) 半導体装置の製造方法
JPH02198141A (ja) 半導体装置のバンプ電極の製造方法
JPH07130790A (ja) 半導体装置の電極構造
JPS60150652A (ja) 半導体装置及びその製造方法
JPS62281356A (ja) 半導体装置の製造方法
JPS58116750A (ja) 半導体装置の製造方法
JPS60182771A (ja) 半導体装置
JPS61141157A (ja) 半導体素子の製造方法
JPS6059741B2 (ja) 半導体装置の製造方法
JPS61154125A (ja) 半導体装置の製造方法
JPS61296738A (ja) 半導体装置の製造方法
JPS5915179B2 (ja) 半導体装置の製造方法
JPS63289845A (ja) 半導体装置の製造方法
JPS5915181B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080227

Year of fee payment: 11