JPS5915181B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5915181B2 JPS5915181B2 JP51072370A JP7237076A JPS5915181B2 JP S5915181 B2 JPS5915181 B2 JP S5915181B2 JP 51072370 A JP51072370 A JP 51072370A JP 7237076 A JP7237076 A JP 7237076A JP S5915181 B2 JPS5915181 B2 JP S5915181B2
- Authority
- JP
- Japan
- Prior art keywords
- photosensitive resin
- film
- resin pattern
- electrode
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明は金属バンプを有する半導体装置のより有効的製
造方法に関するものであつて、金属層の一部をメッキ用
電極として活用すると共に、残さ１０れた金属層をマス
クとして利用し不要の金属膜を除去せんとするもので、
実用的価値大なる製造方法を提供せんとするものである
。
造方法に関するものであつて、金属層の一部をメッキ用
電極として活用すると共に、残さ１０れた金属層をマス
クとして利用し不要の金属膜を除去せんとするもので、
実用的価値大なる製造方法を提供せんとするものである
。
従来、回路素子が形成された半導体基板上に金属バンプ
を形成するための方法として、第１図の１５如くの製造
方法が提案されている。
を形成するための方法として、第１図の１５如くの製造
方法が提案されている。
すなわち、シリコン等の半導体基板１上に形成されたＳ
ｉＯ２等の第１の絶縁層２に電極形成用のアルミニウム
膜を電子ビーム、抵抗加熱等の手段で５０００〜１００
００Λ被着せしめ、電極部分３を残し他を■０ 除去せ
しめ、しかる後ＣＶＤ法で形成されたＳｉＯ２（以下Ｃ
Ｖ０Ｓｉ０２と略記する）膜４を５０００〜１００００
Λ被着し、前記電極部分３の一部を残し、他を除去する
。これを第１図ａに示す。次、・で複数層からなる金属
膜５を蒸着法によりフ５ 全面に形成するが、前記金属
膜５はＣｒ−Ｃｕ、Ｎｉ一Ｃｕ、Ｃｒ−Ｎｉ−Ｃｕもし
くは、Ｃｒ−Ｃｕ−Ａｕ、Ｎｉ−Ｃｕ−Ａｌ、ＣｒＮｉ
−Ｃｕ等の複数層であつて、同一の蒸着時に真空を止め
る事な〈順次に蒸着するものである。Ｃｒ又はＮｉはア
ルミニウムの電極部分９０３もしくはＣＶＤＳｉＯ２膜
４との密着力を高めるための膜であり、Ｏ又はＣｕ−Ａ
ｕはメッキ処理による・・ンプの形成を容易ならしめる
ための膜であつて、Ｃｒ、Ｎｉのそれぞれの厚さぱ約１
０００Λ、０は１０００〜５０００Λの膜厚である。ゞ
５ 又、Ｃｒ、ＮｉのかわにＴｉ膜を用いる事もある第
１図ｂｏ更に前記金属膜５上にメッキマスク用の感光住
樹脂６を前記電極部近傍に設け開孔部７を形成する第１
図ＣＯしかるのち、前記金属膜５を一方の共通電極とし
て、ん又はＣｕ，半田等を電着せしめ、金属バンプ８を
形成する第１図ｄ、前記金属バンプを通常５〜２０μｍ
の高さに形成し、感光性樹脂層６および金属膜５の不要
部分をエツチング除去し、第１図ｅの構造を得るもので
あつた。
ｉＯ２等の第１の絶縁層２に電極形成用のアルミニウム
膜を電子ビーム、抵抗加熱等の手段で５０００〜１００
００Λ被着せしめ、電極部分３を残し他を■０ 除去せ
しめ、しかる後ＣＶＤ法で形成されたＳｉＯ２（以下Ｃ
Ｖ０Ｓｉ０２と略記する）膜４を５０００〜１００００
Λ被着し、前記電極部分３の一部を残し、他を除去する
。これを第１図ａに示す。次、・で複数層からなる金属
膜５を蒸着法によりフ５ 全面に形成するが、前記金属
膜５はＣｒ−Ｃｕ、Ｎｉ一Ｃｕ、Ｃｒ−Ｎｉ−Ｃｕもし
くは、Ｃｒ−Ｃｕ−Ａｕ、Ｎｉ−Ｃｕ−Ａｌ、ＣｒＮｉ
−Ｃｕ等の複数層であつて、同一の蒸着時に真空を止め
る事な〈順次に蒸着するものである。Ｃｒ又はＮｉはア
ルミニウムの電極部分９０３もしくはＣＶＤＳｉＯ２膜
４との密着力を高めるための膜であり、Ｏ又はＣｕ−Ａ
ｕはメッキ処理による・・ンプの形成を容易ならしめる
ための膜であつて、Ｃｒ、Ｎｉのそれぞれの厚さぱ約１
０００Λ、０は１０００〜５０００Λの膜厚である。ゞ
５ 又、Ｃｒ、ＮｉのかわにＴｉ膜を用いる事もある第
１図ｂｏ更に前記金属膜５上にメッキマスク用の感光住
樹脂６を前記電極部近傍に設け開孔部７を形成する第１
図ＣＯしかるのち、前記金属膜５を一方の共通電極とし
て、ん又はＣｕ，半田等を電着せしめ、金属バンプ８を
形成する第１図ｄ、前記金属バンプを通常５〜２０μｍ
の高さに形成し、感光性樹脂層６および金属膜５の不要
部分をエツチング除去し、第１図ｅの構造を得るもので
あつた。
この様な従来の製造方法においては、金属バンプ８の形
成後に複数層の金属膜５を除去するために、金属膜の除
去液、例えばＣｒであればフエリシアン化カリウムとカ
セイソーダの混合液、Ｏ】であれば塩化第二鉄、Ｎｉで
あれば王水等の強アルカリ、強酸を用いねばならない、
このために、金属バンブ８もエツチングされ所望の高さ
を消失してしまつた低あるいは、長時間のエツチングに
より第１図Ｅｆ）Ａ部にエツチング液が浸透してしまい
、金属バンプ８の接触面積を減少せしめ、付着強度を低
下し、更には、アルミニウム電極３をも腐蝕し、電気的
不良を発生するものであつた。
成後に複数層の金属膜５を除去するために、金属膜の除
去液、例えばＣｒであればフエリシアン化カリウムとカ
セイソーダの混合液、Ｏ】であれば塩化第二鉄、Ｎｉで
あれば王水等の強アルカリ、強酸を用いねばならない、
このために、金属バンブ８もエツチングされ所望の高さ
を消失してしまつた低あるいは、長時間のエツチングに
より第１図Ｅｆ）Ａ部にエツチング液が浸透してしまい
、金属バンプ８の接触面積を減少せしめ、付着強度を低
下し、更には、アルミニウム電極３をも腐蝕し、電気的
不良を発生するものであつた。
本発明は上記の従来の欠点に鑑みてなされたものであり
、本発明の構成例を劾バンプを例に第２図で説明する。
半導体基板１１上に形成された回路素子（図示していな
い）の保護膜１２上に抵抗加熱法もしくは電子ビーム法
によりアルミニウム膜が全面に蒸着され、前記回路素子
間を接続し、かつ外部電極取出しとしてパツド１３が光
蝕刻法に形成され、更に前記アルミニウム膜によるパタ
ーンを保護するためのＣＶＤＳｉＯ２膜１４が被着され
、更に前記パツド１３の所望の位置に窓１５が開けられ
る第２図ＡＯ次いで抵抗加熱法もしくはスパツタ一、電
子ビーム蒸着等の手段により金属膜１６を形成する。
、本発明の構成例を劾バンプを例に第２図で説明する。
半導体基板１１上に形成された回路素子（図示していな
い）の保護膜１２上に抵抗加熱法もしくは電子ビーム法
によりアルミニウム膜が全面に蒸着され、前記回路素子
間を接続し、かつ外部電極取出しとしてパツド１３が光
蝕刻法に形成され、更に前記アルミニウム膜によるパタ
ーンを保護するためのＣＶＤＳｉＯ２膜１４が被着され
、更に前記パツド１３の所望の位置に窓１５が開けられ
る第２図ＡＯ次いで抵抗加熱法もしくはスパツタ一、電
子ビーム蒸着等の手段により金属膜１６を形成する。
金属膜１６は本構成例の如くんバンプを形成する・易合
にはＣｒ−αの２重構造が望ましい。０−０】の蒸着は
真空を止める事なく、同一の真空容器内！（訃いて順次
ｒζ実施されるものである。
にはＣｒ−αの２重構造が望ましい。０−０】の蒸着は
真空を止める事なく、同一の真空容器内！（訃いて順次
ｒζ実施されるものである。
ボート状ヒーター、あるいはルツボ状コイルヒーターに
クローム塊を設置し、例えば４×１０′６Ｔ０ｒｒの真
空中に｝いて最初約５Ｘ／抄の蒸着速度で膜を形成、次
いで１０〜１００式／秒の蒸着速度で、最終的に約１０
００λの膜を形成し、終れば、すぐにαの蒸着を連続し
て１０〜１００λ／秒の蒸着速度でＣｒ膜上に１０００
〜４０００λの膜を形成するものである。前記０の蒸着
に卦いて蒸着速度を２段に設けたのはパツド部１３、Ｃ
ＶＤＳｉＯ２膜１４とＣｒとの付着強度を増入せしめる
目的であつて、蒸着速度が遅い程強固な膜を形成できる
ものである。更にＣｒ．ｌ５ｃｕを同時真空容器内１１
（て蒸着するのはＣｒの酸化を防止し、Ａｕバンプ形成
後の接触不良を防止せんとするものである。したがつて
金属膜１６はＣｒ膜１６′とＣｕ膜１６１とから構成さ
れる第２図Ｂ。
クローム塊を設置し、例えば４×１０′６Ｔ０ｒｒの真
空中に｝いて最初約５Ｘ／抄の蒸着速度で膜を形成、次
いで１０〜１００式／秒の蒸着速度で、最終的に約１０
００λの膜を形成し、終れば、すぐにαの蒸着を連続し
て１０〜１００λ／秒の蒸着速度でＣｒ膜上に１０００
〜４０００λの膜を形成するものである。前記０の蒸着
に卦いて蒸着速度を２段に設けたのはパツド部１３、Ｃ
ＶＤＳｉＯ２膜１４とＣｒとの付着強度を増入せしめる
目的であつて、蒸着速度が遅い程強固な膜を形成できる
ものである。更にＣｒ．ｌ５ｃｕを同時真空容器内１１
（て蒸着するのはＣｒの酸化を防止し、Ａｕバンプ形成
後の接触不良を防止せんとするものである。したがつて
金属膜１６はＣｒ膜１６′とＣｕ膜１６１とから構成さ
れる第２図Ｂ。
前記金属膜１６上に第１の感光性樹脂膜を塗布し、窓１
５士のＣＶＤＳｉＯ２の窓よジも大き目に第１の感光性
樹脂パターン１７を残存せしめる。
５士のＣＶＤＳｉＯ２の窓よジも大き目に第１の感光性
樹脂パターン１７を残存せしめる。
しかるのちＣｕの腐蝕液、例えば塩化第二鉄の稀釈液に
浸せば、前記第１の感光性樹脂パターン１７によつて覆
われなかつた、Ｃｕ膜の露出した部分は除去され第２図
ｃの構造を得る。すなわち第１の感光性樹脂パターン１
７以外の部分はＣｒ膜１６′が露出される事になる。次
いで第１の感光性樹脂パターン１７を除去し、第２の感
光性樹脂を塗布し、前記バンド部近傍のみを除去した第
２の感光性樹脂パターン１８を形成する。前記第２の感
光性樹脂パターン１８は前記第１の感光性樹脂パターン
１７とほぼ同じか、もしくは少し小さ目に形成するもの
である。
浸せば、前記第１の感光性樹脂パターン１７によつて覆
われなかつた、Ｃｕ膜の露出した部分は除去され第２図
ｃの構造を得る。すなわち第１の感光性樹脂パターン１
７以外の部分はＣｒ膜１６′が露出される事になる。次
いで第１の感光性樹脂パターン１７を除去し、第２の感
光性樹脂を塗布し、前記バンド部近傍のみを除去した第
２の感光性樹脂パターン１８を形成する。前記第２の感
光性樹脂パターン１８は前記第１の感光性樹脂パターン
１７とほぼ同じか、もしくは少し小さ目に形成するもの
である。
又、前記第１，第２の感光性樹脂膜はＣＶＤＳｉＯ２膜
等の段部での膜厚変動を防止し、パターン欠陥を防止す
る上からも光分解型のボジ型感光性樹脂であれば所望の
目的を達した後の前記感光性樹脂の除去が比較的容易で
ある。したがつて本構成の実施はすべてポジ型感光性樹
脂（商品名ＡＺ−１３５０Ｊ）によつてなした。以上の
工程を第２図ｄに示す第２図ｄで形成した第２の感光性
樹脂パターン１８をマスクとして、Ａｕの電気メツキを
実施する。しかしながら電着される面はＣｕ面であるた
め、第１の感光性樹脂パターンの除去時あるいは第２の
感光性樹脂パターンのポストベーク時に酸化あるいは汚
染されて｝り、メツキが形成出来ない状態にある。した
がつてＣｕ表面に形成された酸化物あるいは汚染物を除
去するために１〜１０％程度のＨＣｌ液によつて先ず酸
化物を除去し、充分なる水洗を実施し、汚染物質を除去
するものである。前述のＨＣｌＶＣよる酸化物の除去は
例えば５％ＨＣＩ溶液に５秒間浸せばＣｕ表面は約１０
０〜２００Ｘ除去され清浄な面を得る事が出来る。次に
Ａｕ電気メツキ処理を実施するが半導体基板上の電気メ
ツキすべき部分は全て、共通となし、マイナス極とせね
ばならない。
等の段部での膜厚変動を防止し、パターン欠陥を防止す
る上からも光分解型のボジ型感光性樹脂であれば所望の
目的を達した後の前記感光性樹脂の除去が比較的容易で
ある。したがつて本構成の実施はすべてポジ型感光性樹
脂（商品名ＡＺ−１３５０Ｊ）によつてなした。以上の
工程を第２図ｄに示す第２図ｄで形成した第２の感光性
樹脂パターン１８をマスクとして、Ａｕの電気メツキを
実施する。しかしながら電着される面はＣｕ面であるた
め、第１の感光性樹脂パターンの除去時あるいは第２の
感光性樹脂パターンのポストベーク時に酸化あるいは汚
染されて｝り、メツキが形成出来ない状態にある。した
がつてＣｕ表面に形成された酸化物あるいは汚染物を除
去するために１〜１０％程度のＨＣｌ液によつて先ず酸
化物を除去し、充分なる水洗を実施し、汚染物質を除去
するものである。前述のＨＣｌＶＣよる酸化物の除去は
例えば５％ＨＣＩ溶液に５秒間浸せばＣｕ表面は約１０
０〜２００Ｘ除去され清浄な面を得る事が出来る。次に
Ａｕ電気メツキ処理を実施するが半導体基板上の電気メ
ツキすべき部分は全て、共通となし、マイナス極とせね
ばならない。
いわゆる共通電極は、本発明の場合Ｃｕ膜１６勿く除去
されたＣｒ膜１６′を用いるものであつて、前記Ｃｒ膜
１６′は半導体基板上に均一に被着しているから、前記
半導体基板の一部で第２の感光性樹脂パターン１８を除
去するか、もしくは導電性ペーストの如きものを塗布す
れば、メツキ用の共通電極端子を容易に得る事が出来る
。金属バンプが実施例の如くＡｕで形成される場合のメ
ツキ浴としては、フエロシアン化カリ、金シアン１ビカ
リ、シアン化カリを用いる青化物浴、金シアン化力１八
遊離シアン化カリ、炭酸カリ等を用いる同じく青化物浴
、あるいは中性りん酸塩浴、酸性りん酸塩浴、酸性クエ
ン酸浴等が使用されるが、ピンホールが少なく、比較的
硬度の小さい、酸性クエン酸浴が本発明の如くの半導体
基板上のバンプ形成に適する。上述したメツキ浴に前記
半導体基板をマイナス極、Ｐｔ板等をプラス極とし、電
流密度０．４ｍＡ／７！Ｔ７ｉ，で処理すれば１０〜１
５μＭｆ）Ａｕバンプが４０〜９０分で形成できるもの
である。
されたＣｒ膜１６′を用いるものであつて、前記Ｃｒ膜
１６′は半導体基板上に均一に被着しているから、前記
半導体基板の一部で第２の感光性樹脂パターン１８を除
去するか、もしくは導電性ペーストの如きものを塗布す
れば、メツキ用の共通電極端子を容易に得る事が出来る
。金属バンプが実施例の如くＡｕで形成される場合のメ
ツキ浴としては、フエロシアン化カリ、金シアン１ビカ
リ、シアン化カリを用いる青化物浴、金シアン化力１八
遊離シアン化カリ、炭酸カリ等を用いる同じく青化物浴
、あるいは中性りん酸塩浴、酸性りん酸塩浴、酸性クエ
ン酸浴等が使用されるが、ピンホールが少なく、比較的
硬度の小さい、酸性クエン酸浴が本発明の如くの半導体
基板上のバンプ形成に適する。上述したメツキ浴に前記
半導体基板をマイナス極、Ｐｔ板等をプラス極とし、電
流密度０．４ｍＡ／７！Ｔ７ｉ，で処理すれば１０〜１
５μＭｆ）Ａｕバンプが４０〜９０分で形成できるもの
である。
この状悪を第２図ｅに示した。
メツキが終１Ｌは、第２の感光性樹脂パターン１８は不
要となるから、ポジ型感光性樹脂であればアセント溶液
に浸しあるいはＪ−１００（商品名）等の如く専用の剥
離剤によつて除去する。
要となるから、ポジ型感光性樹脂であればアセント溶液
に浸しあるいはＪ−１００（商品名）等の如く専用の剥
離剤によつて除去する。
次いでＣｒ膜１６′をＣｕ膜１６″ｔマスクとして、フ
エリシアン化カリウムとカセイソーダの混合液によつて
除去する第２図ＦＯここで、金属膜１６のパターン巾は
バンプ１９と金寓膜１６との接触面積より人であるので
、金属膜１６のエツチング液がパツド電極１３に侵入す
る確率が少なくなり信頼性が向上する。又第２図ｆの如
きに所望する金属バンプが形成されたならば、各金寓膜
間の電気的状態を良好にするために不活性ガス雰囲気中
に｝いて４００〜５５０℃で２０〜６０分間の熱処理を
行なえば良い。この熱処理によつて前記金属膜はより微
密に形成されると同時に金萬膜間での化合物の形成があ
り、これは電気的状態を良好に保つはかりでなく、ふ・
互いの密着力（付着力）も増人させる結果となるもので
ある。本発明の構成例に卦いては金バンプを形成する場
合について詳述したが、本発明は他のバンプ、例えば半
田バンプ、Ｃｕバンプあるいはこれらの組合せのバンプ
形成にも適用できる事は言うまでもない。
エリシアン化カリウムとカセイソーダの混合液によつて
除去する第２図ＦＯここで、金属膜１６のパターン巾は
バンプ１９と金寓膜１６との接触面積より人であるので
、金属膜１６のエツチング液がパツド電極１３に侵入す
る確率が少なくなり信頼性が向上する。又第２図ｆの如
きに所望する金属バンプが形成されたならば、各金寓膜
間の電気的状態を良好にするために不活性ガス雰囲気中
に｝いて４００〜５５０℃で２０〜６０分間の熱処理を
行なえば良い。この熱処理によつて前記金属膜はより微
密に形成されると同時に金萬膜間での化合物の形成があ
り、これは電気的状態を良好に保つはかりでなく、ふ・
互いの密着力（付着力）も増人させる結果となるもので
ある。本発明の構成例に卦いては金バンプを形成する場
合について詳述したが、本発明は他のバンプ、例えば半
田バンプ、Ｃｕバンプあるいはこれらの組合せのバンプ
形成にも適用できる事は言うまでもない。
更に、パツド電極１３土の金属膜１６をＣｒ−０】の二
層構造として説明したが、他の金属膜、ＮｉＯｌ，Ｔｉ
−Ｃｕ，Ｃｒ−Ｎｉ−ＣＬｌ，Ｃｒ−Ｔｉ−Ｃｕ，Ｎｉ
−Ｇ卜ＡＬｌ，Ｎｉ−α−ＡＬｌ，Ｔｉ−０】−Ａｕ，
Ｃｒ−Ｎｉ−ＣＵ−ＡＬｌ，Ｃｒ−Ｔｉ−Ｃｕ−Ａｕの
構造でも良い。
層構造として説明したが、他の金属膜、ＮｉＯｌ，Ｔｉ
−Ｃｕ，Ｃｒ−Ｎｉ−ＣＬｌ，Ｃｒ−Ｔｉ−Ｃｕ，Ｎｉ
−Ｇ卜ＡＬｌ，Ｎｉ−α−ＡＬｌ，Ｔｉ−０】−Ａｕ，
Ｃｒ−Ｎｉ−ＣＵ−ＡＬｌ，Ｃｒ−Ｔｉ−Ｃｕ−Ａｕの
構造でも良い。
又、メッキ用の共通電極１６′は金寓膜１６が二層であ
れば一層を、三層あるいは四層であれば、一〜三層を用
いる事が出米るが、本発明を効果的に実施するためには
前記共通電極１６１は一層の方が望ましい。すなわち、
第２図ｅの状態が得られた段階での過度のエツチングは
、形成バンプの特性上好ましくない。本発明の構成であ
れば、金属膜の腐蝕液に前記金属バンプが露出される度
合が最小限度に押さえられるため、半導体基板の前記腐
蝕液による汚染あるいは損傷、バンプ形状の変化を防止
Ｃきるものである。
れば一層を、三層あるいは四層であれば、一〜三層を用
いる事が出米るが、本発明を効果的に実施するためには
前記共通電極１６１は一層の方が望ましい。すなわち、
第２図ｅの状態が得られた段階での過度のエツチングは
、形成バンプの特性上好ましくない。本発明の構成であ
れば、金属膜の腐蝕液に前記金属バンプが露出される度
合が最小限度に押さえられるため、半導体基板の前記腐
蝕液による汚染あるいは損傷、バンプ形状の変化を防止
Ｃきるものである。
更に最終的に除去される金５属膜１６′がバンプ１９周
辺に｝いて他の金属膜１６″によつてマスクされ除去さ
れるために前記バンプ１９と金属膜１６との境界に腐蝕
が発生し、バンプ１９の付着強度を弱めたり、電極パツ
ド１３を損傷させる事がない。
辺に｝いて他の金属膜１６″によつてマスクされ除去さ
れるために前記バンプ１９と金属膜１６との境界に腐蝕
が発生し、バンプ１９の付着強度を弱めたり、電極パツ
ド１３を損傷させる事がない。
第１図ａ−ｅは従来の金属バンプの形成方法を説明する
ための半導体装置の構造断面図、第２図ａ−ｆは本発明
の一実施例に｝ける金寓バンプの形成方法を説明するた
めの半導体装置の構造断面図である。 １１・・・・・・半導体基板、１３・・・・・・パツド
電極、１４・・・・・・ＣＶｌ）ＳｉＯ２膜、１６・・
・・・・金属膜、１７，１８・・．・・・感光性樹脂パ
ターン、１９・・・・・・バンプ。
ための半導体装置の構造断面図、第２図ａ−ｆは本発明
の一実施例に｝ける金寓バンプの形成方法を説明するた
めの半導体装置の構造断面図である。 １１・・・・・・半導体基板、１３・・・・・・パツド
電極、１４・・・・・・ＣＶｌ）ＳｉＯ２膜、１６・・
・・・・金属膜、１７，１８・・．・・・感光性樹脂パ
ターン、１９・・・・・・バンプ。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板上に配線された電極上に第１の絶縁層を
形成し、前記電極上の所望の位置に電極取出し用の第１
の開口部を形成する工程と、複数層からなる金属膜を前
記半導体基板上に被着せしめる工程と、前記第１の開口
部をおおうように第１の感光性樹脂パターンを形成する
と共に、前記第１の感光性樹脂パターンをマスクとして
、前記複数層からなる金属膜の一部の層を除去すると共
に前記第１の感光性樹脂パターンを除去する工程と、前
記第１の感光性樹脂パターンより小さく前記第１の開口
部より大きい第２の開口部を有する第２の感光性樹脂パ
ターンを前記第１の開口部上の金属膜上に形成する工程
と、前記金属膜の一部を一方の電極として、前記第２の
開口部にメッキ法により所望の金属バンプを形成し前記
第２の感光性樹脂パターンを除去する工程と、前記複数
層からなる金属膜をマスクとして、前記金属膜の一部の
層を除去する工程とからなることを特徴とする半導体装
置の製造方法。 ２ 第１、第２の感光性樹脂が光照射により溶剤に対し
可溶となるポジ型感光性樹脂であることを特徴とする特
許請求の範囲第１項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51072370A JPS5915181B2 (ja) | 1976-06-18 | 1976-06-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51072370A JPS5915181B2 (ja) | 1976-06-18 | 1976-06-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52155055A JPS52155055A (en) | 1977-12-23 |
| JPS5915181B2 true JPS5915181B2 (ja) | 1984-04-07 |
Family
ID=13487346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51072370A Expired JPS5915181B2 (ja) | 1976-06-18 | 1976-06-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5915181B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6251528B1 (en) | 1998-01-09 | 2001-06-26 | International Business Machines Corporation | Method to plate C4 to copper stud |
-
1976
- 1976-06-18 JP JP51072370A patent/JPS5915181B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52155055A (en) | 1977-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6613663B2 (en) | Method for forming barrier layers for solder bumps | |
| US4016050A (en) | Conduction system for thin film and hybrid integrated circuits | |
| JP3413020B2 (ja) | 半導体装置の製造方法 | |
| JPS6032311B2 (ja) | 導電体及びその製造方法 | |
| JPS5915181B2 (ja) | 半導体装置の製造方法 | |
| JPS6329940A (ja) | 半導体装置の製造方法 | |
| JPS63122248A (ja) | 半導体装置の製造方法 | |
| US3785937A (en) | Thin film metallization process for microcircuits | |
| JP3506686B2 (ja) | 半導体装置の製造方法 | |
| JPS5950095B2 (ja) | 半導体装置の製造方法 | |
| JPS6336548A (ja) | 半導体装置及びその製造方法 | |
| JPS628943B2 (ja) | ||
| JPH05274917A (ja) | 酸化錫透明導電膜 | |
| JP3308882B2 (ja) | 半導体装置の電極構造の製造方法 | |
| JP3336802B2 (ja) | リードフレーム用クラッド材とリードフレームの製造方法 | |
| JPS5915179B2 (ja) | 半導体装置の製造方法 | |
| JPH06342796A (ja) | 突起電極の形成方法 | |
| JPS6349378B2 (ja) | ||
| JPS5915180B2 (ja) | 半導体装置の製造方法 | |
| JPS6083350A (ja) | 集積回路の製造方法 | |
| JP2614237B2 (ja) | 半導体装置の製造方法 | |
| JPS5950221B2 (ja) | 半導体装置の製造方法 | |
| JPS61251152A (ja) | バンプ形成方法 | |
| JPS5815254A (ja) | 半導体素子の製造方法 | |
| JPH04312924A (ja) | 半導体装置の製造方法 |