JPS59189687A - ジヨセフソン接合素子の製造方法 - Google Patents
ジヨセフソン接合素子の製造方法Info
- Publication number
- JPS59189687A JPS59189687A JP58066030A JP6603083A JPS59189687A JP S59189687 A JPS59189687 A JP S59189687A JP 58066030 A JP58066030 A JP 58066030A JP 6603083 A JP6603083 A JP 6603083A JP S59189687 A JPS59189687 A JP S59189687A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- junction
- lower electrode
- photoresist
- josephson junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明は:市電4集積回路の製造において、その最も
基本的な構1?E要素であるジョセフソン接合素子の形
成方法に関するものである。 ジョセフソン接合の基本構成は極めて薄い酸化層を超伝
導層で両側からはさんだ三層のサンドインチ構造から成
る。従来ジョセフソン接合の形成においては以下のよう
な製造方法が採用されている。オ1図の工程順に示す断
面図に基いて説明する。図において11)は基板、(2
)はフオトレジス)、t31は下部電極、(4)は接合
酸化膜、(5)は上部電極である。まず、フォトレジス
トを使用した写真製版によって下部電極の7<ターンを
形成するCオ1図−I)。その上から金(Au)。 鉛(pb)、インジウム(In) t’それぞれ規定の
厚さに積層蒸着し、あるいは単一組成の超伝導物質を規
定の厚さに蒸着しくオ1図−■)、フォト″°レジスト
をリフトオンして下部電極(3)とする(オ1図■)。 上記のようなフォトレジストによる電極ノぐターンの形
成、金属あるいは絶縁薄膜の蒸着、溶ィ’J & 1m
によるフォトレジストの溶解除去法などの工程を経るこ
とによって電極線あるいは絶縁膜を形成する手法をり7
トオフ法と呼ぶ。このり7トオ7法の繰シ返しによって
接合ホールおよびトンネル接8層、上部電極(5)を形
成する。 接合ホールはジョセフソン接合のliI]積を正確に決
めるために設けられ、sioを蒸着し得る。接合ホール
が完成した後、フォトレジストを用いて上部電極のパタ
ーンを形成し、この時露出した下部電極の表面を酸化し
て接8酸化膜(4)でトンネル接合層を形成する(、!
ll’1図−IV)、l、がる後にPb 、 Auある
いはPb −Bi等をM層蒸着しCオ五図v)、フォト
レジストをリフトオンして上部電極を形成しジョセフソ
ン接合が完成する(第1図−■)。 下部電極表面の酸化においては、熱酸化あるいは酸素(
02)プラズマによる酸化が用いられる。 上記の接8層の作成法においては、寸妾台層(酸化膜]
形成以前に下部電極表面が大気に晒されることから、空
気中の詔が付着しゃすく、シがも制御が困難な自然酸化
膜が形成される。又、これに続く接合ホールや上部電極
のパターンの形成にあたり、接合が形成されるべき下部
′電極の表面にフォトレジストが付着し、r便化膜形成
時においても残滓として介在する。これらの自然酸化膜
、不純物、フォトレジストの残滓を取シ除くためにアル
ゴン(Ar)やe素(02) 等のプラズマによる下部
電極表面の清浄化が通常実施されているが、これらを完
全に取除くことは不可能である。これら不純物やフォト
レジストの残滓等が接合層に不可避的に介在するため従
来の方法ではジョセフソン接合のもつ特性を制御良く、
シかもクエハ内で均一に製造することが困難であった。 この発明は上記のような従来のものの欠点を除去するた
めになされたもので、フォトレジストにより下部電極パ
ターンを形成した基板上に下部電極を形成し、続いてこ
の下部電極上に接合酸化膜を形成し、さらにこの接合酸
化膜上に上、J+、4電極を形成する段階を同一真空装
置内で行う工程、フォトレジストで弗、i化部分を被覆
して富山部分を少くとも上記接合酸化膜に遂するまで設
化し、上記電極部分を分離する工程を施すようeζする
ことthp、接合酸化膜に不純物やフォトレジストの残
滓が介在するのを防ぎ、ジョセフソン接合の特性の再現
性を同一ヒさせて、クエハ内の一白一件、ウェハ間のし
現性を向上させるジョセフソン接合素子の製造方法を提
供しようとするものである。 以下この発明の一英施例全第2図の断面図に基き工程順
に説明する。まず、従来どうりの方法で基板+11上に
下部電極のパターンを形成しく第2因−■)、真空装置
内で下部電極(3)となる超伝尋金属を蒸着する(第2
図−11)。次に酸素(O!l)ガス全真空槽内に導入
し、真空槽内にプラズマを発生させ、これによってパタ
ーン形成した下部′電極の全表面全酸化し、ジョセフソ
ン接合を構成する絶縁層となる接合酸化膜(4)を形成
する
基本的な構1?E要素であるジョセフソン接合素子の形
成方法に関するものである。 ジョセフソン接合の基本構成は極めて薄い酸化層を超伝
導層で両側からはさんだ三層のサンドインチ構造から成
る。従来ジョセフソン接合の形成においては以下のよう
な製造方法が採用されている。オ1図の工程順に示す断
面図に基いて説明する。図において11)は基板、(2
)はフオトレジス)、t31は下部電極、(4)は接合
酸化膜、(5)は上部電極である。まず、フォトレジス
トを使用した写真製版によって下部電極の7<ターンを
形成するCオ1図−I)。その上から金(Au)。 鉛(pb)、インジウム(In) t’それぞれ規定の
厚さに積層蒸着し、あるいは単一組成の超伝導物質を規
定の厚さに蒸着しくオ1図−■)、フォト″°レジスト
をリフトオンして下部電極(3)とする(オ1図■)。 上記のようなフォトレジストによる電極ノぐターンの形
成、金属あるいは絶縁薄膜の蒸着、溶ィ’J & 1m
によるフォトレジストの溶解除去法などの工程を経るこ
とによって電極線あるいは絶縁膜を形成する手法をり7
トオフ法と呼ぶ。このり7トオ7法の繰シ返しによって
接合ホールおよびトンネル接8層、上部電極(5)を形
成する。 接合ホールはジョセフソン接合のliI]積を正確に決
めるために設けられ、sioを蒸着し得る。接合ホール
が完成した後、フォトレジストを用いて上部電極のパタ
ーンを形成し、この時露出した下部電極の表面を酸化し
て接8酸化膜(4)でトンネル接合層を形成する(、!
ll’1図−IV)、l、がる後にPb 、 Auある
いはPb −Bi等をM層蒸着しCオ五図v)、フォト
レジストをリフトオンして上部電極を形成しジョセフソ
ン接合が完成する(第1図−■)。 下部電極表面の酸化においては、熱酸化あるいは酸素(
02)プラズマによる酸化が用いられる。 上記の接8層の作成法においては、寸妾台層(酸化膜]
形成以前に下部電極表面が大気に晒されることから、空
気中の詔が付着しゃすく、シがも制御が困難な自然酸化
膜が形成される。又、これに続く接合ホールや上部電極
のパターンの形成にあたり、接合が形成されるべき下部
′電極の表面にフォトレジストが付着し、r便化膜形成
時においても残滓として介在する。これらの自然酸化膜
、不純物、フォトレジストの残滓を取シ除くためにアル
ゴン(Ar)やe素(02) 等のプラズマによる下部
電極表面の清浄化が通常実施されているが、これらを完
全に取除くことは不可能である。これら不純物やフォト
レジストの残滓等が接合層に不可避的に介在するため従
来の方法ではジョセフソン接合のもつ特性を制御良く、
シかもクエハ内で均一に製造することが困難であった。 この発明は上記のような従来のものの欠点を除去するた
めになされたもので、フォトレジストにより下部電極パ
ターンを形成した基板上に下部電極を形成し、続いてこ
の下部電極上に接合酸化膜を形成し、さらにこの接合酸
化膜上に上、J+、4電極を形成する段階を同一真空装
置内で行う工程、フォトレジストで弗、i化部分を被覆
して富山部分を少くとも上記接合酸化膜に遂するまで設
化し、上記電極部分を分離する工程を施すようeζする
ことthp、接合酸化膜に不純物やフォトレジストの残
滓が介在するのを防ぎ、ジョセフソン接合の特性の再現
性を同一ヒさせて、クエハ内の一白一件、ウェハ間のし
現性を向上させるジョセフソン接合素子の製造方法を提
供しようとするものである。 以下この発明の一英施例全第2図の断面図に基き工程順
に説明する。まず、従来どうりの方法で基板+11上に
下部電極のパターンを形成しく第2因−■)、真空装置
内で下部電極(3)となる超伝尋金属を蒸着する(第2
図−11)。次に酸素(O!l)ガス全真空槽内に導入
し、真空槽内にプラズマを発生させ、これによってパタ
ーン形成した下部′電極の全表面全酸化し、ジョセフソ
ン接合を構成する絶縁層となる接合酸化膜(4)を形成
する
【第2図−fll)、接合酸rヒ模の形成が光子し
た時点で酸素(0,)の導入を停止し、高真空が回りし
た鎌、−酋金c pb −Au 、 pb−Bi、 P
b−工n等)の上部電極(5)の蒸着を行なう(第2図
−■)、以上のプロセスではいずれの層の表1も大AK
晒されず、真空装置内で行なわれる。しかる後に上記で
形成した試料のリフトオフを行なう。(第2図−V)次
にジョセフンン接8全形1メすべさところケフォトレジ
ストがおおうように7オトレジストのバターニング全行
なう(第2図−■]。ここで、フォトレジストがおおっ
ていない部分ヲ酸素プラズマによって酸化し磁子分離す
る(第2図−■]。この時の接合分融用酸化膜(6)の
厚さは上部電極層(5)。 の厚さと同じか、又はそれ以上の厚さが必要である。こ
のような充分にツメい接合分離用酸化膜を形成するため
(ζは、従来接合酸化膜全形成するために実施されてい
る酸素プラズマによる酸化と同じ手法を用いて、放電中
の陵巣プラズマの圧力を充分1%くし、かつ放電電力を
大きくする0充分に厚い接合分離用酸化膜16)が形成
された後フォトレジストをリフトオフする(第2図−ν
Ill】、この状態ではジョセフソン接合は先に形成し
た厚い接合分離用酸化膜(6)によって素子分離されて
いるが、上部電極(5)は孤立した状態にある。そこで
ひきつづき超伝導金属の蒸着とリフトオフ法やエツチン
グ法とを用いて上部電(板(5)からリード線を取り出
す配線を施す。上記の工程によって完成した素子の断面
全第8図に示す。(7)は配線用超電導金属である。 なお、この発明の接合酸化膜は酸化物の蒸着によシ形成
してもよい。 又、接合を分離する厚い酸化膜を形成した後ひきつづき
SiO蒸着し絶縁層とし、その後フォトレジストをリフ
トオフすることも可能である。 この手法によシ接合邪以外の場所での上部電極と下部電
極との重なりによって生じる電気容量を小さくすること
ができ、高速信号の伝送上の問題を軽減することができ
る。 さらに参考として示すが、この発明はジョセフソン接合
を用いる超伝導回路について説明したが、形成すべき接
合は一般の酸化膜を介したトンネル型の接合で艮<、シ
かも酸化膜の両側の金属は超伝導金属でも常伝導−&属
でも艮い。 以上のように、この発明によればフォトレジストによシ
下部電極バクーンを形成した基板上に下部電極を形成し
、続いてこの下部電極上にχ含酸化膜を形成し、さらに
この接8酸化膜上に上部電極を形成する段階を同一真空
装置内で行う工程、フォトレジストで非酸化部分を被覆
して露出部分を少くとも上記接合酸化膜に達するまで酸
化し、上部電極部分を分離する工程全厖すジョセフソン
接合素子の製造方法にすることによシ、下部電極表面が
大気にさらされることがないのでゴミの付着がなく自然
酸化膜もできなくなるとともに、下部電極上にレジスト
パターンを形成することもないのでレジストの残滓もな
くなる。従ってジョセフソン接合の特性の再現性を向上
させて、クエハ内の均一性、ウェハ間の再現性を向上さ
せるジョセフソン接合素子が得られるという効果がある
。
た時点で酸素(0,)の導入を停止し、高真空が回りし
た鎌、−酋金c pb −Au 、 pb−Bi、 P
b−工n等)の上部電極(5)の蒸着を行なう(第2図
−■)、以上のプロセスではいずれの層の表1も大AK
晒されず、真空装置内で行なわれる。しかる後に上記で
形成した試料のリフトオフを行なう。(第2図−V)次
にジョセフンン接8全形1メすべさところケフォトレジ
ストがおおうように7オトレジストのバターニング全行
なう(第2図−■]。ここで、フォトレジストがおおっ
ていない部分ヲ酸素プラズマによって酸化し磁子分離す
る(第2図−■]。この時の接合分融用酸化膜(6)の
厚さは上部電極層(5)。 の厚さと同じか、又はそれ以上の厚さが必要である。こ
のような充分にツメい接合分離用酸化膜を形成するため
(ζは、従来接合酸化膜全形成するために実施されてい
る酸素プラズマによる酸化と同じ手法を用いて、放電中
の陵巣プラズマの圧力を充分1%くし、かつ放電電力を
大きくする0充分に厚い接合分離用酸化膜16)が形成
された後フォトレジストをリフトオフする(第2図−ν
Ill】、この状態ではジョセフソン接合は先に形成し
た厚い接合分離用酸化膜(6)によって素子分離されて
いるが、上部電極(5)は孤立した状態にある。そこで
ひきつづき超伝導金属の蒸着とリフトオフ法やエツチン
グ法とを用いて上部電(板(5)からリード線を取り出
す配線を施す。上記の工程によって完成した素子の断面
全第8図に示す。(7)は配線用超電導金属である。 なお、この発明の接合酸化膜は酸化物の蒸着によシ形成
してもよい。 又、接合を分離する厚い酸化膜を形成した後ひきつづき
SiO蒸着し絶縁層とし、その後フォトレジストをリフ
トオフすることも可能である。 この手法によシ接合邪以外の場所での上部電極と下部電
極との重なりによって生じる電気容量を小さくすること
ができ、高速信号の伝送上の問題を軽減することができ
る。 さらに参考として示すが、この発明はジョセフソン接合
を用いる超伝導回路について説明したが、形成すべき接
合は一般の酸化膜を介したトンネル型の接合で艮<、シ
かも酸化膜の両側の金属は超伝導金属でも常伝導−&属
でも艮い。 以上のように、この発明によればフォトレジストによシ
下部電極バクーンを形成した基板上に下部電極を形成し
、続いてこの下部電極上にχ含酸化膜を形成し、さらに
この接8酸化膜上に上部電極を形成する段階を同一真空
装置内で行う工程、フォトレジストで非酸化部分を被覆
して露出部分を少くとも上記接合酸化膜に達するまで酸
化し、上部電極部分を分離する工程全厖すジョセフソン
接合素子の製造方法にすることによシ、下部電極表面が
大気にさらされることがないのでゴミの付着がなく自然
酸化膜もできなくなるとともに、下部電極上にレジスト
パターンを形成することもないのでレジストの残滓もな
くなる。従ってジョセフソン接合の特性の再現性を向上
させて、クエハ内の均一性、ウェハ間の再現性を向上さ
せるジョセフソン接合素子が得られるという効果がある
。
第1図は従来のジョセフソン接合菊子の製造方法を工程
順に示す断面図、第2図はこの、A明の一実施例のジョ
セフソン接合素子の製造方法を工程順に示す1折面図、
第8図はこの発明にょ9得られたジョセフソン接合素子
を示す断面図である。 Ill + +一基板、+21−−−7オトレジスト、
+31−−−下部電極、+41−−一接合酸化膜、(5
)−一一上部電極、(61−−一接合分離用酸化膜、+
71−−一配線用超伝導金属層、 なお・二丁二・で示した部分が超伝導回路に用いるジョ
セフソン1妾合である。 なお、図中、向−符号は同−又は相当部分を示す。 代理人 大 岩 増雄 第1図 第2図 第3図
順に示す断面図、第2図はこの、A明の一実施例のジョ
セフソン接合素子の製造方法を工程順に示す1折面図、
第8図はこの発明にょ9得られたジョセフソン接合素子
を示す断面図である。 Ill + +一基板、+21−−−7オトレジスト、
+31−−−下部電極、+41−−一接合酸化膜、(5
)−一一上部電極、(61−−一接合分離用酸化膜、+
71−−一配線用超伝導金属層、 なお・二丁二・で示した部分が超伝導回路に用いるジョ
セフソン1妾合である。 なお、図中、向−符号は同−又は相当部分を示す。 代理人 大 岩 増雄 第1図 第2図 第3図
Claims (1)
- 【特許請求の範囲】 Ill フォトレジストによシ下部電極パターンを形
成した基板に金属を蒸着して下部電極を形成し、続いて
この下部電極表面に接8酸化膜を形成し、さらにこの接
合酸化膜上に金属を蒸着して上部電&を形成する段階を
同一真空装置内で行う工程、フォトレジストで非酸化部
分を被覆して露出部分を少くとも上記接合酸化膜に達す
るまで酸化し、上部電極部分を分離する工程を施すジョ
セフソン接合素子の製造方法。 (2) フォトレジストで非酸化部分全被覆して、露
出部分を少くとも上記接合酸化膜に達するまで酸素プラ
ズマによシ酸化して上部電極を゛分離するようにした特
許請求の範囲オ1項記載のジョセフソン接合素子の製造
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58066030A JPS59189687A (ja) | 1983-04-12 | 1983-04-12 | ジヨセフソン接合素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58066030A JPS59189687A (ja) | 1983-04-12 | 1983-04-12 | ジヨセフソン接合素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59189687A true JPS59189687A (ja) | 1984-10-27 |
Family
ID=13304095
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58066030A Pending JPS59189687A (ja) | 1983-04-12 | 1983-04-12 | ジヨセフソン接合素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59189687A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6168438A (ja) * | 1984-09-12 | 1986-04-08 | Mitsui Toatsu Chem Inc | メチルグリオキサ−ルの製造方法 |
EP0292382A2 (en) * | 1987-05-18 | 1988-11-23 | Sumitomo Electric Industries Limited | Process for producing a compound oxide type superconducting material |
-
1983
- 1983-04-12 JP JP58066030A patent/JPS59189687A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6168438A (ja) * | 1984-09-12 | 1986-04-08 | Mitsui Toatsu Chem Inc | メチルグリオキサ−ルの製造方法 |
JPH0440336B2 (ja) * | 1984-09-12 | 1992-07-02 | Mitsui Toatsu Chemicals | |
EP0292382A2 (en) * | 1987-05-18 | 1988-11-23 | Sumitomo Electric Industries Limited | Process for producing a compound oxide type superconducting material |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6161280B2 (ja) | ||
US4462881A (en) | Method of forming a multilayer thin film | |
JPS59189687A (ja) | ジヨセフソン接合素子の製造方法 | |
JPH0766462A (ja) | 超伝導回路 | |
JPS63271958A (ja) | 多層配線形成方法 | |
JPS6257263A (ja) | ジヨセフソン集積回路の製造方法 | |
JPS61144892A (ja) | シヨセフソン集積回路の製造方法 | |
JPH0570301B2 (ja) | ||
JPH053754B2 (ja) | ||
JPS58125880A (ja) | ジヨセフソン接合素子 | |
JPS6260241A (ja) | 多層配線構造の製造方法 | |
JPS62118539A (ja) | 多層配線の形成方法 | |
JPH0334675B2 (ja) | ||
JPH01170031A (ja) | 半導体装置およびその製造方法 | |
JPS63224273A (ja) | ジヨセフソン接合素子とその作製方法 | |
JPH03106080A (ja) | 超電導装置の作製方法 | |
JPS6257262A (ja) | ジヨセフソン接合素子の製造方法 | |
JPS6135577A (ja) | ジヨセフソン接合素子 | |
JPS59194432A (ja) | 半導体装置の製造方法 | |
JPH04330767A (ja) | 半導体装置の製造方法 | |
JPS63205972A (ja) | 超伝導回路装置とその製造方法 | |
JPS60208872A (ja) | 超電導コンタクトの製造方法 | |
JPH04174522A (ja) | 半導体装置のバンプ形成メッキの製造方法 | |
JPS5892234A (ja) | 半導体装置およびその製造方法 | |
JPS62172772A (ja) | 超伝導素子の製造方法 |