JPS61144892A - シヨセフソン集積回路の製造方法 - Google Patents

シヨセフソン集積回路の製造方法

Info

Publication number
JPS61144892A
JPS61144892A JP59268076A JP26807684A JPS61144892A JP S61144892 A JPS61144892 A JP S61144892A JP 59268076 A JP59268076 A JP 59268076A JP 26807684 A JP26807684 A JP 26807684A JP S61144892 A JPS61144892 A JP S61144892A
Authority
JP
Japan
Prior art keywords
film
lower electrode
electrode
tunnel barrier
upper electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59268076A
Other languages
English (en)
Inventor
Hikosuke Shibayama
芝山 彦右
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59268076A priority Critical patent/JPS61144892A/ja
Publication of JPS61144892A publication Critical patent/JPS61144892A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0912Manufacture or treatment of Josephson-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はジョセフソン集積回路の製造方法に係り、特に
その信頼性・再現性を高めるための改善された製造方法
に関する。
ジョセフソン接合部上はスイッチング部上、記憶部上と
して、次代のコンピュータ用に注目されいるが、このよ
うなジョセフソン接合部上を含む集積回路、即ちジョセ
フソン集積回路は、出来るだけ信頼性が高くて、且つ、
再現性良く作成されなければならない。
しかし、ニオブ(Nb)などの超伝導材料は、その表面
が極めて活性なために、良好な動作特性を再現性良く形
成することは非常に難しい問題で、その形成方法につい
て、各国で鋭意検討されておリ、早急に安定な形成方法
の確立が要望されている。
[従来の技術] 第2図はジョセフソン接合部上の構造断面を示し、基板
1上に膜厚20〜30人のトンネル障壁膜2(トンネル
バリヤ)を挟んで、Nbなどの超伝導膜で形成された下
部電極3と上部電極4とが設けられ、そのトンネル障壁
膜2以外の部分は厚い絶縁1j15によって絶縁され、
更に、その上に、同じ超伝導膜配線6が上部電極4に接
続された構造となっている。
このように形成して、極低温下で動作させると、トンネ
ル絶縁膜を介した対向電極(ジッセフソン接合)の電流
−電圧特性に、超伝導状態が保たれる零電圧状態と、抵
抗状態となる電圧状態の二つの安定状態が生じて、“0
”、“1”の二値に対応した動作が行なわれるが、この
ようなジョセフソン接合部上を作成する場合、例えば、
Nb膜を超導電材料膜に用いると、その表面が活性なた
めに、部上形成工程中に雰囲気で汚染されて、良好な動
作特性を得ることが難しくなる。
そのため、下部電極、トンネル障壁膜、上部電極の三層
を、同一装置内で連続して被着し、それらの界面が汚染
されないような形成方法が採られている。   。
[発明が解決しようとする問題点] かようにして、連続被着によって、部上を形成する手法
がいくつか提案されており、例えば、H0Kroget
氏の提案した形成方法がある(特開昭57−10938
8号参照)。
その形成工程順断面図を第3図(al〜(0)に示して
おり、まず、第3図(a)に示すように、基板1)上に
Nb膜からなる下部電極13とトンネル障壁膜12とN
b膜からなる上部電極14とを連続形成する。連続形成
はスパッタ法によって、例えば、Nb1ll13を被着
し、次に、シリコンをスパッタ法で形成する。その一部
を酸素中での放電によって、二酸化シリコン(Si02
)膜からなるトンネル障壁N*12を形成し、再び高真
空にしてNb1li14を被着する方法が用いられる。
次いで、第3図(b)に示すように、レジストy!(図
示せず)をマスクにして接合部を保護し、周囲のNb1
l13.14を陽極酸化して、絶縁膜15に変成する。
しかる後、同図(C)に示すように、絶縁膜17を被着
して、次にこれに窓あけして、上部電極14にNb膜配
線16を接続する。
しかし、この方法は、陽極酸化して高誘電率のNb2O
5を絶縁膜に用いるため、容量が大きくなって高速スイ
ッチング動作を悪くする問題がある。
更に、NbvA配線16を接続するために、フォトプロ
セスにて絶縁膜17に窓あけする必要があり、そのパタ
ーンニング誤差を考えると、接合面積が十分に大きくな
って、微細化し難い欠点がある。
一方、M、Gurvitch氏らは、トンネル障壁層と
してアルミニウム(A1)−酸化アルミニウム(A12
0a)あるいは、八I  A120s  Alを用い、
5NEP (Selective Niobium E
tching Process)と呼ばれる部上構造を
形成して、非常に良好な動作特性を得ている(Appl
、Phys、Lett、42 P、472(1983)
)。
しかし、この方式は上記第3図に図示した構造の変形で
、接合面積の微細化が難しく、且つ、段差が大きくなっ
て製造歩留の維持・向上が難しいと考えられる。
また、東海林彰氏らは、Nb膜からなる下部電極とトン
ネル障壁膜とNb膜からなる上部電極とを連続形成した
後、第4図(a)〜(d)に示す形成方法で、ジョセフ
ソン接合部上を作成する方法を提案している(特開昭5
8−176983号参照)。
即ち、まず、第4図(alに示すように、レジストII
I!20をマスクにして接合部とその周囲部分を保護し
、他部分の上部電極24.トンネル障壁膜22.下部電
極23をドライエツチングして除去する。更に、第4図
(blに示すように、他のレジスト膜20’を形成して
接合部を保護し、上部電極24とトンネル障壁膜22と
をエツチングする。
・次いで、第4図(C)に示すように、レジストll!
i20 ’を残存させたまま、その上から一酸化シリコ
ン(Sin)膜25を蒸着する。次いで、第4図(d)
に示すように、レジスト膜20′を溶解除去して、その
上の5iOPAをリフトオフによって除去する。
ここに、SiO膜を用いる理由は、SiO膜が低温で蒸
着できるためで、又、SiO膜は誘電率が小さいため、
高速動作が損なわれない利点がある。且つ、この方法は
微細化し易い長所をもっている。
しかし、トンネル障壁膜22がエツチング除去された時
点で、エツチングを直ちに中止するコントロールエッチ
を行なう必要があり、エツチング除去する上部電極も下
部電極と同材料であるから、そのエツチング中止時点の
制御が困難で、エツチングが過度になったり、不足した
りして、製造歩留が低下し易い、且つ、このような形成
方法は過度に基板21がエツチングされ、段差が大きく
なって、その点からも歩留に悪い影響を与えている。
本発明はこのような問題点に鑑み、第4図に例示した方
式によって、エツチングの制御性を高め、再現性・信頼
性を向上させるようにしたジョセフソン集積回路の製造
方法を提案するものである。
[問題点を解決するための手段] その問題は、予め、基板上に、超伝導材料膜よりなる下
部電極を島状に形成した後、該下部電極上に第2の下部
電極とトンネル障壁膜と上部電極とを連続形成する工程
、次いで、ジョセフソン接合部以外の前記第2の下部電
極とトンネル障壁膜および上部電極部分を除去する工程
、次いで、該除去部分に、該除去部分と同等の膜厚の絶
縁膜を被着する工程が含まれるジョセフソン集積回路の
製造方法によって解決される。
例えば、予め、基板上に、ニオブ膜よりなる下部電極を
島状に形成した後、該下部電極上に第2の下部電極とな
るニオブ膜とトンネル障壁膜とニオブ膜よりなる上部電
極とを連続形成する工程、次いで、レジスト膜をマスク
にして、ジョセフソン接合部以外の部分をエツチング除
去する工程、次いで、該レジス)Illの上から、該除
去部分と同等の膜厚の絶縁膜を被着し、次に、該レジス
ト膜をリフトオフして、前記ジョセフソン接合部上の絶
縁膜を除去する工程が含まれるジョセフソン集積回路の
製造方法を用いる。
[作用] 即ち、本発明は、予め、基板上に島状の下部電極を形成
しておき、その上に被着させた第2の下部電極とトンネ
ル障壁膜と上部電極とをエツチング除去する形成方法で
ある。
そうすれば、基板の露出によってエツチング終止点が明
瞭になり、エツチングの過不足が解消して、歩留が改善
される。
[実施例] 以下9図面を参照して実施例によって詳細に説明する。
第1図(a)〜(f)は本発明にかかる形成方法の工程
順断面図を示している。まず、第1図(a)に示すよう
に、基板31上に膜厚2000人のNb膜よりなる下部
電極33をスパッタ法で被着する。基板31には、例え
ば5iOPAや5to2膜をコートしたシリコン基板を
用いる。
次いで、第1回申)に示すように、レジストlll30
からなるマスクを被覆して、接合部とその周囲部分を保
護し、他部分の下部電極33をドライエツチングして除
去し、島状の下部電極33を形成する。
ドライエツチングはフレオン(CF4)に5z酸素を混
合したガスを用い、ガス圧0.05 Torr、電力5
0W程度で行なう。
次いで、第1図(C)に示すように、レジスト膜30を
除去した後、島状の下部電極33を含む上面に、第2の
下部電極331とトンネル障壁1)1i32とNby!
よりなる上部電極34とを連続的に同一チャンバ内で被
着する。更に詳しく説明すれば、高真空チャンバ内に基
板を載置した後、下部電極の表面に生成された酸化膜、
または汚染物を除去する目的で、アルゴンによって表面
をスパッタして清浄化する。
次いで、直ちに膜厚1000Å以下のNb膜をスパッタ
法で被着する。これは下部電極の一部331となるが、
条件によっては被着しなくても良い。次いで、トンネル
障壁I臭32として、FA厚30人のAl1臭をスパッ
タし、次に、アルゴンと酸素の混合ガスを導入して、ガ
ス圧0.2 Torrで60分間室温酸化し、Al−A
l2O3膜を形成する。その後、再び高真空にして膜厚
3000人のNb膜からなる上部電極34をスパッタす
る。これは、従来の連続形成と同じである。
次いで、第1図+d)に示すように、再度レジスト膜3
01を形成して、この場合には接合部のみをマスクし、
それ以外の露出部の上部電極34とトンネル障壁y!3
2と下部電極の一部33′をエツチング除去する。エツ
チングは、フレオン(CF4 )に5%酸素を混合した
ガスによるドライエツチングを行い、ガス圧25mTo
rr、電力50W程度にする。
ここに、本発明では、第4図に説明した従来の形成方法
と異なっており、予め下部電極33を島状としているた
めに、エツチング終点では基板の表面材料(St OI
I’JpSt O2y!など)が現れて、その干渉色が
観察でき、終点の検出が明瞭になる。従って、過度のエ
ツチング(オーバーエツチング)が解消して、形成方法
の再現性・部上の信頼性が向上する。
次いで、第1図(elに示すように、レジスト膜30′
をそのまま残存させておいて、その上から膜厚3000
〜4000人のSiO膜35を蒸着する。最後に、第1
図(f)に示すように、レジスト膜301を溶解除去し
、その上のSiO膜をリフトオフによって除去して上部
電極34を露出させ、その上面にNb膜からなる配線層
36を形成して接続する。
[発明の効果] 以上の実施例による説明から明白なように、本発明によ
ればジョセフソン集積回路の製造方法において、接合部
加工の制御性が飛躍的に改善されて、製造歩留の向上に
大きく役立つものである。
【図面の簡単な説明】
第1図(a)〜(f)は本発明にかかる形成方法の工程
順断面図、 第2図はジョセフソン接合部上の構造断面図、第3図(
a)〜(C)および第4図i8)〜(d)は従来の形成
方法の工程順断面図である。 図において、 1、1).21.31は基板、 2、12.22.32はトンネル障壁膜、3、13.2
3.33はNb膜からなる下部電極、4、14.24.
34はNb膜からなる上部電極、5、15.17.25
.35は絶縁膜、6.16.朝辱36はNb膜からなる
配線層、20、20 ’ 、 30.30 ’はレジス
ト膜マスクを示している。 7爛明 第1図 第1図 第2図

Claims (2)

    【特許請求の範囲】
  1. (1)予め、基板上に、超伝導材料膜よりなる下部電極
    を島状に形成した後、該下部電極上に第2の下部電極と
    トンネル障壁膜と上部電極とを連続形成する工程、次い
    で、ジョセフソン接合部以外の前記第2の下部電極とト
    ンネル障壁膜および上部電極部分を除去する工程、次い
    で、該除去部分に、該除去部分と同等の膜厚の絶縁膜を
    被着する工程が含まれてなることを特徴とするジョセフ
    ソン集積回路の製造方法。
  2. (2)予め、基板上に、ニオブ膜よりなる下部電極を島
    状に形成した後、該下部電極上に第2の下部電極となる
    ニオブ膜とトンネル障壁膜とニオブ膜よりなる上部電極
    とを連続形成する工程、次いで、レジスト膜をマスクに
    して、ジョセフソン接合部以外の部分をエッチング除去
    する工程、次いで、該レジスト膜の上から、該除去部分
    と同等の膜厚の絶縁膜を被着し、次に、該レジスト膜を
    リフトオフして、前記ジョセフソン接合部上の絶縁膜を
    除去する工程が含まれてなることを特徴とする特許請求
    の範囲第1項記載のジョセフソン集積回路の製造方法。
JP59268076A 1984-12-18 1984-12-18 シヨセフソン集積回路の製造方法 Pending JPS61144892A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59268076A JPS61144892A (ja) 1984-12-18 1984-12-18 シヨセフソン集積回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59268076A JPS61144892A (ja) 1984-12-18 1984-12-18 シヨセフソン集積回路の製造方法

Publications (1)

Publication Number Publication Date
JPS61144892A true JPS61144892A (ja) 1986-07-02

Family

ID=17453546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59268076A Pending JPS61144892A (ja) 1984-12-18 1984-12-18 シヨセフソン集積回路の製造方法

Country Status (1)

Country Link
JP (1) JPS61144892A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01168080A (ja) * 1987-12-24 1989-07-03 Agency Of Ind Science & Technol ジョセフソン接合素子の作製方法
JPH0379093A (ja) * 1989-08-23 1991-04-04 Hitachi Ltd ジョセフソン集積回路
US5223855A (en) * 1989-03-01 1993-06-29 Kyocera Corporation Thermal head for a printer

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01168080A (ja) * 1987-12-24 1989-07-03 Agency Of Ind Science & Technol ジョセフソン接合素子の作製方法
JPH0532915B2 (ja) * 1987-12-24 1993-05-18 Kogyo Gijutsuin
US5223855A (en) * 1989-03-01 1993-06-29 Kyocera Corporation Thermal head for a printer
JPH0379093A (ja) * 1989-08-23 1991-04-04 Hitachi Ltd ジョセフソン集積回路

Similar Documents

Publication Publication Date Title
US4299679A (en) Method of producing Josephson elements of the tunneling junction type
US5240905A (en) Method for forming electrode for electrical connections to oxide super-conductor
JPS61144892A (ja) シヨセフソン集積回路の製造方法
JPS5978585A (ja) ジヨセフソン集積回路
JP2682136B2 (ja) ジョセフソン素子の製造方法
JPS60208873A (ja) ジヨセフソン接合素子の製造方法
JPS6257263A (ja) ジヨセフソン集積回路の製造方法
JP2899308B2 (ja) 超電導素子の製造方法
JPS61263179A (ja) ジヨセフソン接合素子の製造方法
JPH053754B2 (ja)
JPH0322068B2 (ja)
JP2727648B2 (ja) 超電導素子の製造方法
JPS63226081A (ja) ジヨセフソン集積回路の製造方法
JPS59189687A (ja) ジヨセフソン接合素子の製造方法
JPS62183576A (ja) ジヨセフソン素子の製造方法
JPS63300579A (ja) ジョセフソン回路の製造方法
JPH0360184B2 (ja)
JPH0634417B2 (ja) ジヨセフソン接合素子の製造方法
JPH0613672A (ja) ジョセフソン接合素子の製造方法
JPS6135577A (ja) ジヨセフソン接合素子
JPH01184967A (ja) ジョセフソン素子およびその製造方法
JPS62213287A (ja) ジヨセフソン素子の製造方法
JPH058596B2 (ja)
JPS6395684A (ja) ジヨセフソン素子
JPS62224988A (ja) トンネル型ジヨセフソン素子の製造方法