JPS62183576A - ジヨセフソン素子の製造方法 - Google Patents

ジヨセフソン素子の製造方法

Info

Publication number
JPS62183576A
JPS62183576A JP61024965A JP2496586A JPS62183576A JP S62183576 A JPS62183576 A JP S62183576A JP 61024965 A JP61024965 A JP 61024965A JP 2496586 A JP2496586 A JP 2496586A JP S62183576 A JPS62183576 A JP S62183576A
Authority
JP
Japan
Prior art keywords
film
resist pattern
junction
lower electrode
upper electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61024965A
Other languages
English (en)
Other versions
JPH0519993B2 (ja
Inventor
Yoshinobu Taruya
良信 樽谷
Koji Yamada
宏治 山田
Shinichiro Yano
振一郎 矢野
Mikio Hirano
幹夫 平野
Ushio Kawabe
川辺 潮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP61024965A priority Critical patent/JPS62183576A/ja
Publication of JPS62183576A publication Critical patent/JPS62183576A/ja
Publication of JPH0519993B2 publication Critical patent/JPH0519993B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は極低温において動作する、超電導材料を用いて
構成されるジョセフソ接合素子の製造方法に係り、特に
計算機回路において高速のスイッチング動作を可能なら
しめる微細なジョセフン素子の製造方法に関する。
〔発明の背景〕
従来のNb系ジョセフン接合素子の製造方法に関して、
たとえば下部電極および上部電極をNbとするジョセフ
ソン接合においては、下部電極、トンネル障壁層および
上部電極を連続的にエツチングし、接合以外の部分を絶
縁物で埋戻す方法が用いられて来た(エム・ガービッチ (M 、 G urvitch )他、アイ・イー・イ
ー・イー・トランザクションズ・オン・マグネティクス
(IEEE Trans、MAG、)MAG−19巻。
791頁、1983年による)。この方法によれば、パ
ターン形成工程が途中に介在することなく接合を形成で
きるので、高品質の、すなわちり一り電流の少ないジョ
セフソン接合を得られるという特徴があった。しかしな
がら、この素子製造方法においては、接合寸法および寸
法の再現性に限界があった。
〔発明の目的〕
本発明の目的は、NbあるいはNbを構成元素として含
む超電導材料を用いたジョセフソ接合装置において、接
合寸法の微小化および接合寸法の再現性をはかり得る製
造方法を提供することにある。
〔発明の概要〕
本発明においては上記目的を達成するために、下部電極
、トンネル障壁層および上部電極を連続的に形成したあ
とのパターン形成工程において以下の方法を用いること
により、接合寸法の微細化をはかった。すなおち、所望
の接合部分を含んだ細長い矩形状のレジストパターンを
形成し、エツチング法により、レジストパターン以外の
部分における少なくとも上部電極膜を完全に除去する。
つぎにエツチングされた部分に対し陽極酸化等の方法に
より絶縁層を形成する。つぎに最初の矩形状パターンと
交差する位置に再び所望の接合部分を含んだ細長い矩形
状のレジストパターンを形成する。レジストで覆われな
い部分のエツチングを行う。エツチング工程後、レジス
トパターン以外の部分をSioなどの絶縁物によって埋
戻す。接合につながる配線膜を形成すればジョセフソ接
合素子が完成する。
〔発明の実施例〕
以下1本発明の一つの実施例を図面にもとづいて説明す
る。第1図において、Siウェハ1の基板上に、下部電
極となる膜厚200nmのNb膜2をマグネトロンスパ
ッタ法によって形成した。
形成時の条件は、Ar圧力1.3Paで堆積速度3 n
 m / sとした。つぎに同一真空装置中でウェハを
AQターゲットの真下に移動して、AQを4nm形成し
た。このときの、AQの堆積速度は0 、3 n m 
/ sとした。Afl膜形成後、真空装置中に酸素ガス
を40Pa導入し、室温中で数分間放置することにより
、トンネル障壁層となるAflの表面酸化膜層3を形成
した。再び真空排気後、ウェハをNbターゲットの真下
に移動し、マグネトロンスパッタ法により、上部電極と
なるNb膜4を1100nの厚さに形成した。
三層膜形成後、ウェハを真空装置より取出し、接合部分
を含み、矩形状のレジストパターンを形成した(第2図
)。CF4を用い反応性イオンエツチングにより、レジ
ストパターン部以外の上部電極Nb膜4を除去した。さ
らに500eVのArビームによりトンネル障壁層とな
るAQ酸化物およびA11層3のエツチングを行った。
下部電極Nb膜を露出した状態で陽極酸化を行い、厚さ
40〜50nmのNb酸化物層5を形成した。
つぎに接合部分、および下部電極による配線部分を含む
レジストパターンを形成した(第3図)。
CF4を用いた反応性イオンエツチングにより上部電極
Nb膜4を、Arビームによるイオンエツチングにより
AΩおよびAQ酸化物層3を、CF4を用いた反応性イ
オンエツチングにより下部電極Nb膜2のエツチングを
それぞれ行った。
AQおよびAQ酸化物層3をArビームによってエツチ
ングを行ったのは、これらのAQ層がCF4ガスによる
反応性イオンエツチングによってエツチングが進行しな
いからである。これはA 1. F 3の沸点が104
0℃と高く、CF4ガスによってAA反応物が形成され
ても膜表面に残ることによる。
つぎに接合部分を含み、前記矩形状パターンと交差する
矩形状のレジス1−パターンを形成した(第4図)。C
F4ガスを用いた反応性イオンエツチングによりレジス
トパターン以外の場所における上部電極Nb膜4のエツ
チングを行った。このエツチング工程においては、主と
して上部電極Nb膜4がエツチングされ、Nb酸化物層
5は相対的にエツチング速度が遅く、AIl酸化物層3
表面ではエツチングが全く進行しない。したがって、上
部電極Nb膜膜部部分エツチング工程終了後、陽極酸化
によって形成したNb酸化物層5は絶縁層として残され
る。エツチング工程終了段階において、下部電極Nb膜
膜端端部および第1回目の矩形状パターン部分でかつ第
2回目の矩形状レジストパターンに覆われない領域はN
bあるいはAQ酸化物層が露出している。これら露出し
ている部分を完全に絶縁化するために、−酸化シリコン
(S i O)膜6の形成を行った。不要な部位におけ
るSiO膜はレジスト膜とともにリフトオフ法によって
除去した。
つぎに接合上部電極膜表面をArガス雰囲気中の高周波
放電によってクリーニングしたあと、厚さ300nmの
Nb膜7の堆積を行った(第5図)。
Nb膜の堆積は前記接合電極膜の場合と同じくマグネト
ロンスパッタ法によって形成した。さらにレジストパタ
ーン形成後、cF4ガスによる反応性イオンエツチング
によってレジストパターン以外のNb膜部分を除去する
ことにより、上部電極につながる配線層7を形成した。
以上の工程を経ることにより、接合部分の寸法1.5μ
m角のジョセフソン素子を得ることができた。しかも、
80個直列に接続した1、5μm0のジョセフソン素子
に対する臨界電流の分布幅は±lO%以内であった。ジ
ョセフソン素子の面積分布に関しては、最大分布幅で±
5%であった。
これらの面積および特性の均一度は上記方法に従って作
製したジョセフソン素子が、発明の利用分野において述
べた計算機用スイッチング回路に利用するに十分な特性
を有することを意味する。
また一般にジョセフソン素子に求められる性能は大別し
て4種類ある。つまり(1)接合容量が小さいこと、(
2)特性の均一性を有すること、(3)リーク電流の割
合が小さいこと、および(4)耐久性を有することであ
る。
本発明においては、実施例において述べたごとく、接合
寸法の微細化によって(1)において述べた接合容量の
縮小化をはかることができる。さらに、上に述べた寸法
の均一化によって、(2)における均一なジョセフソン
素子特性を得られる。
本発明においては、上部電極および下部電極ともにNb
あるいはNb系超電導膜を用いているので、低いリーク
電流割合(3)が得られる。リーク電流の常電導トンネ
ル抵抗に対する割合は15以上であった。耐久性(4)
に関しては、本発明におけるジョセフソン素子は室温と
測定温度間における100回の熱サイクルに対して、臨
界電流の変化を示さなかった。
〔発明の効果〕
以上実施例において具体的に述べたごとく、本発明によ
れば、上部電極および下部電極ともにNbあるいはNb
系超電導素子とするジョセフソン素子において、微細で
寸法の均一性に優れ、したがって高い均一度をもったジ
ョセフソン素子特性を得ることができる。
【図面の簡単な説明】
第1図はジョセフソン素子の作製工程において、下部電
極Nb、AQ酸化物トンネル障壁層および上部電極Nb
を形成したときの断面図、第2図は第1図において接合
部を含む矩形のエツチングパターン形成後、陽極酸化膜
層を形成したときの断面図、第3図は第2図において、
配線層のためのエツチングを施したときの断面図、第4
図は接合部を含む2番目の矩形パターンを形成後、Si
Oで埋戻したときの断面図、第5図は上部電極につなが
る配線を施したときの断面図である。 1・・・St基板、2・・・Nb下部電極膜、3・・・
Aρ酸化物トンネル障壁層、4・・・Nb上部電極膜、
5・・・Nb陽極酸化膜、6・・・SiO絶縁膜、7・
・・Nb配線膜。

Claims (1)

    【特許請求の範囲】
  1. 1、下部電極および上部電極をNbあるいはNbを構成
    元素として含む超電導材料とし、酸化物層をトンネル障
    壁層とするジョセフン素子の製造方法において、(1)
    前記下部電極、トンネル障壁層および上部電極を連続的
    に形成する工程、(2)接合部のレジストパターンを形
    成する工程、(3)前記接合部のレジストパターン以外
    の部分をエッチングにより除去する工程、(4)除去さ
    れた当該下部電極部分に厚さ10nm以上の酸化膜を形
    成し、絶縁層とする工程、(5)上記(2),(3),
    (4)の工程により形成された接合部パターンと交差す
    るレジストパターンを形成する工程、(6)該レジスト
    パターン以外の部分をエッチングにより除去する工程お
    よび除去された部分を絶縁膜により埋戻す工程からなる
    ことを特徴とするジョセフン素子の製造方法。
JP61024965A 1986-02-08 1986-02-08 ジヨセフソン素子の製造方法 Granted JPS62183576A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61024965A JPS62183576A (ja) 1986-02-08 1986-02-08 ジヨセフソン素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61024965A JPS62183576A (ja) 1986-02-08 1986-02-08 ジヨセフソン素子の製造方法

Publications (2)

Publication Number Publication Date
JPS62183576A true JPS62183576A (ja) 1987-08-11
JPH0519993B2 JPH0519993B2 (ja) 1993-03-18

Family

ID=12152684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61024965A Granted JPS62183576A (ja) 1986-02-08 1986-02-08 ジヨセフソン素子の製造方法

Country Status (1)

Country Link
JP (1) JPS62183576A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110635022A (zh) * 2019-09-27 2019-12-31 江苏鲁汶仪器有限公司 一种铌基约瑟夫森结刻蚀方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58175830A (ja) * 1982-04-08 1983-10-15 Matsushita Electric Ind Co Ltd パタ−ン形成方法
JPS58200586A (ja) * 1982-05-10 1983-11-22 ロツクウエル・インタ−ナシヨナル・コ−ポレ−シヨン ニオブ−絶縁体−ニオブのジヨセフソンのトンネル接合デバイスのその場製造の方法
JPS61144083A (ja) * 1984-12-18 1986-07-01 Agency Of Ind Science & Technol ジヨセフソン接合素子の形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58175830A (ja) * 1982-04-08 1983-10-15 Matsushita Electric Ind Co Ltd パタ−ン形成方法
JPS58200586A (ja) * 1982-05-10 1983-11-22 ロツクウエル・インタ−ナシヨナル・コ−ポレ−シヨン ニオブ−絶縁体−ニオブのジヨセフソンのトンネル接合デバイスのその場製造の方法
JPS61144083A (ja) * 1984-12-18 1986-07-01 Agency Of Ind Science & Technol ジヨセフソン接合素子の形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110635022A (zh) * 2019-09-27 2019-12-31 江苏鲁汶仪器有限公司 一种铌基约瑟夫森结刻蚀方法

Also Published As

Publication number Publication date
JPH0519993B2 (ja) 1993-03-18

Similar Documents

Publication Publication Date Title
EP0419361B1 (en) Electrode for electrical connection to oxide superconductor and method for forming the same
JPS59138390A (ja) 超電導スイツチング装置
JPS63226981A (ja) 超伝導集積回路装置およびその製造方法
US4176029A (en) Subminiature bore and conductor formation
US4263603A (en) Subminiature bore and conductor formation
JPS62183576A (ja) ジヨセフソン素子の製造方法
JPH058596B2 (ja)
JPS61144892A (ja) シヨセフソン集積回路の製造方法
JPS60208873A (ja) ジヨセフソン接合素子の製造方法
JPS6120377A (ja) 超電導回路
JPS5979585A (ja) ジヨセフソン接合素子とその製造方法
JP2976904B2 (ja) 超電導電界効果型素子およびその作製方法
JPS61208879A (ja) ジヨセフソン集積回路の製造方法
JPH0766460A (ja) 超伝導回路
JPS60250682A (ja) 超電導素子
JPS6224677A (ja) 超伝導回路用接地面の形成方法
JPS58108739A (ja) ジヨセフソン接合装置
JPH03263884A (ja) ジョセフソン集積回路の製造方法
JPS63289880A (ja) ジョセフソン接合素子の製造方法
JPH03106080A (ja) 超電導装置の作製方法
JPS60210886A (ja) 超電導素子
JPS63224272A (ja) 超電導スイツチング装置
JPS63224273A (ja) ジヨセフソン接合素子とその作製方法
JPS58125880A (ja) ジヨセフソン接合素子
JPS59189687A (ja) ジヨセフソン接合素子の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term