CN102087994B - 接触孔的填充方法 - Google Patents
接触孔的填充方法 Download PDFInfo
- Publication number
- CN102087994B CN102087994B CN 200910252940 CN200910252940A CN102087994B CN 102087994 B CN102087994 B CN 102087994B CN 200910252940 CN200910252940 CN 200910252940 CN 200910252940 A CN200910252940 A CN 200910252940A CN 102087994 B CN102087994 B CN 102087994B
- Authority
- CN
- China
- Prior art keywords
- contact hole
- fill method
- etching
- conducting medium
- sputter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种接触孔的填充方法，包括：提供带有接触孔的半导体衬底；第一填充阶段，采用溅射工艺，将导电介质部分填充所述接触孔，所述第一填充阶段中的溅射温度大于400℃；第二填充阶段，采用溅射工艺，将导电介质填充满所述接触孔，所述第二填充阶段中的溅射温度大于400℃。本发明能在高温下对接触孔进行填充，提高导电介质的流动性，实现完全填满整个接触孔。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及半导体制造工艺过程中接触孔的填充方法。
背景技术
随着集成电路的制作朝向超大规模集成电路发展，其内部电路的密度越来越大，元件数量不断增加，器件尺寸不断缩小，当器件尺寸缩小至次微米量级时，相应地会产生许多新的问题，如器件、接触孔阻值增大，RC延迟加长等，这些都对半导体制作工艺提出了更多新的挑战。其中，为了实现多层结构间电连接的接触孔的性能优劣对电路的整体性能有着重要的影响。
一个典型的例子是在进入1.0微米以下工艺后，采用现有的填充方法制作的接触孔会出现一些新的问题。图1至图3为说明现有的接触孔填充方法的器件结构剖面示意图，下面结合图1至图3对现有的接触孔的填充方法及其出现的问题进行说明。
首先，如图1所示，提供半导体衬底。所述半导体衬底可以为部分处理的基片10，形成有隔离结构12、位于隔离结构12之间的器件结构和覆盖所述器件结构的介质层14。其中，所述隔离结构12可以是局部氧化隔离(LOCOS)或浅沟槽隔离(STI)；所述器件结构为MOS晶体管M1、M2(例如为N型MOS管或P型MOS管)，包括栅极110和位于栅极110相对二侧的源极120和漏极130。接着，如图2所示，采用光刻、刻蚀的方法在介电层14上与硅衬底中电极(例如为栅极110和源极120)相对应的位置处形成接触孔开口(对应栅极110的接触孔标记为150，对应源极120的接触孔标记为160)。如图3所示，形成接触孔150、160后，再在接触孔150、160的周壁以及介电层14的表面形成保护层17，并在保护层17上形成导电金属18，所述导电金属18将接触孔150、160的对应区域填充满，这样就可以制成实现层间电连接的接触孔。所述填充的导电金属18可以是铝硅铜，所用的方法是物理溅射沉积方法。当然，在填充导电金属之前，一般还需要先形成一层阻挡层，在此不再赘述。
易知，所需填充的接触孔的深宽比(A/R)、接触孔的形貌和导电金属的流动性决定了接触孔填充是否良好。在上述填充方法中，由于在填充过程中的工作温度大致在300℃至400℃，导电金属的流动性较弱，影响填充效果，不能100％填充满接触孔，可能会出现影响导电性能的死角、空穴等。例如，如图4所示的电镜图片，特别地，对于与源极120对应的接触孔160而言，前层的台阶差和介质的流动性使其具有的深宽比要比位于相对二侧的与栅极110对应的接触孔150具有的深宽比来得更大，增加了填充的难度。
为了提升接触孔的填充效果，可以增大接触孔的孔径尺寸、降低深宽比的方法，但这样会直接增加器件的面积，不符合微型化的趋势。
发明内容
本发明解决的问题是提供一种接触孔的填充方法，解决具有较大深宽比的接触孔出现的填充不良的问题。
为解决上述问题，本发明提供了一种接触孔的填充方法，包括：提供带有接触孔的半导体衬底；第一填充阶段，采用溅射工艺，将导电介质部分填充所述接触孔，使得在所述接触孔的底部和侧壁溅射有导电介质，所述第一填充阶段中的溅射温度大于400℃；第二填充阶段，采用溅射工艺，将导电介质填充满所述接触孔，所述第二填充阶段中的溅射温度大于400℃。
可选地，所述接触孔的形成方法包括：提供半导体衬底，所述半导体衬底形成有器件结构和覆盖所述器件结构的介质层；在所述介质层上形成光刻胶图形；以所述光刻胶图形为掩膜，刻蚀所述介质层直至暴露出所述半导体衬底，形成接触孔。
可选地，所述刻蚀所述介质层直至暴露出所述半导体衬底，形成接触孔的方法包括结合各向同性刻蚀和各向异性刻蚀所述介质层形成接触孔，所述接触孔的上端尺寸要相对大于其下端尺寸。
可选地，所述各向同性刻蚀为微波刻蚀。
可选地，所述各向异性刻蚀为等离子体刻蚀。
可选地，在第一填充阶段之前，还包括在所述接触孔的底部和侧壁形成保护层的步骤。
可选地，在形成保护层之前，还包括采用物理反溅以修整圆化所述接触孔的步骤。
可选地，所述物理反溅的工艺参数包括：反溅量为200埃至500埃，反溅功率为100瓦至200瓦，Ar流量为5SCCM至15SCCM，反溅时间为20秒至50秒。
可选地，所述第一填充阶段中溅射工艺的参数包括：溅射温度为450℃至500℃，溅射功率为4千瓦至7千瓦，溅射量为500埃至1500埃。
可选地，所述第二填充阶段中溅射工艺的参数包括：溅射温度为450℃至500℃，溅射功率为0.4千瓦至0.7千瓦，溅射量为4000埃至6000埃。
可选地，所述接触孔的深宽比至少大于0.5。
与现有技术相比，本发明通过在执行接触孔的填充过程中，分为二个填充阶段依序对接触孔进行填充，且在填充时将温度控制在400℃以上，将功率控制在较低水平上，提高了导电介质的流动性，使得导电介质充分填满整个接触孔，提高接触孔的导电性能。
附图说明
图1至图3为现有技术中接触孔的填充方法的过程示意图；
图4为现有技术的填充方法填充接触孔后的电镜图片；
图5为本发明实施方式中接触孔的填充方法的流程示意图；
图6为图5中步骤S10的详细流程示意图；
图7至图10为本发明实施方式中接触孔的填充方法的过程示意图。
具体实施方式
本发明的发明人发现，利用传统的接触孔填充方法填充连接孔时，由于用于填充接触孔的导电金属的流动性较弱等因素使得导电金属很难达到完全填充而可能出现空穴，特别是对于具有大深宽比的接触孔，所述填充缺陷愈发明显。
因此，为解决上述问题，本发明提供了一种接触孔的填充方法，该方法基于导电介质(例如为铝硅铜)在高温下具有较好的流动性的特点，在高温状况下，分为二个填充阶段依序对接触孔进行填充。这种填充方法能提高用于填充的导电介质的流动性，使得所述接触孔被导电介质填充满，基本杜绝了空穴的产生。
参考图5，本发明在一实施方式中提供一种接触孔的填充方法，包括步骤：
步骤S10，提供带有接触孔的半导体衬底；
步骤S12，采用物理反溅以修整圆化所述接触孔；
步骤S14，在所述接触孔的底部和侧壁形成保护层；
步骤S16，第一填充阶段，采用溅射工艺，将导电介质部分填充所述接触孔，使得在所述接触孔的底部和侧壁溅射有导电介质，所述第一填充阶段中的溅射温度大于400℃；
步骤S18，第二填充阶段，采用溅射工艺，将导电介质填充满所述接触孔，所述第二填充阶段中的溅射温度大于400℃。
下面结合附图对于上述实例过程进行详细说明。
结合图5和图7所示，上述制作接触孔的过程首先为步骤S10所述，提供带接触孔26的半导体衬底。所述半导体衬底可以为部分处理的基片20，包括在基片20上形成的隔离结构22、位于隔离结构22之间的器件结构和覆盖所述器件结构的介质层24。其中，所述隔离结构22可以是局部氧化隔离(LOCOS)或浅沟槽隔离(STI)；所述器件结构为N型MOS管或P型MOS管，包括栅极210和位于栅极210相对二侧的源极220和漏极230，栅极210与基片20之间还可以包括为氧化硅或氮氧化硅的栅极介电层(未在图式中标示)；所述介质层24可以为具有绝缘作用的氧化硅。
在本实施例中，为叙述方便，是以与所述器件结构的源极220对应的接触孔进行填充作业为例进行说明的，但并不以此为限，例如，在其他实施例中，也可以选取与所述器件结构的栅极210和/或漏极230对应的接触孔或者其他类型的接触孔作为说明对象，在此不再赘述。
另外，所述对应源极220的接触孔26，如图6所示，可以通过如下步骤形成：
(a-1)，提供半导体衬底，所述半导体衬底形成有器件结构和覆盖所述器件结构的介质层。
(a-2)，在所述介质层上形成光刻胶图形。具体过程包括通过例如旋转涂布等方式在所述介质层上形成光刻胶，通过曝光将接触孔掩膜图形从掩膜版上转移到光刻胶上，并利用显影液将相应部位的光刻胶去除以形成与接触孔掩膜图形一致的光刻胶图形。
(a-3)，以所述光刻胶图形为掩膜，在刻蚀设备的腔室内采用各向同性刻蚀和各向异性刻蚀相结合的方式刻蚀介质层直至暴露出基片，形成接触孔。所述各向同性刻蚀和各向异性刻蚀相结合的方式可以是先进行各向同性刻蚀后进行各向异性刻蚀。所述各向异性刻蚀能保证精确地在被刻蚀的介质层上复制出与所述光刻胶图像完全一致的接触孔，保证了对芯片面积的最大节省；所述各向同性刻蚀能增加接触孔上端尺寸，使得其上端尺寸要相对大于下端尺寸，有利于后续导电介质的填充。
所述各向同性刻蚀可以为在微波刻蚀设备中进行的微波刻蚀，所述各向异性刻蚀可以为在等离子体型刻蚀设备中进行的等离子刻蚀。
接着，采用物理反溅以修整圆化接触孔26。在本实施例中，所述物理反溅工艺就是利用等离子体去轰击接触孔26各部位，去除掉一部分多余或残留的介电层24材料。参数具体包括：反溅量为200埃至500埃，反溅功率为100瓦至200瓦，Ar流量为5SCCM至15SCCM，反溅时间为20秒至50秒。所述物理反溅工艺作为后续填充工艺的一个预置工艺，能使得接触孔表面圆滑，无明显的凸点或凹陷等，特别是，对于接触孔26的开口处以及底部与侧壁交接处得到很好地圆化。
结合图5和图8，在接触孔26的底部和侧壁以及介电层24的表面形成保护层27。在填充导电介质之前一般还需先形成保护层，是在于如果直接将导电介质填充至接触孔内，则导电介质或其反应物会与接触孔底部的半导体衬底(包括栅极、源极或漏极)中的元素(例如硅)发生反应，导致对硅的消耗以及对硅衬底的侧向侵蚀，影响器件性能。在本实施例中，所述保护层27的材料选自钛或者氮化钛，所述保护层27可以为单层结构或多层叠加结构，形成的保护层27用于阻止后续填充的金属介质向周边的扩散，从而提高接触孔26的形成质量。形成保护层27的工艺可以为公知的沉积工艺，例如物理溅射沉积工艺或者化学气相沉积工艺。
结合图5和图9，执行第一填充阶段，采用溅射工艺，在接触孔26的底部和侧壁以及介电层24的表面施加导电介质28a，在接触孔26的对应区域，导电介质28a将接触孔26部分填充。所述导电介质28a可以是铝、铜、铝硅铜、镍、钛、钨以及含有铝、铜、铝硅铜、镍、钛、钨的合金中的任一种。在本实施例中，选取的导电物质为铝硅铜，其工艺参数具体包括：溅射温度为450℃至500℃，溅射功率为4千瓦至7千瓦，溅射量为500埃至1500埃。本发明的发明人发现，所述第一填充阶段实质为成核阶段，在所述阶段中，通过将溅射温度提高(大于400℃)，可以明显提高导电介质熔融后的流动性；且，加上功率较低(小于10千瓦)，能形成细密的成核结晶，提高导电介质的填充效果。
结合图5和图10，执行第二填充阶段，采用溅射工艺，在所述导电介质28a上施加导电介质28b，以在接触孔26的对应区域，导电介质28b将接触孔26填充满。所述导电介质28b与所述第一填充阶段中的导电介质28a相一致。仍以导电介质为铝硅铜为例，在本实施例中，第二填充阶段的工艺参数具体包括：溅射温度为450℃至500℃，溅射功率为0.4千瓦至0.7千瓦，溅射量为4000埃至6000埃。本发明的发明人发现，所述第一填充阶段为主题沉积阶段，在所述阶段中，通过将溅射温度提高(大于400℃)，可以明显提高导电介质熔融后的流动性；且，加上功率较低(小于1千瓦)，能形成细小的溅射晶粒，提高导电介质的填充能力，基本上甚至实质上实现接触孔100％的填充效果，提高了接触孔填充后的导电性能。
综上所述，本发明的接触孔填充方法通过在执行接触孔的填充过程中，将填充工艺分为包括成核阶段和沉积阶段的二个填充阶段来实现，且在每一个填充阶段中，相对于现有技术，通过将温度控制在较高的水平上，提升了导电介质的流动性，使得导电介质充分填满整个接触孔，提高接触孔的导电性能。
另外，在第一填充阶段和第二填充阶段的溅射工艺中，将功率控制在较低水平上，提升了导电介质的晶粒的细密度，提高接触孔的填充效果。
再者，本发明的接触孔填充方法，在将导电介质填充至接触孔之前，还预先对接触孔进行了物理反溅工艺，对所述接触孔进行修整圆化，使得接触孔各表面更加圆润光滑，去除填充死角，利于后续导电介质的填充，相应提高接触孔的填充效果。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种接触孔的填充方法，其特征在于，包括：
提供带有接触孔的半导体衬底；
第一填充阶段，采用溅射工艺，将导电介质部分填充所述接触孔，使得在所述接触孔的底部和侧壁溅射有导电介质，所述第一填充阶段中溅射工艺的参数包括：溅射温度为500℃，溅射功率为4千瓦至7千瓦，溅射量为500埃至1500埃，溅射形成细密的成核结晶，提高导电介质的填充效果；
第二填充阶段，采用溅射工艺，将导电介质填充满所述接触孔，所述第二填充阶段中的溅射温度大于400℃。
2.如权利要求1所述的接触孔的填充方法，其特征在于，所述接触孔的形成方法包括：
提供半导体衬底，所述半导体衬底形成有器件结构和覆盖所述器件结构的介质层；
在所述介质层上形成光刻胶图形；
以所述光刻胶图形为掩膜，刻蚀所述介质层直至暴露出所述半导体衬底，形成接触孔。
3.如权利要求2所述的接触孔的填充方法，其特征在于，所述刻蚀所述介质层直至暴露出所述半导体衬底，形成接触孔的方法包括结合各向同性刻蚀和各向异性刻蚀刻蚀所述介质层形成接触孔，所述接触孔的上端尺寸要相对大于其下端尺寸。
4.如权利要求3所述的接触孔的填充方法，其特征在于，所述各向同性刻蚀为微波刻蚀。
5.如权利要求3所述的接触孔的填充方法，其特征在于，所述各向异性刻蚀为等离子体刻蚀。
6.如权利要求1所述的接触孔的填充方法，其特征在于，在第一填充阶段之前，还包括在所述接触孔的底部和侧壁形成保护层的步骤。
7.如权利要求6所述的接触孔的填充方法，其特征在于，在形成保护层之前，还包括采用物理反溅以修整圆化所述接触孔的步骤。
8.如权利要求7所述的接触孔的填充方法，其特征在于，所述物理反溅的工艺参数包括：反溅量为200埃至500埃，反溅功率为100瓦至200瓦，Ar流量为5SCCM至15SCCM，反溅时间为20秒至50秒。
9.如权利要求1所述的接触孔的填充方法，其特征在于，所述第二填充阶段中溅射工艺的工艺参数包括：溅射温度为450°C至500°C，溅射功率为0.4千瓦至0.7千瓦，溅射量为4000埃至6000埃。
10.如权利要求1所述的接触孔的填充方法，其特征在于，所述接触孔的深宽比至少大于0.5。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910252940 CN102087994B (zh) | 2009-12-04 | 2009-12-04 | 接触孔的填充方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910252940 CN102087994B (zh) | 2009-12-04 | 2009-12-04 | 接触孔的填充方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102087994A CN102087994A (zh) | 2011-06-08 |
| CN102087994B true CN102087994B (zh) | 2013-08-14 |
Family
ID=44099719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200910252940 Active CN102087994B (zh) | 2009-12-04 | 2009-12-04 | 接触孔的填充方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102087994B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104752158B (zh) * | 2013-12-30 | 2019-02-19 | 北京北方华创微电子装备有限公司 | 硅深刻蚀方法 |
| CN104253087B (zh) * | 2014-04-18 | 2019-06-11 | 上海华虹宏力半导体制造有限公司 | 铝金属工艺接触孔的填充方法 |
| CN105112972A (zh) * | 2015-08-27 | 2015-12-02 | 成都嘉石科技有限公司 | 一种电镀种子层的制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5106781A (en) * | 1988-07-12 | 1992-04-21 | U.S. Philips Corporation | Method of establishing an interconnection level on a semiconductor device having a high integration density |
| EP0878843A2 (en) * | 1997-05-13 | 1998-11-18 | Applied Materials, Inc. | Method of sputtering copper to fill trenches and vias |
| US6197686B1 (en) * | 1992-03-03 | 2001-03-06 | Sony Corporation | Aluminum metallization by a barrier metal process |
-
2009
- 2009-12-04 CN CN 200910252940 patent/CN102087994B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5106781A (en) * | 1988-07-12 | 1992-04-21 | U.S. Philips Corporation | Method of establishing an interconnection level on a semiconductor device having a high integration density |
| US6197686B1 (en) * | 1992-03-03 | 2001-03-06 | Sony Corporation | Aluminum metallization by a barrier metal process |
| EP0878843A2 (en) * | 1997-05-13 | 1998-11-18 | Applied Materials, Inc. | Method of sputtering copper to fill trenches and vias |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102087994A (zh) | 2011-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9130023B2 (en) | Isolated insulating gate structure | |
| JP4256772B2 (ja) | デュアル・ゲート論理デバイスの中間構造の製造方法 | |
| US20060017093A1 (en) | Semiconductor devices with overlapping gate electrodes and methods of fabricating the same | |
| US8343864B2 (en) | DRAM with schottky barrier FET and MIM trench capacitor | |
| JPH06204165A (ja) | 半導体構造上の接点スタッドの製造方法 | |
| CN102456617A (zh) | 形成自对准局部互连的方法和由此形成的结构 | |
| CN102087994B (zh) | 接触孔的填充方法 | |
| US8470702B2 (en) | Semiconductor device and method for forming the same | |
| US20060003541A1 (en) | Method for forming device isolation film of semiconductor device | |
| CN102437089B (zh) | 一种铜后道互连工艺 | |
| JP2005340782A (ja) | 半導体装置およびその製造方法 | |
| US7122850B2 (en) | Semiconductor device having local interconnection layer and etch stopper pattern for preventing leakage of current | |
| KR100538882B1 (ko) | 반도체 소자의 제조 방법 | |
| US20090294969A1 (en) | Semiconductor contact formation system and method | |
| JP2000156467A (ja) | 半導体装置の製造方法 | |
| JP2002050702A (ja) | 半導体装置 | |
| US20130270614A1 (en) | Formation of a trench silicide | |
| US20080160741A1 (en) | Method of manufacturing semiconductor device | |
| KR20010059019A (ko) | 반도체소자의 비트라인 형성방법 | |
| US11784087B2 (en) | Semiconductor structure having layers in a trench and method of manufacturing the same | |
| US7097921B2 (en) | Sandwich arc structure for preventing metal to contact from shifting | |
| KR101076781B1 (ko) | 반도체 소자 및 그의 형성 방법 | |
| US7144785B2 (en) | Method of forming isolation trench with spacer formation | |
| JP4299380B2 (ja) | 半導体装置及びその製造方法 | |
| KR20050003290A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20171124 Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Patentee after: Wuxi Huarun Shanghua Technology Co., Ltd. Address before: 214028 Wuxi provincial high tech Industrial Development Zone, Hanjiang Road, No. 5, Jiangsu, China Co-patentee before: Wuxi Huarun Shanghua Technology Co., Ltd. Patentee before: Wuxi CSMC Semiconductor Co., Ltd. |