KR101076781B1 - 반도체 소자 및 그의 형성 방법 - Google Patents
반도체 소자 및 그의 형성 방법 Download PDFInfo
- Publication number
- KR101076781B1 KR101076781B1 KR1020090069258A KR20090069258A KR101076781B1 KR 101076781 B1 KR101076781 B1 KR 101076781B1 KR 1020090069258 A KR1020090069258 A KR 1020090069258A KR 20090069258 A KR20090069258 A KR 20090069258A KR 101076781 B1 KR101076781 B1 KR 101076781B1
- Authority
- KR
- South Korea
- Prior art keywords
- bit line
- forming
- abandoned
- layer
- semiconductor substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 title claims description 51
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 125000006850 spacer group Chemical group 0.000 claims abstract description 24
- 239000010410 layer Substances 0.000 claims description 55
- 239000011229 interlayer Substances 0.000 claims description 15
- 238000005468 ion implantation Methods 0.000 claims description 13
- 150000004767 nitrides Chemical class 0.000 claims description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 239000010937 tungsten Substances 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910010282 TiON Inorganic materials 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 239000010408 film Substances 0.000 description 24
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 230000007547 defect Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 기판 상에 구비된 에피텍셜 성장층, 상기 에피텍셜 성장층 상에 구비된 도전막, 상기 도전막 상에 구비되는 비트라인용 전극 및 상기 비트라인용 전극 측벽 하부에 구비된 제 1 절연 스페이서를 포함하는 비트라인 및 상기 비트라인의 양측에 구비되는 저장전극 콘택을 포함함으로써, 비트라인 콘택과 저장전극 콘택이 전기적으로 접합되는 불량을 방지하고, 비트라인 콘택 저항의 증가를 방지하는 효과를 제공한다.
비트라인 콘택, 저장전극 콘택, 콘택 저항
Description
본 발명은 반도체 소자 및 그의 형성 방법에 관한 것으로, 보다 자세하게는 매립형 게이트를 포함하는 반도체 소자 및 그의 형성 방법에 관한 것이다.
최근의 대부분의 전자 제품들(electronic appliances)은 반도체 장치(semiconductor devices)를 구비한다. 상기 반도체 장치는 트랜지스터, 저항 및 커패시터 등의 전자 부품(electronic element)들을 구비하며, 이들 전자 부품들은 상기 전자 제품들의 부분적 기능을 수행할 수 있도록 설계된 후, 반도체 기판 상에 집적된다. 예를 들면, 컴퓨터 또는 디지털 카메라 등의 전자 제품들은 정보 저장을 위한 메모리 칩(memory chip), 정보 제어를 위한 처리 칩(processing chip) 등의 반도체 장치들을 구비하고, 상기 메모리 칩 및 처리 칩은 반도체 기판 상에 집적된 상기 전자 부품들을 구비한다.
한편, 상기 반도체 장치들은 소비자가 요구하는 우수한 성능 및 저렴한 가격을 충족시키기 위해, 점점 더 고집적화될 필요가 있다. 반도체 메모리 소자의 집적도가 높아지면서 디자인 룰(design rule)이 감소하게 되어 반도체 소자의 패턴도 미세화되고 있다. 반도체 소자의 극미세화 및 고집적화가 진행됨에 따라 메모리 용량의 증가에 비례하여 전체적인 칩(chip) 면적은 증가되고 있지만 실제로 반도체 소자의 패턴이 형성되는 셀(cell) 영역의 면적은 감소되고 있다. 따라서, 원하는 메모리 용량을 확보하기 위해서는 한정된 셀 영역 내에 보다 많은 패턴이 형성되어야만 하므로, 패턴의 선폭(critical dimension)이 감소된 미세 패턴을 형성하여야 한다.
미세 패턴을 형성하는 방법에는 노광마스크(photo mask)로서 위상반전마스크(phase shift mask)를 사용하는 방법이나, 이미지 콘트라스트를 향상시킬 수 있는 별도의 박막을 웨이퍼 상에 형성하는 씨.이.엘(contrast enhancement layer; CEL) 방법이나, 두층의 감광막 사이에 에스.오.지(spin on glass; SOG)등의 중간층을 개재시킨 삼층레지스트(Tri layer resister; 이하 TLR이라 칭함) 방법 또는 감광막의 상측에 선택적으로 실리콘을 주입시키는 실리레이션 방법 등이 개발되어 분해능 한계치를 낮추고 있다.
한편, 상하의 도전배선을 연결하는 콘택은 라인/스페이스 패턴에 비해 디자인룰에 큰 영향을 받게 된다. 즉, 소자가 고집적화 되어감에 따라 자체의 크기와 주변배선과의 간격이 감소함에 따라 콘택의 지름과 깊이의 비인 에스팩트비(aspect ratio)가 증가하게 되어 콘택을 형성하는 공정은 점차 고집적화되는 반도체 소자의 형성 방법에서 중요하다. 따라서, 다층의 도전배선을 구비하는 고집적 반도체소자에서는 콘택 형성 공정에서 마스크들간의 정확하고 엄격한 정렬이 요구되어 공정여유도가 감소되거나, 여유없이 공정을 진행하여야하는 어려움이 있다.
특히, 랜딩플러그 공정 시에 랜딩플러그와 게이트 또는 랜딩플러그와 리세스 게이트(recess gate)의 자기정렬페일(SAC Fail:Self align contact Fail)이 유발되어 수율을 저하시키는 문제를 유발한다. 따라서, 게이트 또는 리세스 게이트 구조에서 매립형 게이트(buried gate) 구조로 변화시켜 랜딩플러그와의 자기정렬페일을 방지하는 기술이 제안되었다.
그러나, 매립형 게이트 구조 또한 저장전극 콘택과 비트라인의 자기정렬페일이 유발되거나 저장전극 콘택이 랜딩플러그와 접속되지 않는 문제가 여전히 발생하게 되었다.
본 발명은 매립형 게이트를 형성함에 있어서, 반도체 소자의 고집적화로 인해 비트라인과 저장전극 콘택의 자기정렬페일을 유발하여 반도체 소자의 특성을 저하시키는 문제를 해결하고자 한다.
본 발명에 따른 반도체 소자는 반도체 기판 상에 구비된 에피텍셜 성장층, 상기 에피텍셜 성장층 상에 구비된 도전막, 상기 도전막 상에 구비되는 비트라인용 전극 및 상기 비트라인용 전극 측벽 하부에 구비된 제 1 절연 스페이서를 포함하는 비트라인 및 상기 비트라인의 양측에 구비되는 저장전극 콘택을 포함하는 것을 특징으로 한다. 여기서, 상기 에피텍셜 성장층은 비트라인 콘택 저항이 증가되지 않도록 하고, 제 1 절연 스페이서는 저장전극 콘택과 비트라인 콘택이 전기적으로 접합되어 불량을 일으키는 문제를 해결한다.
이때, 상기 반도체 기판에 구비된 매립형 게이트 및 상기 매립형 게이트 상에 구비된 캡핑 질화막을 더 포함하는 것을 한다.
그리고, 상기 도전막은 Ti,TiN 및 이들의 조합 중 어느하나로 적층된 구조인 것을 특징으로 한다.
또한, 상기 절연 스페이서는 TiON인 것을 특징으로 한다.
그리고, 상기 비트라인용 전극은 텅스텐인 것을 특징으로 한다.
그리고, 상기 비트라인용 전극 상부에 하드마스크층이 더 구비된 것을 특징 으로 한다.
그리고, 상기 비트라인의 측벽에 제 2 절연 스페이서가 더 구비된 것을 특징으로 한다.
본 발명에 따른 반도체 소자의 형성 방법은 반도체 기판 상에 상기 반도체 기판을 노출시키는 비트라인 콘택홀을 정의하는 층간절연막을 형성하는 단계와 상기 비트라인 콘택홀 저면에 에피텍셜 성장층을 형성하는 단계와 상기 에피텍셜 성장층을 포함하는 상기 비트라인 콘택홀 표면에 도전막을 형성하는 단계와 상기 도전막 상부에 비트라인용 전극을 형성하는 단계와 상기 비트라인용 전극, 상기 도전막, 상기 층간절연막을 식각하여 비트라인을 형성하는 단계와 상기 도전막 측벽부에 이온주입 공정을 수행하여 제 1 절연 스페이서를 형성하는 단계 및 상기 비트라인의 양측벽에 저장전극 콘택을 형성하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 층간절연막을 형성하는 단계 이전, 상기 반도체 기판에 매립형 게이트를 형성하는 단계 및 상기 매립형 게이트를 포함하는 상기 반도체 기판 상에 캡핑 질화막을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
그리고, 상기 에피텍셜 성장층을 형성하는 단계는 상기 반도체 기판을 씨드층으로 하여 상기 에피텍셜 성장 방법으로 수행되는 것을 특징으로 한다.
그리고, 상기 비트라인용 전극을 형성하는 단계 이후, 상기 비트라인용 전극 상부에 하드마스크층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
그리고, 상기 비트라인을 형성하는 단계 이후, 상기 비트라인의 측벽에 제 2 절연 스페이서를 형성하는 단계를 더 포함하는 것을 특징으로 한다.
그리고, 상기 이온주입을 수행하는 단계는 상기 도전막에 트위스트 틸트된 상태에서 산소가 주입되는 것을 특징으로 한다.
그리고, 5KeV이하의 이온주입 에너지로 수행되는 것을 특징으로 한다.
본 발명은 매립형 게이트를 포함하는 반도체 소자를 형성하는 과정에서, 비트라인 콘택과 저장전극 콘택이 전기적으로 접합되는 불량을 방지하고, 비트라인 콘택 저항의 증가를 방지하는 효과를 제공한다.
이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명에 따른 반도체 소자를 나타낸 단면도이고, 도 2a 내지 도 2g는 본 발명에 따른 반도체 소자의 형성 방법을 나타낸 단면도이다.
도 1에 도시된 바와 같이, 본 발명에 따른 반도체 소자는 활성영역(104)을 포함하는 반도체 기판(100)에 매립된 매립형 게이트(106)와 활성영역(104)에 형성된 매립형 게이트(106) 사이의 상부에 구비되는 비트라인을 포함한다. 이때, 비트라인은 반도체 기판(100) 상에 구비된 에피텍셜 성장층(114), 도전막(116), 비트라인용 전극(118) 및 하드마스크층(120)의 적층구조를 포함한다. 그리고, 도전막(116)의 측벽 및 비트라인용 전극(118)의 측벽 하부에 구비된 절연 스페이서(130)와 비트라인의 측벽에는 구비된 절연 스페이서(126)를 더 포함한다. 그리고, 비트라인의 양측벽에 구비된 저장전극 콘택(132)을 더 포함한다. 여기서, 매립형 게이트(106) 및 비트라인용 전극(118)은 텅스텐인 것이 바람직하다. 그리고, 도전막(116)은 Ti,TiN 및 이들의 조합 중 어느하나로 이루어진 적층구조인 것이 바람직하다. 또한, 에피텍셜 성장층(114)은 반도체 기판(100)을 씨드층으로 에피텍셜 성장 방법으로 성장된 것이 바람직하고, 절연 스페이서(130)는 도전막(116)에 이온주입된 산소가 결합하여 형성된 TiON인 것이 바람직하다.
상술한 바와 같은 구조를 갖는 본 발명에 따른 반도체 소자는 에피텍셜 성장층(114)을 형성함으로써 비트라인 콘택의 저항이 증가되는 문제를 방지하고, 비트라인 측벽에 절연 스페이서(130)를 형성함으로써 비트라인 콘택과 저장전극 콘택이 전기적으로 접합되는 불량을 방지하여 반도체 소자의 특성의 열화를 방지할 수 있다.
도 2a에 도시된 바와 같이, 소자분리막(102)으로 정의되는 활성영역(104)이 형성된 반도체 기판(100)에 매립형 게이트 예정영역을 정의하는 리세스(미도시)를 형성한다. 그 다음, 리세스 표면에 버퍼산화막(미도시)을 형성한 후 리세스가 매립되도록 게이트 전극(106)을 형성한 후 버퍼 산화막이 일부 노출되도록 게이트 전극(106)에 에치백을 수행한다. 여기서 게이트 전극(106)은 텅스텐인 것이 바람직하다. 그 다음, 전체 상부에 캡핑 질화막(108)을 형성하고 그 상부에 층간절연막(110)을 형성한다. 이때, 층간절연막(110)은 산화막중 TEOS(Tetra Ethyl Ortho silicate)인 것이 바람직하다. 층간절연막(110) 상에 감광막 패턴(미도시)을 형성한 후, 감광막 패턴을 식각마스크로 활성영역(104)이 노출되도록 층간절연막(110) 및 캡핑 질화막(108)을 식각하여 비트라인 콘택홀(112)을 형성한다.
도 2b에 도시된 바와 같이, 비트라인 콘택홀(112)의 저면에 에피텍셜 성장 방법을 이용하여 반도체 기판(100)을 성장시키고 어닐공정을 수행하여 에피텍셜 성장층(114)을 형성한다. 이때, 에피텍셜 성장층(114)은 후속 공정에서 형성되는 비트라인 콘택이 텅스텐으로 사용되는 경우 텅스텐이 반도체 기판(100)과 직접 맞닿아 소자의 열화를 가져오는 것을 방지한다. 또한, 반도체 소자의 고집적화로 비트라인 콘택이 작아 반도체 기판과 접속되는 면적이 좁아져 콘택 저항이 증가되는 문제를 효율적으로 해결할 수 있다.
도 2c에 도시된 바와 같이, 비트라인 콘택홀(112)을 포함하는 전체 상부에 도전막(116) 및 비트라인용 전극(118)을 형성한다. 여기서 도전막(116)은 Ti,TiN 및 이들의 조합 중 어느하나로 이루어진 적층구조인 것이 바람직하고, 비트라인용 전극(118)은 텅스텐인 것이 바람직하다. 본 발명에서는 비트라인 콘택홀(112)을 매립하는 비트라인 콘택 형성 공정을 따로 수행하지 않고 비트라인용 전극(118)과 함께 형성함으로써 공정 시간을 단축할 수 있다.
도 2d 및 도 2e에 도시된 바와 같이, 비트라인용 전극(118) 상에 하드마스크층(120)을 형성하고, 하드마스크층(120)상에 비트라인을 정의하는 감광막 패턴(미도시)을 형성한 후 이를 식각마스크로 캡핑 질화막(108)이 노출되도록 하드마스크층(120), 비트라인용 전극(118), 도전막(116) 및 층간절연막(110)을 식각하여 비트라인을 형성한다. 이때, 도전막(116)은 비트라인용 전극(118)의 측벽 및 하부를 감싸는 형상이 된다.
도 2f에 도시된 바와 같이, 전체 상부에 층간절연막(122)을 형성하고, 층간 절연막(122) 상에 저장전극 콘택을 정의하는 감광막 패턴(미도시)을 형성한 후, 이를 식각마스크로 반도체 기판(100)이 노출되도록 층간절연막(122)을 식각하여 저장전극 콘택홀(124)을 형성한다. 이후, 저장전극 콘택홀(124)을 포함하는 전체 상부에 스페이서 절연막(미도시)을 성하고 스페이서 절연막(미도시)에 에치백 공정을 수행하여 비트라인의 측벽에만 절연 스페이서(126)가 형성되도록 한다. 그 다음, 도전막(116) 측벽에 산소 이온주입(128)을 수행하여 비트라인 콘택 측벽에 절연 스페이서(130)를 형성한다. 이때, 절연 스페이서(130)는 비트라인 콘택홀 측벽에 형성된 도전막(116)물질이 이온주입된 산소와 결합하여 형성된 TiON인 것이 바람직하다. 이때, 이온주입(128)은 도전막(116)의 측벽 방향으로 수행되도록 하기 위해서 트위스트 틸트(twist tilt)된 상태에서 수행되도록 하는 것이 바람직하고, 이온주입 에너지는 5keV이하로 수행되는 것이 바람직하다. 상술한 바와 같이 도전막(116) 측벽에 이온주입을 수행하는 공정을 통해서 절연 스페이서(130)를 형성함으로써 비트라인 콘택 및 저장전극 콘택 간 스페이스 마진 부족으로 인해 전기적으로 접합되어 불량이 발생하는 문제를 해결할 수 있다.
도 2g에 도시된 바와 같이, 전체 상부에 저장전극 콘택홀(124)을 매립하는 저장전극 콘택용 도전물질을 형성한 후, 층간절연막(122)의 상부가 노출되도록 평탄화 식각 공정을 수행하여 저장전극 콘택(132)을 형성한다. 여기서, 저장전극 콘택(132)은 이전 공정에서 수행된 이온주입(128) 공정에 형성된 절연 스페이서(130)에 의해 비트라인 콘택과 접속되는 불량을 방지할 수 있다.
상술한 바와 같이, 본 발명에 따른 반도체 소자의 형성 방법은 에피텍셜 성 장 방법을 통하여 에피텍셜 성장층(114)을 형성함으로써 비트라인 콘택 저항이 증가되는 것을 방지할 수 있고, 비트라인 콘택 측벽에 이온주입 공정을 통하여 절연 스페이서(130)을 형성함으로써 비트라인 콘택의 저항이 증가되는 문제를 해결할 수 있다.
도 1은 본 발명에 따른 반도체 소자를 나타낸 단면도.
도 2a 내지 도 2g는 본 발명에 따른 반도체 소자의 형성 방법을 나타낸 단면도.
Claims (14)
- 반도체 기판 상에 구비된 에피텍셜 성장층, 상기 에피텍셜 성장층 상에 구비된 도전막, 상기 도전막 상에 구비되는 비트라인용 전극 및 상기 비트라인용 전극 측벽 하부에 구비된 제 1 절연 스페이서를 포함하는 비트라인; 및상기 비트라인의 양측에 구비되는 저장전극 콘택을 포함하는 반도체 소자.
- 청구항 2은(는) 설정등록료 납부시 포기되었습니다.청구항 1에 있어서,상기 반도체 기판에 구비된 매립형 게이트 및상기 매립형 게이트 상에 구비된 캡핑 질화막을 더 포함하는 것을 특징으로 하는 반도체 소자.
- 청구항 3은(는) 설정등록료 납부시 포기되었습니다.청구항 1에 있어서,상기 도전막은Ti,TiN 및 이들의 조합 중 어느하나로 적층된 구조인 것을 특징으로 하는 반도체 소자.
- 청구항 4은(는) 설정등록료 납부시 포기되었습니다.청구항 1에 있어서,상기 제 1 절연 스페이서는 TiON인 것을 특징으로 하는 반도체 소자.
- 청구항 5은(는) 설정등록료 납부시 포기되었습니다.상기 비트라인용 전극은 텅스텐인 것을 특징으로 하는 반도체 소자.
- 청구항 6은(는) 설정등록료 납부시 포기되었습니다.청구항 1에 있어서,상기 비트라인용 전극 상부에 하드마스크층이 더 구비된 것을 특징으로 하는 반도체 소자.
- 청구항 7은(는) 설정등록료 납부시 포기되었습니다.청구항 1에 있어서,상기 비트라인의 측벽에 제 2 절연 스페이서가 더 구비된 것을 특징으로 하는 반도체 소자.
- 반도체 기판 상에 상기 반도체 기판을 노출시키는 비트라인 콘택홀을 정의하는 층간절연막을 형성하는 단계;상기 비트라인 콘택홀 저면에 에피텍셜 성장층을 형성하는 단계;상기 에피텍셜 성장층을 포함하는 상기 비트라인 콘택홀 표면에 도전막을 형성하는 단계;상기 도전막 상부에 비트라인용 전극을 형성하는 단계;상기 비트라인용 전극, 상기 도전막, 상기 층간절연막을 식각하여 비트라인을 형성하는 단계;상기 도전막 측벽부에 이온주입 공정을 수행하여 제 1 절연 스페이서를 형성 하는 단계; 및상기 비트라인의 양측벽에 저장전극 콘택을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
- 청구항 9은(는) 설정등록료 납부시 포기되었습니다.청구항 8에 있어서,상기 층간절연막을 형성하는 단계 이전,상기 반도체 기판에 매립형 게이트를 형성하는 단계; 및상기 매립형 게이트를 포함하는 상기 반도체 기판 상에 캡핑 질화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
- 청구항 10은(는) 설정등록료 납부시 포기되었습니다.청구항 8에 있어서,상기 에피텍셜 성장층을 형성하는 단계는상기 반도체 기판을 씨드층으로 하여 상기 에피텍셜 성장 방법으로 수행되는 것을 특징으로 하는 반도체 소자의 형성 방법.
- 청구항 11은(는) 설정등록료 납부시 포기되었습니다.청구항 8에 있어서,상기 비트라인용 전극을 형성하는 단계 이후,상기 비트라인용 전극 상부에 하드마스크층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
- 청구항 12은(는) 설정등록료 납부시 포기되었습니다.상기 비트라인을 형성하는 단계 이후,상기 비트라인의 측벽에 제 2 절연 스페이서를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
- 청구항 13은(는) 설정등록료 납부시 포기되었습니다.청구항 8에 있어서,상기 이온주입을 수행하는 단계는상기 도전막에 트위스트 틸트된 상태에서 산소가 주입되는 것을 특징으로 하는 반도체 소자의 형성 방법.
- 청구항 14은(는) 설정등록료 납부시 포기되었습니다.청구항 8에 있어서,상기 이온주입을 수행하는 단계는5KeV이하의 이온주입 에너지로 수행되는 것을 특징으로 하는 반도체 소자의 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090069258A KR101076781B1 (ko) | 2009-07-29 | 2009-07-29 | 반도체 소자 및 그의 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090069258A KR101076781B1 (ko) | 2009-07-29 | 2009-07-29 | 반도체 소자 및 그의 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110011833A KR20110011833A (ko) | 2011-02-09 |
| KR101076781B1 true KR101076781B1 (ko) | 2011-10-26 |
Family
ID=43771834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090069258A KR101076781B1 (ko) | 2009-07-29 | 2009-07-29 | 반도체 소자 및 그의 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101076781B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114373757A (zh) * | 2020-10-15 | 2022-04-19 | 长鑫存储技术有限公司 | 半导体结构及其制作方法、存储器 |
| US12069850B2 (en) | 2020-10-15 | 2024-08-20 | Changxin Memory Technologies, Inc. | Semiconductor structure, manufacturing method thereof, and memory having bit line conducting layers covering the bit line contact layer and the insulating layer |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100305206B1 (ko) | 1999-06-30 | 2001-11-01 | 박종섭 | 반도체 소자의 금속층간 절연막 형성 방법 |
| US20040149992A1 (en) | 2003-01-22 | 2004-08-05 | Byung-Jun Park | Semiconductor device and method of manufacturing the same |
-
2009
- 2009-07-29 KR KR1020090069258A patent/KR101076781B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100305206B1 (ko) | 1999-06-30 | 2001-11-01 | 박종섭 | 반도체 소자의 금속층간 절연막 형성 방법 |
| US20040149992A1 (en) | 2003-01-22 | 2004-08-05 | Byung-Jun Park | Semiconductor device and method of manufacturing the same |
| KR100503519B1 (ko) | 2003-01-22 | 2005-07-22 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110011833A (ko) | 2011-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101205173B1 (ko) | 반도체 소자의 형성 방법 | |
| KR101150552B1 (ko) | 반도체 소자 및 그의 형성 방법 | |
| KR101051577B1 (ko) | 반도체 소자 및 그의 형성 방법 | |
| JP5073157B2 (ja) | 半導体装置 | |
| US8574988B2 (en) | Method for forming semiconductor device | |
| KR101169167B1 (ko) | 반도체 소자 및 그 형성 방법 | |
| KR101095739B1 (ko) | 반도체 소자 및 그 형성 방법 | |
| KR101119156B1 (ko) | 반도체 소자 및 그의 형성 방법 | |
| US10964586B2 (en) | Semiconductor structure including isolations | |
| KR101076781B1 (ko) | 반도체 소자 및 그의 형성 방법 | |
| KR101186011B1 (ko) | 반도체 소자 및 그의 형성 방법 | |
| KR20110132753A (ko) | 반도체 소자의 제조 방법 | |
| KR101120185B1 (ko) | 반도체 소자의 형성 방법 | |
| KR101177486B1 (ko) | 반도체 소자 및 그 형성 방법 | |
| KR100351915B1 (ko) | 반도체 메모리 소자의 제조 방법 | |
| KR101096190B1 (ko) | 반도체 소자 및 그의 형성 방법 | |
| KR20090026619A (ko) | 반도체 소자 및 그 제조방법 | |
| KR101185951B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20090026620A (ko) | 반도체 소자 및 그 제조방법 | |
| KR101139461B1 (ko) | 반도체 소자 및 그 형성 방법 | |
| KR100657083B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20110051813A (ko) | 반도체 소자 및 그의 형성 방법 | |
| KR101076813B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20110025473A (ko) | 반도체 소자 및 그의 형성 방법 | |
| KR20120029885A (ko) | 반도체 소자 및 그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |