JPH05206301A - 金属の埋め込み構造およびその製造方法 - Google Patents
金属の埋め込み構造およびその製造方法Info
- Publication number
- JPH05206301A JPH05206301A JP3302950A JP30295091A JPH05206301A JP H05206301 A JPH05206301 A JP H05206301A JP 3302950 A JP3302950 A JP 3302950A JP 30295091 A JP30295091 A JP 30295091A JP H05206301 A JPH05206301 A JP H05206301A
- Authority
- JP
- Japan
- Prior art keywords
- polyimide
- opening
- metal
- substrate
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 ポリイミド膜が形成されている配線基板上の
ポリイミド開口部に金属電極ろう着用の低融点金属を埋
め込む際、外部へ拡散させない。 【構成】 第１のポリイミド４開口部の内壁にＴｉ／Ｗ
膜５を形成し、さらに、第２のポリイミド７をマスクと
しかつＴｉ／Ｗ膜を電解メッキの析出電極としてＡｕ／
Ｉｎ合金９を第１のポリイミド開口部に選択的に成長さ
せた後、第１のポリイミド４表面上の第２のポリイミド
７及びＴｉ／Ｗ膜５を選択的に除去することにより、基
板１のアルミ配線３上にＡｕ／Ｉｎ融液が第１のポリイ
ミドの開口部より拡散しない。
ポリイミド開口部に金属電極ろう着用の低融点金属を埋
め込む際、外部へ拡散させない。 【構成】 第１のポリイミド４開口部の内壁にＴｉ／Ｗ
膜５を形成し、さらに、第２のポリイミド７をマスクと
しかつＴｉ／Ｗ膜を電解メッキの析出電極としてＡｕ／
Ｉｎ合金９を第１のポリイミド開口部に選択的に成長さ
せた後、第１のポリイミド４表面上の第２のポリイミド
７及びＴｉ／Ｗ膜５を選択的に除去することにより、基
板１のアルミ配線３上にＡｕ／Ｉｎ融液が第１のポリイ
ミドの開口部より拡散しない。
Description
【０００１】
【産業上の利用分野】本発明は基板の金属の埋め込み構
造および製法に関するものであり、詳しくはポリイミド
開口部に”ろう着”用の低融点の金属を埋め込んだ構造
およびその製法に関するものである。
造および製法に関するものであり、詳しくはポリイミド
開口部に”ろう着”用の低融点の金属を埋め込んだ構造
およびその製法に関するものである。
【０００２】
【従来の技術】従来、配線層の形成されたシリコン基板
上のポリイミド層の開口部に”ろう材”である低融点金
属を埋め込む方法として、リフト・オフ法を利用する方
法が広く知られている。図１１に（ａ）〜（ｅ）に、こ
の方法によりポリイミド開口部にＡｕ／Ｉｎ合金１４を
埋め込む場合の工程断面図を示す。まず、シリコン基板
上の層間絶縁膜の上に表面がＷ薄膜で覆われているアル
ミ配線３（図中Ｗ／Ａｌと表示）を形成し、ポリイミド
樹脂層をスピンコーティング法によりシリコン基板全面
（図１１（ａ））した後、ポリイミド樹脂層４上にフォ
トレジスト１２を塗布し（図１１（ｂ））、フォトレジ
スト１２をマスクとしてポリイミド樹脂層４に開口部１
３を形成する（図１１（ｃ））。電子線加熱真空蒸着装
置を用いて、基板全面にＡｕとＩｎからなる金属膜１４
（Ａｕ／Ｉｎ）を成膜した後（図１１（ｄ））、ポリイ
ミド樹脂４に対して不活性でしかもフォトレジスト１２
を溶解する酢酸ブチル溶液中に保持する。フォトレジス
ト１２の溶解によりフォトレジスト１２上のＡｕ／Ｉｎ
金属層は酢酸ブチル溶液中に剥がれ落ち、結果的にアル
ミ配線３上のポリイミド樹脂層４の開口部１３にＡｕと
Ｉｎからなる金属層１４が埋め込まれた構造を得ている
（図１１（ｅ））。
上のポリイミド層の開口部に”ろう材”である低融点金
属を埋め込む方法として、リフト・オフ法を利用する方
法が広く知られている。図１１に（ａ）〜（ｅ）に、こ
の方法によりポリイミド開口部にＡｕ／Ｉｎ合金１４を
埋め込む場合の工程断面図を示す。まず、シリコン基板
上の層間絶縁膜の上に表面がＷ薄膜で覆われているアル
ミ配線３（図中Ｗ／Ａｌと表示）を形成し、ポリイミド
樹脂層をスピンコーティング法によりシリコン基板全面
（図１１（ａ））した後、ポリイミド樹脂層４上にフォ
トレジスト１２を塗布し（図１１（ｂ））、フォトレジ
スト１２をマスクとしてポリイミド樹脂層４に開口部１
３を形成する（図１１（ｃ））。電子線加熱真空蒸着装
置を用いて、基板全面にＡｕとＩｎからなる金属膜１４
（Ａｕ／Ｉｎ）を成膜した後（図１１（ｄ））、ポリイ
ミド樹脂４に対して不活性でしかもフォトレジスト１２
を溶解する酢酸ブチル溶液中に保持する。フォトレジス
ト１２の溶解によりフォトレジスト１２上のＡｕ／Ｉｎ
金属層は酢酸ブチル溶液中に剥がれ落ち、結果的にアル
ミ配線３上のポリイミド樹脂層４の開口部１３にＡｕと
Ｉｎからなる金属層１４が埋め込まれた構造を得ている
（図１１（ｅ））。
【０００３】このあと、図示はしないが、別の基板に、
この金属の埋め込み構造に対抗する突起を形成し、突起
と金属の埋め込み構造を目合わせし、加熱してＡｕ／Ｉ
ｎを融液状にしてから突起を埋め込み構造の中へいれ、
冷却して二つの基板を接着する。
この金属の埋め込み構造に対抗する突起を形成し、突起
と金属の埋め込み構造を目合わせし、加熱してＡｕ／Ｉ
ｎを融液状にしてから突起を埋め込み構造の中へいれ、
冷却して二つの基板を接着する。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
た製法および得られたＡｕ／Ｉｎ埋め込み構造には、以
下に示す重大な問題がある。
た製法および得られたＡｕ／Ｉｎ埋め込み構造には、以
下に示す重大な問題がある。
【０００５】まず製法に関して、上述の方法では酢酸ブ
チル溶液中でフォトレジスト１２上のＡｕ／Ｉｎ金属膜
１４を剥離するリフト・オフ工程（図１１（ｅ））にお
いて、剥がれ落ちたＡｕ／Ｉｎの一部がシリコン基板を
酢酸ブチル溶液から引き出す際中にポリイミド樹脂層４
表面へ付着・汚染してしまう場合があり、その製造歩留
まりを大きく減少させる主因となった。また、埋め込み
金属として高価なＡｕ等の貴金属が含まれる場合、埋め
込む金属層１４をウェーハ全面に形成する必要があるた
め（図１１（ｄ））、その全体の製造コストを引き上げ
る要因となった。
チル溶液中でフォトレジスト１２上のＡｕ／Ｉｎ金属膜
１４を剥離するリフト・オフ工程（図１１（ｅ））にお
いて、剥がれ落ちたＡｕ／Ｉｎの一部がシリコン基板を
酢酸ブチル溶液から引き出す際中にポリイミド樹脂層４
表面へ付着・汚染してしまう場合があり、その製造歩留
まりを大きく減少させる主因となった。また、埋め込み
金属として高価なＡｕ等の貴金属が含まれる場合、埋め
込む金属層１４をウェーハ全面に形成する必要があるた
め（図１１（ｄ））、その全体の製造コストを引き上げ
る要因となった。
【０００６】さらに、従来の方法により得られる埋め込
み構造では、図１２に示すように基板接着の際の加熱に
より融液状になったＡｕ／Ｉｎがアルミ配線３とポリイ
ミド４との接着界面１５を侵し（図１２（ｂ））、前記
接着界面に沿ってＡｕ／Ｉｎ融液が拡散してしまう（１
２（ｃ））という問題があった。
み構造では、図１２に示すように基板接着の際の加熱に
より融液状になったＡｕ／Ｉｎがアルミ配線３とポリイ
ミド４との接着界面１５を侵し（図１２（ｂ））、前記
接着界面に沿ってＡｕ／Ｉｎ融液が拡散してしまう（１
２（ｃ））という問題があった。
【０００７】また、図１３に示したような半導体素子等
の存在によりシリコン基板に凸部１０がある場合、前記
凸部を考慮して厚いポリイミド層４を成膜しなければな
らないが、その結果低融点合金を埋め込むべく形成する
ポリイミド開口部１３が深くなる。このことは、すなわ
ち厚いＡｕ／Ｉｎ金属膜を蒸着しなければならないこと
を意味し（図１１（ｄ）参照）、製造コストが増加す
る。
の存在によりシリコン基板に凸部１０がある場合、前記
凸部を考慮して厚いポリイミド層４を成膜しなければな
らないが、その結果低融点合金を埋め込むべく形成する
ポリイミド開口部１３が深くなる。このことは、すなわ
ち厚いＡｕ／Ｉｎ金属膜を蒸着しなければならないこと
を意味し（図１１（ｄ）参照）、製造コストが増加す
る。
【０００８】本発明の目的は、埋め込まれた低融点の金
属の融液がポリイミド開口部外部へ拡散しない構造を提
供するものであり、また、その製造工程においても、低
製造コストでかつ低融点の金属がポリイミド表面に付着
しない製造方法を提案することにある。
属の融液がポリイミド開口部外部へ拡散しない構造を提
供するものであり、また、その製造工程においても、低
製造コストでかつ低融点の金属がポリイミド表面に付着
しない製造方法を提案することにある。
【０００９】
【課題を解決するための手段】また本発明によれば、配
線が形成された基板の上に、配線上に開口部を有する第
１のポリイミドが形成され、この開口部の底面および側
面に導伝性材料からなる拡散防止膜が形成され、さらに
前記拡散防止膜の内側に第２のポリイミドからなる側壁
が形成され、開口部の残りの部分にろう着材である低融
点の金属が埋め込まれていることを特徴とする金属の埋
め込み構造が得られる。
線が形成された基板の上に、配線上に開口部を有する第
１のポリイミドが形成され、この開口部の底面および側
面に導伝性材料からなる拡散防止膜が形成され、さらに
前記拡散防止膜の内側に第２のポリイミドからなる側壁
が形成され、開口部の残りの部分にろう着材である低融
点の金属が埋め込まれていることを特徴とする金属の埋
め込み構造が得られる。
【００１０】本発明によれば、配線が形成されている基
板の上に、配線上に開口部を有するポリイミドが形成さ
れ、この開口部の底面および側面に導伝性材料からなる
拡散防止膜が形成され、前記拡散防止膜の内側にろう着
材である低融点の金属が埋め込まれていることを特徴と
する金属の埋め込み構造が得られる。
板の上に、配線上に開口部を有するポリイミドが形成さ
れ、この開口部の底面および側面に導伝性材料からなる
拡散防止膜が形成され、前記拡散防止膜の内側にろう着
材である低融点の金属が埋め込まれていることを特徴と
する金属の埋め込み構造が得られる。
【００１１】また本発明によれば、凸部のある基板の配
線層上に、前記凸部よりも背丈の高い導伝性材料からな
る台座が形成され、この台座上に前述の金属埋め込み構
造が形成されている構造が得られる。
線層上に、前記凸部よりも背丈の高い導伝性材料からな
る台座が形成され、この台座上に前述の金属埋め込み構
造が形成されている構造が得られる。
【００１２】さらに本発明によれば、配線層が形成され
ている基板上に第１のポリイミド層を形成する工程と、
前記配線上に第１のポリイミドの第１の開口部を形成す
る工程と、第１のポリイミド層の表面および前記開口部
の側面と底面に導伝性材料からなる拡散防止膜を形成す
る工程と、基板全面に第２のポリイミドを形成する工程
と、第１の開口部上に第２のポリイミドの第２の開口部
を形成する工程と、前記拡散防止膜を析出電極とする電
解メッキにより第２の開口部に低融点の金属を選択的に
成長させる工程と、第１のポリイミド表面上の第２のポ
リイミドおよび前記拡散防止膜を除去する工程を有する
ことを特徴とする金属の埋め込み方法が得られる。
ている基板上に第１のポリイミド層を形成する工程と、
前記配線上に第１のポリイミドの第１の開口部を形成す
る工程と、第１のポリイミド層の表面および前記開口部
の側面と底面に導伝性材料からなる拡散防止膜を形成す
る工程と、基板全面に第２のポリイミドを形成する工程
と、第１の開口部上に第２のポリイミドの第２の開口部
を形成する工程と、前記拡散防止膜を析出電極とする電
解メッキにより第２の開口部に低融点の金属を選択的に
成長させる工程と、第１のポリイミド表面上の第２のポ
リイミドおよび前記拡散防止膜を除去する工程を有する
ことを特徴とする金属の埋め込み方法が得られる。
【００１３】
【実施例】以下、図面に基づいて本発明の実施例を説明
する。
する。
【００１４】図１では、アルミ配線層３を含むシリコン
基板１上の全面に第１のポリイミド４が形成され、アル
ミ配線上に位置しかつ内壁および底面にＷ膜５が形成さ
れている第１のポリイミド４開口部に第２のポリイミド
７側壁が形成され、さらにＡｕ／Ｉｎ合金９が埋め込ま
ている。なお、Ｗ膜５は加熱時のＡｕ／Ｉｎ融液の拡散
を阻止する拡散防止膜であり、その材料としては、Ｗに
かぎらずＴｉＮ、Ｔｉ／Ｗ、Ｔｉ／ＴｉＷあるいはＴｉ
／ＴｉＮ等の多層膜でもかまわない。さらに、Ａｕ／Ｉ
ｎ合金９を埋め込み金属としたが、低温で溶融する金属
であるならば良く、Ａｕ／Ｓｎ合金、Ａｕ／Ｂｉ合金、
Ｐｂ／Ｓｎ合金等でも良い。
基板１上の全面に第１のポリイミド４が形成され、アル
ミ配線上に位置しかつ内壁および底面にＷ膜５が形成さ
れている第１のポリイミド４開口部に第２のポリイミド
７側壁が形成され、さらにＡｕ／Ｉｎ合金９が埋め込ま
ている。なお、Ｗ膜５は加熱時のＡｕ／Ｉｎ融液の拡散
を阻止する拡散防止膜であり、その材料としては、Ｗに
かぎらずＴｉＮ、Ｔｉ／Ｗ、Ｔｉ／ＴｉＷあるいはＴｉ
／ＴｉＮ等の多層膜でもかまわない。さらに、Ａｕ／Ｉ
ｎ合金９を埋め込み金属としたが、低温で溶融する金属
であるならば良く、Ａｕ／Ｓｎ合金、Ａｕ／Ｂｉ合金、
Ｐｂ／Ｓｎ合金等でも良い。
【００１５】図２〜８は、図１に示した構造を得るため
の断面工程図である。まず、アルミ配線３の形成されて
いるシリコン基板１上にスピンコーティング法で第１の
ポリイミド４を成膜する（図２）。
の断面工程図である。まず、アルミ配線３の形成されて
いるシリコン基板１上にスピンコーティング法で第１の
ポリイミド４を成膜する（図２）。
【００１６】フォトリソグラフィおよびドライエッチン
グ工程により第１のポリイミドに開口部６を形成した
後、スパッタ法によるＴｉとブランケットＣＶＤ法（鍛
冶梁ら（Ｋ．ＫＡＪＩＹＡＮＡ ｅｔ．ａｌ．），１９
９１ ｐｒｏｃ．，８ｔｈ Ｉｎｔｌ．ＩＥＥＥ ＶＬ
ＳＩ Ｍｕｌｔｉｌｅｖｅｌ Ｉｎｔｅｒ−ｃｏｎｎｅ
ｃｔｉｏｎ Ｃｏｎｆ．，ｐｐ１３０）によるＷからな
る拡散防止膜５をシリコン基板全面に形成する（図
３）。次に、第２のポリイミド７を成膜し（図４）、第
１のポリイミドの開口部６の内側に第２のポリイミドの
開口部８を形成する（５）。しかる後、Ｔｉ／Ｗ拡散防
止膜５を析出電極として、電解メッキ法によりＩｎおよ
びＡｕを選択的にポリイミド開口部８に埋め込む（図
６）。この埋め込みの際、まずＩｎを析出させ続いてＡ
ｕを析出させるようにし、埋め込まれた低融点金属９表
面層が耐酸化金属であるＡｕで覆われた構造とする。さ
らに、第１のポリイミド開口部６の側壁７ａとして第２
のポリイミド７が残るように酸素プラズマエッチングを
行ない、導伝性拡散防止膜５上の第２のポリイミド７を
除去する（図７）。さらに、フッ素プラズマを含む反応
プラズマを用いて、導伝性拡散防止膜であるＴｉ／Ｗを
ドライエッチングすることにより、アルミ配線層３上の
第１のポリイミド４開口部に第２のポリイミド７側壁お
よびＡｕ／Ｉｎ合金９が埋め込まれている構造を得る
（図８）。なお、埋め込み金属９の表面層に位置するＡ
ｕはフッ素を含むプラズマ反応ガスでエッチングされな
い。ただし、Ｐｂ／Ｓｎ合金を埋め込み合金とする場合
には、Ｐｂ／Ｓｎ合金のめっき工程（図６）終了後、そ
の表面層にＡｕ薄膜をめっきしておく必要がある。
グ工程により第１のポリイミドに開口部６を形成した
後、スパッタ法によるＴｉとブランケットＣＶＤ法（鍛
冶梁ら（Ｋ．ＫＡＪＩＹＡＮＡ ｅｔ．ａｌ．），１９
９１ ｐｒｏｃ．，８ｔｈ Ｉｎｔｌ．ＩＥＥＥ ＶＬ
ＳＩ Ｍｕｌｔｉｌｅｖｅｌ Ｉｎｔｅｒ−ｃｏｎｎｅ
ｃｔｉｏｎ Ｃｏｎｆ．，ｐｐ１３０）によるＷからな
る拡散防止膜５をシリコン基板全面に形成する（図
３）。次に、第２のポリイミド７を成膜し（図４）、第
１のポリイミドの開口部６の内側に第２のポリイミドの
開口部８を形成する（５）。しかる後、Ｔｉ／Ｗ拡散防
止膜５を析出電極として、電解メッキ法によりＩｎおよ
びＡｕを選択的にポリイミド開口部８に埋め込む（図
６）。この埋め込みの際、まずＩｎを析出させ続いてＡ
ｕを析出させるようにし、埋め込まれた低融点金属９表
面層が耐酸化金属であるＡｕで覆われた構造とする。さ
らに、第１のポリイミド開口部６の側壁７ａとして第２
のポリイミド７が残るように酸素プラズマエッチングを
行ない、導伝性拡散防止膜５上の第２のポリイミド７を
除去する（図７）。さらに、フッ素プラズマを含む反応
プラズマを用いて、導伝性拡散防止膜であるＴｉ／Ｗを
ドライエッチングすることにより、アルミ配線層３上の
第１のポリイミド４開口部に第２のポリイミド７側壁お
よびＡｕ／Ｉｎ合金９が埋め込まれている構造を得る
（図８）。なお、埋め込み金属９の表面層に位置するＡ
ｕはフッ素を含むプラズマ反応ガスでエッチングされな
い。ただし、Ｐｂ／Ｓｎ合金を埋め込み合金とする場合
には、Ｐｂ／Ｓｎ合金のめっき工程（図６）終了後、そ
の表面層にＡｕ薄膜をめっきしておく必要がある。
【００１７】図９には、図７に示した製造工程で第２の
ポリイミド７をすべて除去し、拡散防止膜５の側壁にポ
リイミドがない場合の実施例を示している。このため、
埋め込み金属９と導伝性拡散防止膜５の側壁との間に隙
間が存在するが、加熱して埋め込み金属９を溶融させる
ことにより、この隙間は消滅する。
ポリイミド７をすべて除去し、拡散防止膜５の側壁にポ
リイミドがない場合の実施例を示している。このため、
埋め込み金属９と導伝性拡散防止膜５の側壁との間に隙
間が存在するが、加熱して埋め込み金属９を溶融させる
ことにより、この隙間は消滅する。
【００１８】図１０は、半導体素子の存在等によりシリ
コン基板に凸部１０がある場合の実施例である。凸部１
０の存在するシリコン基板の場合、凸部を平坦化するた
めに厚いポリイミド層１０を成膜する必要があるが、こ
こに示した実施例ではアルミ配線層３上に前記凸部１０
の丈よりも高いタングステンの台座１１が形成され、そ
の上に第１のポリイミド４開口部にＡｕ／Ｉｎ合金９を
埋め込んでいる。この台座１１の存在によりポリイミド
開口部６が上げ底された構造となり、すなわち開口部６
の埋め込み金属量（厚さ）を少なくすることができる。
なお、台座の材料としては導伝性材料であればよく、例
えばＴｉ、ＴｉＮ、ＷＳｉx でもよい。
コン基板に凸部１０がある場合の実施例である。凸部１
０の存在するシリコン基板の場合、凸部を平坦化するた
めに厚いポリイミド層１０を成膜する必要があるが、こ
こに示した実施例ではアルミ配線層３上に前記凸部１０
の丈よりも高いタングステンの台座１１が形成され、そ
の上に第１のポリイミド４開口部にＡｕ／Ｉｎ合金９を
埋め込んでいる。この台座１１の存在によりポリイミド
開口部６が上げ底された構造となり、すなわち開口部６
の埋め込み金属量（厚さ）を少なくすることができる。
なお、台座の材料としては導伝性材料であればよく、例
えばＴｉ、ＴｉＮ、ＷＳｉx でもよい。
【００１９】
【発明の効果】以上詳述したように本発明では、内壁に
導伝性材料からなる拡散防止膜が形成されているポリイ
ミド開口部に”ろう材”として用いる低融点金属が埋め
込まれているため、埋め込み金属の融液がポリイミド開
口部より外部へ拡散しないという優れた特性を有する。
その製法として、拡散防止膜を析出電極とした電解めっ
きによりポリイミド開口部に選択的に低融点金属を埋め
込むため、埋め込み金属の成分としてＡｕ等の高価な金
属を用いても低コストで埋め込み構造を形成でき、しか
も開口部以外のポリイミド表面に低融点金属が存在する
恐れはない。
導伝性材料からなる拡散防止膜が形成されているポリイ
ミド開口部に”ろう材”として用いる低融点金属が埋め
込まれているため、埋め込み金属の融液がポリイミド開
口部より外部へ拡散しないという優れた特性を有する。
その製法として、拡散防止膜を析出電極とした電解めっ
きによりポリイミド開口部に選択的に低融点金属を埋め
込むため、埋め込み金属の成分としてＡｕ等の高価な金
属を用いても低コストで埋め込み構造を形成でき、しか
も開口部以外のポリイミド表面に低融点金属が存在する
恐れはない。
【００２０】また、半導体素子の存在等により基板に凸
部がある場合には、配線基板表面に厚いポリイミドを塗
布しなければならないが、配線上に台座を設置してポリ
イミド開口部を上げ低し、低融点金属の埋め込み量（膜
厚）を少なくすることにより、製造コストを低くするこ
とができる。
部がある場合には、配線基板表面に厚いポリイミドを塗
布しなければならないが、配線上に台座を設置してポリ
イミド開口部を上げ低し、低融点金属の埋め込み量（膜
厚）を少なくすることにより、製造コストを低くするこ
とができる。
【００２１】なお、ここにではシリコン基板を用いた実
施例を示したが、基板としてＧａＡｓデバイス基板、セ
ラミック多層配線基板、ガラス−エポキシ基板あるいは
薄膜ポリイミド多層基板等も使用できうることは自明で
ある。
施例を示したが、基板としてＧａＡｓデバイス基板、セ
ラミック多層配線基板、ガラス−エポキシ基板あるいは
薄膜ポリイミド多層基板等も使用できうることは自明で
ある。
【図１】本発明の実施例を説明するための断面図であ
る。
る。
【図２】本発明の製造方法を説明するための各工程での
断面図である。
断面図である。
【図３】本発明の製造方法を説明するための各工程での
断面図である。
断面図である。
【図４】本発明の製造方法を説明するための各工程での
断面図である。
断面図である。
【図５】本発明の製造方法を説明するための各工程での
断面図である。
断面図である。
【図６】本発明の製造方法を説明するための各工程での
断面図である。
断面図である。
【図７】本発明の製造方法を説明するための各工程での
断面図である。
断面図である。
【図８】本発明の製造方法を説明するための各工程での
断面図である。
断面図である。
【図９】本発明の別の実施例を説明するための断面図で
ある。
ある。
【図１０】本発明の更に別の実施例を説明するための断
面図である。
面図である。
【図１１】従来の製造方法を説明するための各工程での
断面図である。
断面図である。
【図１２】従来技術の問題点を説明するための各工程で
の断面図である。
の断面図である。
【図１３】従来技術の問題点を説明するための断面図で
ある。
ある。
１ シリコン基板 ２ 層間絶縁膜 ３ アルミ配線 ４ 第１のポリイミド ５ 拡散防止膜 ６、１３ 第１のポリイミドの開口部 ７ 第２のポリイミド ８ 第２ポリイミドの開口部 ９ 低融点金属埋め込み層 １０ 突起 １１ 台座 １２ フォトレジスト １４ Ａｕ／Ｉｎ １５ ポリイミドとアルミ配線の接着界面 １６ Ａｕ／Ｉｎ融液の拡散
Claims (4)
- 【請求項１】 配線が形成された基板の上に、配線上に
開口部を有するポリイミドが形成され、この開口部の底
面および側面に導伝性材料からなる拡散防止膜が形成さ
れ、前記拡散防止膜の内側にろう着材である低融点の金
属が埋め込まれていることを特徴とする金属の埋め込み
構造。 - 【請求項２】 配線が形成された基板の上に、配線上に
開口部を有する第１のポリイミドが形成され、この開口
部の底面および側面に導伝性材料からなる拡散防止膜が
形成され、さらに前記拡散防止膜の内側に第２のポリイ
ミドからなる側壁が形成され、開口部の残りの部分にろ
う着材である低融点の金属が埋め込まれていることを特
徴とする金属の埋め込み構造。 - 【請求項３】 凸部のある基板の配線層上に、前記凸部
よりも背丈の高い導伝性材料からなる台座が形成され、
この台座上に請求項の１または２に記載の金属の埋め込
み構造が形成されている構造。 - 【請求項４】 配線層が形成されている基板上に第１の
ポリイミド層を形成する工程と、前記配線上に第１のポ
リイミドの第１の開口部を形成する工程と、基板の第１
のポリイミド層の表面および前記開口部の側面と底面に
導伝性材料からなる拡散防止膜を形成する工程と、前記
基板全面に第２のポリイミドを形成する工程と、第１の
開口部上に第２のポリイミドの第２の開口部を形成する
工程と、前記拡散防止膜を析出電極とする電解メッキに
より第２の開口部に低融点の金属を選択的に成長させる
工程と、第１のポリイミド表面の第２のポリイミドおよ
び前記拡散防止膜を除去する工程を有することを特徴と
する金属の埋め込み方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3302950A JPH05206301A (ja) | 1991-11-19 | 1991-11-19 | 金属の埋め込み構造およびその製造方法 |
| US07/978,373 US5336929A (en) | 1991-11-19 | 1992-11-18 | Semiconductor structure and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3302950A JPH05206301A (ja) | 1991-11-19 | 1991-11-19 | 金属の埋め込み構造およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05206301A true JPH05206301A (ja) | 1993-08-13 |
Family
ID=17915103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3302950A Pending JPH05206301A (ja) | 1991-11-19 | 1991-11-19 | 金属の埋め込み構造およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5336929A (ja) |
| JP (1) | JPH05206301A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0610709B1 (de) * | 1993-02-11 | 1998-06-10 | Siemens Aktiengesellschaft | Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung |
| US6060378A (en) | 1995-11-03 | 2000-05-09 | Micron Technology, Inc. | Semiconductor bonding pad for better reliability |
| US5897368A (en) * | 1997-11-10 | 1999-04-27 | General Electric Company | Method of fabricating metallized vias with steep walls |
| JP3378505B2 (ja) * | 1998-06-23 | 2003-02-17 | 株式会社東芝 | 半導体装置およびその製造方法 |
| EP1107307B1 (en) * | 1999-06-15 | 2005-09-07 | Fujikura Ltd. | Semiconductor package, semiconductor device, electronic device, and method of manufacturing semiconductor package |
| JP3554966B2 (ja) * | 2000-01-17 | 2004-08-18 | 株式会社村田製作所 | 配線形成方法及び電子部品 |
| US7833896B2 (en) * | 2004-09-23 | 2010-11-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Aluminum cap for reducing scratch and wire-bond bridging of bond pads |
| US8944309B2 (en) * | 2012-10-25 | 2015-02-03 | The Regents Of The University Of Michigan | Organic vapor jet print head with solder joint |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4753709A (en) * | 1987-02-05 | 1988-06-28 | Texas Instuments Incorporated | Method for etching contact vias in a semiconductor device |
| US4827326A (en) * | 1987-11-02 | 1989-05-02 | Motorola, Inc. | Integrated circuit having polyimide/metal passivation layer and method of manufacture using metal lift-off |
| US4989063A (en) * | 1988-12-09 | 1991-01-29 | The United States Of America As Represented By The Secretary Of The Air Force | Hybrid wafer scale microcircuit integration |
| EP0411165B1 (en) * | 1989-07-26 | 1997-04-02 | International Business Machines Corporation | Method of forming of an integrated circuit chip packaging structure |
-
1991
- 1991-11-19 JP JP3302950A patent/JPH05206301A/ja active Pending
-
1992
- 1992-11-18 US US07/978,373 patent/US5336929A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5336929A (en) | 1994-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090169760A1 (en) | Copper metallization utilizing reflow on noble metal liners | |
| US5093710A (en) | Semiconductor device having a layer of titanium nitride on the side walls of contact holes and method of fabricating same | |
| US5985751A (en) | Process for fabricating interconnection of semiconductor device | |
| JPH07161813A (ja) | 半導体装置の製造方法 | |
| JPH0936228A (ja) | 配線形成方法 | |
| JPH05206139A (ja) | 基板接続電極およびその製造方法 | |
| JPH05206301A (ja) | 金属の埋め込み構造およびその製造方法 | |
| JPH04229618A (ja) | 集積回路デバイスの接点及びその形成方法 | |
| KR100256523B1 (ko) | 배선층의 형성방법 | |
| JPH02253628A (ja) | 半導体装置の製造方法 | |
| JP3111466B2 (ja) | メッキ配線層を備えた半導体装置の製造方法 | |
| JP3116534B2 (ja) | 集積回路装置のフリップチップ製造方法 | |
| JPH06333874A (ja) | 半導体装置の製造方法 | |
| JPH05299418A (ja) | 半導体装置の製造方法 | |
| JP2694950B2 (ja) | 高融点金属膜の形成方法 | |
| JPS6113375B2 (ja) | ||
| JPH0774177A (ja) | 半導体装置の製造方法及び製造装置 | |
| JP2874216B2 (ja) | 半導体装置およびその製造方法 | |
| JPH1116910A (ja) | 半導体装置およびその製造方法 | |
| JPH01238044A (ja) | 半導体装置 | |
| JP3340578B2 (ja) | 半導体装置の多層配線及びその製造方法 | |
| JPH04348548A (ja) | 半導体装置及びその製造方法 | |
| KR950005265B1 (ko) | 금속배선층 형성방법 | |
| JPH0334675B2 (ja) | ||
| JPH0425159A (ja) | 電極配線の形成方法 |